KR20070051642A - 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 - Google Patents

표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 Download PDF

Info

Publication number
KR20070051642A
KR20070051642A KR1020060037193A KR20060037193A KR20070051642A KR 20070051642 A KR20070051642 A KR 20070051642A KR 1020060037193 A KR1020060037193 A KR 1020060037193A KR 20060037193 A KR20060037193 A KR 20060037193A KR 20070051642 A KR20070051642 A KR 20070051642A
Authority
KR
South Korea
Prior art keywords
layer
color filter
cover
pixel
pixel electrodes
Prior art date
Application number
KR1020060037193A
Other languages
English (en)
Inventor
김장수
김시열
주진호
채종철
심이섭
조국래
김병주
최지원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to JP2006306794A priority Critical patent/JP5144055B2/ja
Priority to US11/559,589 priority patent/US20070139597A1/en
Priority to TW095142091A priority patent/TWI418878B/zh
Publication of KR20070051642A publication Critical patent/KR20070051642A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 불량을 제거할 수 있는 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치가 개시되어 있다. 표시 기판은 박막 트랜지스터층, 컬러 필터층, 화소 전극들, 제1 커버층 및 배향막을 포함한다. 박막 트랜지스터층은 매트릭스 형상의 화소부들을 포함한다. 컬러 필터층은 박막 트랜지스터층 상에 형성된다. 화소 전극들은 컬러 필터층 상에 형성된다. 제1 커버층은 화소 전극들 사이의 컬러 필터층을 커버한다. 배향막은 화소 전극들과 제1 커버층 상에 형성된다. 따라서, 컬러 필터층과 배향막간의 직접적인 접촉을 차단하여 잔상 등의 표시 불량을 제거할 수 있다.
컬러 필터층, 커버층, 스페이서, 불순물, 잔상

Description

표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치{DISPLAY SUBSTRATE, METHOD OF MANUFACTURING THEREOF AND DISPLAY APPARATUS HAVING THE SAME}
도 1은 본 발명의 제1 실시예에 따른 표시 기판의 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 3은 본 발명의 제2 실시예에 따른 표시 기판의 평면도이다.
도 4는 내지 도 7은 도 1 및 도 2에 도시된 표시 기판의 제조 과정을 나타낸 공정도들이다.
도 8은 본 발명의 제3 실시예에 따른 표시 기판의 단면도이다.
도 9 내지 도 13은 도 8에 도시된 표시 기판의 제조 과정을 나타내는 공정도들이다.
도 14는 본 발명의 제4 실시예에 따른 표시 기판의 평면도이다.
도 15는 도 14의 III-III'선을 따라 절단한 단면도이다.
도 16은 본 발명의 제5 실시예에 따른 표시 장치의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 표시 기판 110 : 절연 기판
120 : 컬러 필터층 130 : 화소 전극층
132 : 개구부 141 : 제1 커버층
141a : 제1 커버 패턴 141b : 제2 커버 패턴
142 : 주상 스페이서 144 : 제2 커버층
150 : 배향막 280 : 박막 트랜지스터층
220 : 게이트 라인 240 : 데이터 라인
250 : 박막 트랜지스터 260 : 보호막
300 : 표시 장치 400 : 마스크
500 : 대향 기판 520 : 공통 전극
600 : 액정층 P1, P2, P3 : 제1,제2,제3 화소부
본 발명은 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 관한 것으로, 더욱 상세하게는 잔상 등의 표시 불량을 방지할 수 있는 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 관한 것이다.
일반적으로, 노트북, 모니터, TV 등의 전자기기에는 영상을 표시하기 위한 표시 장치가 구비된다. 표시 장치로는 전자기기의 특성상 평판 형상을 갖는 액정표시장치(Liquid Crystal Display)가 주로 사용된다.
액정표시장치는 박막 트랜지스터(Thin Film Transistor : 이하, TFT) 기판, TFT 기판과 대향하도록 결합된 컬러필터(Color Filter) 기판 및 두 기판 사이에 배치된 액정층을 포함한다. TFT 기판은 다수의 화소들을 독립적으로 구동시키기 위하 여 절연 기판 상에 형성된 신호 배선, 박막 트랜지스터 및 화소 전극 등을 포함한다. 컬러필터 기판은 적색(R), 녹색(G), 청색(B)의 색화소들로 이루어진 컬러 필터층 및 화소 전극에 대향하는 공통 전극을 포함한다.
액정표시장치는 TFT 기판과 컬러필터 기판의 결합 정밀도에 따라 표시 품질에 상당한 영향을 받는다. TFT 기판과 컬러필터 기판의 결합시 얼라인 미스가 발생되는 액정표시장치의 표시 품질이 저하된다.
얼라인 미스로 인한 액정표시장치의 품질 저하를 방지하기 위하여, 최근에는 COA(Color filter On Array) 구조의 액정표시장치가 제안된 바 있다. COA 구조의 액정표시장치는 TFT 기판 상에 R,G,B 색화소들로 이루어진 컬러 필터층이 형성된다.
그러나, COA 구조의 액정표시장치에서는 화소 전극들 사이의 개구된 영역을 통해 컬러 필터층이 배향막과 접촉하게 된다. 이때, 컬러 필터층 내에 잔존하는 이온 불순물들이 배향막에 직접 전달되어 배향막 상에 위치한 액정층을 오염시켜 잔상을 유발시키는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 표시 불량을 제거하여 표시 품질을 향상시킬 수 있는 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시 기판을 구비한 표시 장치를 제공하는 것이다.
본 발명의 일 특징에 따른 표시 기판은 박막 트랜지스터층, 컬러 필터층, 화소 전극들, 제1 커버층 및 배향막을 포함한다. 상기 박막 트랜지스터층은 매트릭스 형상의 화소부들을 포함한다. 상기 컬러 필터층은 상기 박막 트랜지스터층 상에 형성된다. 상기 화소 전극들은 상기 컬러 필터층 상에 형성된다. 상기 제1 커버층은 상기 화소 전극들 사이의 상기 컬러 필터층을 커버한다. 상기 배향막은 상기 화소 전극들과 상기 제1 커버층 상에 형성된다.
본 발명의 일 특징에 따른 표시 기판의 제조 방법에 따르면, 절연 기판 상에 매트릭스 형상의 화소부들을 포함하는 박막 트랜지스터층을 형성하고, 상기 박막 트랜지스터층 상에 컬러 필터층을 형성하고, 상기 컬러 필터층 상에 복수의 화소 전극들을 형성하고, 상기 화소 전극들 사이의 상기 컬러 필터층을 커버하는 제1 커버층을 형성하고, 상기 화소 전극들과 상기 제1 커버층 상에 배향막을 형성한다.
본 발명의 일 특징에 따른 표시 장치는 표시 기판, 상기 표시 기판과 대향하여 결합된 대향 기판 및 상기 표시 기판과 상기 대향 기판 사이에 배치된 액정층을 포함한다. 표시 기판은 박막 트랜지스터층, 컬러 필터층, 화소 전극들, 제1 커버층 및 배향막을 포함한다. 상기 박막 트랜지스터층은 매트릭스 형상의 화소부들을 포함한다. 상기 컬러 필터층은 상기 박막 트랜지스터층 상에 형성된다. 상기 화소 전극들은 상기 컬러 필터층 상에 형성된다. 상기 제1 커버층은 상기 화소 전극들 사 이의 상기 컬러 필터층을 커버한다. 상기 배향막은 상기 화소 전극들과 상기 제1 커버층 상에 형성된다.
상기 대향 기판은 상기 표시 기판과 마주하는 절연 기판의 대향면에 형성된 공통 전극 및 상기 공통 전극 상에 형성된 제2 배향막을 포함한다.
이러한 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 따르면, 컬러 필터층과 배향막간의 직접적인 접촉을 차단하여 잔상 등의 표시 불량을 제거할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 제1 실시예에 따른 표시 기판의 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 기판(100)은 박막 트랜지스터층(280), 컬러 필터층(120), 화소 전극층(130), 제1 커버층(141) 및 배향막(150)을 포함한다.
박막 트랜지스터층(280)은 절연 기판(110) 및 화소층(200)을 포함한다.
절연 기판(110)은 광이 투과될 수 있는 투명한 물질로 이루어진다. 예를 들어, 절연 기판(110)은 유리로 형성된다.
화소층(200)은 절연 기판(110) 상에 형성된다. 화소층(200)은 절연 기판(110) 상에 매트릭스(matrix) 형상으로 형성된 화소부들(P1, P2)을 포함한다.
화소층(200)은 게이트 라인들(220), 게이트 절연막(230), 데이터 라인 들(240), 박막 트랜지스터(250) 및 보호막(260)을 포함한다.
게이트 라인들(220)은 절연 기판(110) 상에 형성되며, 게이트 라인(240)을 기준으로 서로 인접한 제1 화소부(P1)와, 상기 제1 화소부(P1)의 하부에 형성된 제3 화소부(미도시)를 정의한다.
게이트 절연막(230)은 게이트 라인들(220)이 형성된 절연 기판(110) 상에 형성되어, 게이트 라인들(220)을 커버한다. 게이트 절연막(230)은 예를 들어, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 이루어질 수 있다. 게이트 절연막(230)은 일 예로, 약 4500Å의 두께로 형성되는 것이 바람직하다.
데이터 라인들(240)은 게이트 절연막(230) 상에 형성되며, 데이터 라인(240)을 기준으로 서로 인접한 제1 화소부(P1)와 상기 제1 화소부(P1)의 측부에 형성된 제2 화소부(P2)를 정의한다.
박막 트랜지스터(250)는 게이트 라인(220) 및 데이터 라인(240)에 연결되어 해당하는 제1 화소부(P1)내에 형성된다. 박막 트랜지스터(250)는 게이트 라인(220)을 통해 인가되는 스캔 신호에 반응하여 데이터 라인(240)을 통해 인가되는 영상 신호를 제1 화소 전극(PE1)에 인가한다. 제2 화소부(P2)에 형성된 박막 트랜지스터(미도시)는 제2 화소 전극(PE2)에 게이트 라인(220)을 통해 인가되는 스캔 신호에 반응하여 해당하는 데이터 라인(미도시)을 통해 인가된 영상신호를 제2 화소 전극(PE2)에 인가한다.
박막 트랜지스터(250)는 게이트 전극(251), 액티브층(252), 소스 전극(253) 및 드레인 전극(254)을 포함한다.
게이트 전극(251)은 게이트 라인(220)과 연결되며, 박막 트랜지스터(250)의 게이트 단자를 구성한다.
액티브층(252)은 게이트 전극(251)에 대응하여 게이트 절연막(230) 상에 형성된다. 액티브층(252)은 반도체층(252a) 및 오믹 콘택층(252b)을 포함한다. 반도체층(252a)은 비정질 실리콘(amorphous Silicon : 이하, a-Si)으로 이루어질 수 있으며, 오믹 콘택층(252b)은 n형 불순물이 고농도로 도핑된 비정질 실리콘(이하, n+a-Si)으로 이루어질 수 있다.
소스 전극(253)은 데이터 라인(240)과 연결되며, 액티브층(252) 상부까지 연장되도록 형성될 수 있다. 소스 전극(253)은 박막 트랜지스터(250)의 소스 단자를 구성한다.
드레인 전극(254)은 소스 전극(253)과 이격되도록 액티브층(252) 상에 형성된다. 드레인 전극(254)은 박막 트랜지스터(250)의 드레인 단자를 구성한다. 드레인 전극(254)은 보호막(260) 및 컬러 필터층(120)에 형성된 콘택 홀(122)을 통해 제1 화소 전극(PE1)과 연결된다.
소스 전극(253)과 드레인 전극(254)은 액티브층(252) 상에 서로 이격되도록 배치되어 박막 트랜지스터(250)의 채널(channel)을 형성한다.
보호막(260)은 데이터 라인들(240) 및 박막 트랜지스터(250)가 형성된 게이트 절연막(230) 상에 형성되어 데이터 라인들(240) 및 박막 트랜지스터(250)를 커버한다. 보호막(260)은 예를 들어, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 이루어질 수 있다. 보호막(260)은 일 예로, 약 2000Å의 두께로 형성되는 것 이 바람직하다.
한편, 화소층(200)은 스토리지 라인(270) 및 스토리지 전극(272)을 더 포함할 수 있다. 스토리지 라인(270)은 게이트 라인들(220) 사이에서 게이트 라인들(220)과 동일한 방향으로 연장되도록 형성된다. 스토리지 전극(272)은 스토리지 라인(270)과 연결되며, 제1 화소부(P1) 내에 형성된다. 스토리지 라인(270) 및 스토리지 전극(272)은 게이트 라인들(220)과 동일한 층에 동일한 물질로 동시에 형성된다. 스토리지 전극(272)은 게이트 절연막(230)을 사이에 두고 드레인 전극(254)과 마주하여, 스토리지 커패시터(Cst)를 형성한다. 박막 트랜지스터(250)를 통해 제1 화소 전극(PE1)에 인가된 영상 신호는 스토리지 커패시터(Cst)에 의해 한 프레임 동안 유지된다.
컬러 필터층(120)은 화소층(200) 상에 형성된다. 컬러 필터층(120)은 적색(R), 녹색(G) 및 청색(B)의 컬러 필터들을 포함하며, 구체적으로 제1 컬러 필터(120a)는 제1 화소부(P1)에 형성되고 제2 컬러 필터(120b)는 제2 화소부(P2)에 형성된다. 컬러 필터층(120)은 화소층(200) 상에 상기 R, G, B 컬러 필터들이 일정한 패턴을 갖도록 규칙적으로 형성된다. 한편, 컬러 필터층(120)은 백색을 구현하기 위한 투명한 컬러 필터를 더 포함할 수 있다.
화소 전극층(130)은 화소부들(P1, P2)에 형성된 화소 전극들(PE1, PE2)을 포함한다. 구체적으로, 제1 화소 전극(PE1)은 제1 화소부(P1)에 형성된 제1 컬러 필터(120a) 위에 형성된다. 제1 화소 전극(PE1)은 보호막(260) 및 컬러 필터(120a)에 형성된 콘택 홀(122)을 통해 박막 트랜지스터(250)의 드레인 전극(254)과 연결된 다.
화소 전극층(130)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 화소 전극층(130)은 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 이루어진다.
화소 전극층(130)은 화소 전극들(PE1, PE2)로 패터닝되며, 인접한 화소 전극들(P1, PE2) 사이에, 즉, 게이트 라인(220) 및 데이터 라인(240)에 대응되는 영역에서 개구된다. 따라서, 컬러 필터층(120)은 화소 전극들(PE1, PE2) 사이, 즉, 게이트 라인(220) 및 데이터 라인(240)에 대응되는 영역에서 외부로 노출된다.
제1 커버층(141)은 화소 전극들(PE1, PE2) 사이에서 외부로 노출된 컬러 필터층(120)을 커버한다. 즉, 제1 커버층(141)은 게이트 라인(220) 및 데이터 라인(240)에 대응하여 컬러 필터층(120) 상부에 형성된다. 제1 커버층(141)은 화소 전극들(PE1, PE2) 사이에 개구된 영역을 통해 컬러 필터층(120)과 배향막(150)이 직접적으로 접촉되는 것을 방지한다.
제1 커버층(141)은 화소 전극들(PE1, PE2) 사이에 개구된 영역을 완전히 커버하도록 형성된다. 예를 들어, 제1 커버층(141)은 약 0.4㎛ ~ 약 0.6㎛의 높이로 형성되는 것이 바람직하다. 또한, 제1 커버층(141)은 약 5㎛ ~ 약 8㎛의 선폭으로 형성되는 것이 바람직하다.
제1 커버층(141)은 광 경화성 수지 또는 열 경화성 수지로 이루어질 수 있다. 광 경화성 수지로 이루어진 제1 커버층(141)은 사진 식각 공정을 통해 형성될 수 있으며, 열 경화성 수지로 이루어진 제1 커버층(141)은 잉크젯 공정 또는 평판 인쇄 공정을 통해 형성될 수 있다. 예를 들어, 광 경화성 수지로 이루어진 제1 커버층(141)은 네가티브 포토레지스트(negative photoresist) 또는 포지티브 포토레지스트(positive photoresist)로 형성될 수 있다.
배향막(150)은 화소 전극층(130)과 제1 커버층(141) 상에 형성된다. 배향막(150)은 상부에 배치될 액정을 특정한 방향으로 배열시킨다.
한편, 표시 기판(100)은 상부에 배치될 대향 기판과의 셀갭(cell gap)을 유지하기 위한 주상 스페이서(142)를 더 포함한다. 주상 스페이서(142)는 게이트 라인(220)과 데이터 라인(240)이 교차하는 영역에서 제1 커버층(141)보다 높은 높이로 돌출되도록 형성될 수 있다. 즉, 주상 스페이서(142)는 박막 트랜지스터(250)의 상부에 형성된다. 주상 스페이서(142)는 예를 들어, 약 1.0㎛ ~ 약 1.5㎛의 높이와, 약 10㎛ ~ 약 15㎛의 선폭으로 형성된다.
주상 스페이서(142)는 제1 커버층(141)과 동일한 물질로 동시에 형성될 수 있다. 주상 스페이서(142)는 예를 들어, 네가티브 포토레지스트(negative photoresist) 또는 포지티브 포토레지스트(positive photoresist)로 이루어진다.
도 3은 본 발명의 제2 실시예에 따른 표시 기판의 평면도이다. 도 3은 화소 전극들(PE1, PE2)을 제외한 나머지 구성은 도 1과 동일하므로, 그 중복되는 상세한 설명은 생략하기로 한다.
도 3을 참조하면, 제1 화소 전극(PE1)은 제1 화소부(P1)를 다수의 도메인(domain)으로 분할하기 위한 개구부(132)를 갖는다. 제1 화소 전극(PE1)의 개구부(132)를 통해 각각의 도메인에서 액정은 서로 다른 방향으로 배열되므로, 광시야 각 을 향상시킬 수 있다.
표시 기판(100)은 제1 화소 전극(PE1)의 개구부(132)를 통해 노출된 컬러 필터층(120, 도 2에 도시됨)을 커버하기 위한 제2 커버층(144)을 더 포함한다. 제2 커버층(144)은 제1 화소 전극(PE1)의 개구부(132)를 통해 컬러 필터층(120)과 배향막(150)이 직접적으로 접촉되는 것을 방지한다. 이에 의해 컬러 필터층(120)으로부터 배출되는 불순물을 차단하여 불순물에 의한 액정의 오염으로 야기되는 잔상 문제점을 해결할 수 있다.
제2 커버층(144)은 제1 커버층(141) 및 주상 스페이서(142)와 동일한 물질로 동시에 형성될 수 있다.
도 4 내지 도 7은 도 1 및 도 2에 도시된 표시 기판의 제조 과정을 나타낸 공정도들이다.
도 1 및 도 4를 참조하면, 절연 기판(110) 상에 매트릭스 형상의 화소부(210)들을 포함하는 화소층(200)을 형성한다.
구체적으로, 절연 기판(110) 상에 제1 금속막을 증착한 후, 사진 식각 공정을 통해 게이트 라인(220) 및 게이트 전극(251)을 형성한다.
게이트 라인(220)은 제1 화소부(P1)와 제1 화소부(P1)와 게이트 라인(220)을 기준으로 하부에 형성된 제3 화소부(미도시)를 정의한다. 게이트 전극(251)은 게이트 라인(220)과 연결되며, 박막 트랜지스터(250)의 게이트 단자를 구성한다. 한편, 게이트 라인(220) 및 게이트 전극(251)과 동시에, 스토리지 라인(270) 및 스토리지 전극(272)이 절연 기판(110) 상에 형성된다. 이와 달리, 별도의 공정을 통해 스토 리지 라인(270) 및 스토리지 전극(272)을 투명한 재질로 형성하여 개구율을 향상시킬 수도 있다.
이후, 게이트 라인(220) 및 게이트 전극(251)이 형성된 절연 기판(110) 상에 게이트 절연막(230)을 형성한다. 게이트 절연막(230)은 예를 들어, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 이루어지며, 약 4500Å의 두께로 형성된다.
도 1 및 도 5를 참조하면, 게이트 절연막(230) 상에 a-Si으로 형성된 반도체층(252a) 및 n+a-Si으로 형성된 오믹 콘택층(252b)을 차례로 적층한 후, 사진 식각 공정을 통해 게이트 전극(251)에 대응되도록 액티브층(252)을 형성한다.
이후, 게이트 절연막(230) 및 액티브층(252) 상에 제2 금속막을 증착한 후, 사진 식각 공정을 통해 데이터 라인(240), 소스 전극(253) 및 드레인 전극(254)을 형성한다.
데이터 라인(240)은 제1 화소부(P1)와, 제1 화소부(P1)와 데이터 라인(240)을 기준으로 측부에 형성된 제2 화소부(P2)를 정의한다. 소스 전극(253)은 데이터 라인(240)과 연결되며, 박막 트랜지스터(250)의 소스 단자를 구성한다. 드레인 전극(254)은 소스 전극(253)과 이격되어 박막 트랜지스터(250)의 드레인 단자를 구성한다. 드레인 전극(254)은 게이트 절연막(230)을 사이에 두고 스토리지 전극(272)과 마주하여, 스토리지 커패시터(Cst)를 형성한다.
이후, 소스 전극(253)과 드레인 전극(254) 사이에 위치한 오믹 콘택층(252b)을 식각하여, 반도체층(252a)을 노출시킨다.
도 1 및 도 6을 참조하면, 데이터 라인(240), 소스 전극(253) 및 드레인 전극(254)이 형성된 게이트 절연막(230) 상에 보호막(260)을 형성한다. 보호막(260)은 예를 들어, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 이루어지며, 약 2000Å의 두께로 형성된다.
이후, 보호막(260) 상에 컬러 필터층(120)을 형성한다. 컬러 필터층(120)은 적색(R), 녹색(G) 및 청색(B)의 컬러 필터들을 포함하며, 컬러 필터들은 화소부들(P1, P2)에 대응하도록 형성된다.
이후, 컬러 필터층(120) 및 보호막(260)에 드레인 전극(254)을 노출시키기 위한 콘택 홀(122)을 형성한다.
도 1 및 도 7을 참조하면, 컬러 필터층(120) 상에 화소 전극층(130)을 증착한 후, 사진 식각 공정을 통해 화소부들(P1, P2)들에 대응되도록 화소 전극들(PE1, PE2)을 형성한다.
화소 전극층(130)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 화소 전극층(130)은 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 이루어진다.
구체적으로, 제1 화소 전극(PE1)은 컬러 필터층(120) 및 보호막(260)에 형성된 콘택 홀(122)을 통해 드레인 전극(254)과 전기적으로 연결된다.
이후, 화소 전극들(PE1, PE2) 사이에 노출된 컬러 필터층(120)을 커버하는 제1 커버층(141) 및 주상 스페이서(142)를 형성한다.
제1 커버층(141)은 화소 전극들(PE1, PE2)의 경계 영역인 게이트 라인(220) 및 데이터 라인(240)에 대응하여 컬러 필터층(120) 상부에 형성된다. 제1 커버층(141)은 화소 전극들(PE1, PE2) 사이에 개구된 영역을 완전히 커버하도록 형성된다. 예를 들어, 제1 커버층(141)은 약 0.4㎛ ~ 약 0.6㎛의 높이와, 약 5㎛ ~ 약 8㎛의 선폭으로 형성된다.
주상 스페이서(142)는 게이트 라인(220)과 데이터 라인(240)이 교차하는 영역에서 제1 커버층(141)보다 높은 높이로 돌출되도록 형성된다. 즉, 주상 스페이서(142)는 박막 트랜지스터(250)의 상부에 형성된다. 주상 스페이서(142)는 예를 들어, 약 1.0㎛ ~ 약 1.5㎛의 높이와, 약 10㎛ ~ 약 15㎛의 선폭으로 형성된다.
제1 커버층(141) 및 주상 스페이서(142)는 네가티브 포토레지스트 또는 포지티브 포토레지스트 등의 광 경화성 수지를 증착한 후, 사진 식각 공정을 통해 동시에 형성하는 것이 바람직하다. 이와 달리, 제1 커버층(141)은 열 경화성 수지를 이용한 잉크젯 공정 또는 평판 인쇄 공정을 통해 형성될 수 있다. 이외에도, 제1 커버층(141)은 컬러 필터층(120)의 이온 불순물이 배향막(150)에 전달되는 것을 방지할 수만 있다면, 다양한 물질로 다양한 방법에 의하여 형성될 수 있다.
도 1 및 도 2를 참조하면, 제1 커버층(141) 및 주상 스페이서(142)가 형성된 화소 전극층(130) 상에 배향막(150)을 형성한다. 따라서, 배향막(150)은 화소 전극층(130) 및 제1 커버층(141)에 의해 컬러 필터층(120)과 직접적으로 접촉되지 않는다.
한편, 도 3을 참조하면, 광시야각의 구현을 위하여, 화소 전극들(PE1, PE2)에는 패터닝할 수 있다.
구체적으로, 제1 화소 전극(PE1)에 제1 화소부(P1)를 다수의 도메인으로 분할하기 위한 개구부(132)를 형성할 수 있다. 제1 화소 전극(PE1)에 개구부(132)를 형성한 경우, 개구부(132)를 통해 노출된 컬러 필터층(120)을 커버하기 위한 제2 커버층(144)을 더 형성한다. 제2 커버층(144)은 제1 화소 전극(PE1)의 개구부(132)를 통해 컬러 필터층(120)과 배향막(150)이 직접적으로 접촉되는 것을 방지한다. 제2 커버층(144)은 제1 커버층(141) 및 주상 스페이서(142)와 동일한 물질로 동시에 형성된다.
도 8은 본 발명의 제3 실시예에 따른 표시 기판의 단면도이다. 도 8은 도 3에 도시된 II-II'선을 따라 절단한 단면도로서, 동일한 구성요소에 대해 동일한 도면부호를 기재하여 설명한다.
도 3 및 도 8을 참조하면, 표시 기판은 박막 트랜지스터층(280), 컬러 필터층(120), 화소 전극층(130), 제1 커버층(141a, 141b), 제2 커버층(144) 및 배향막(150)을 포함한다.
박막 트랜지스터층(280)은 절연기판(110)과 절연기판(110) 위에 형성된 화소층(200)을 포함한다. 화소층(200)은 게이트 라인들(220), 게이트 절연막(230), 데이터 라인들(240), 박막 트랜지스터(250) 및 보호막(260)을 포함한다. 박막 트랜지스터층(280)은 도 2에 설명된 바와 동일하므로 상세한 설명은 생략한다.
컬러 필터층(120)은 화소층(200) 상에 형성된다. 컬러 필터층(120)은 복수의 컬러 필터들을 포함한다. 바람직하게는 데이터 라인(240)을 기준으로 서로 인접한 제1 화소부(P1)와 제2 화소부(P2)는 서로 다른 컬러 필터들(120a, 120b)이 각각 형 성된다.
게이트 라인(220)을 기준으로 제1 화소부(P1)와 인접한 제3 화소부(P3)에는 제1 화소부(P1)와 동일한 컬러 필터(120a)가 형성된다. 예컨대, 제1 및 제3 화소부(P1, P3)에는 제1 컬러 필터(120a)가 형성되고, 제2 화소부(P2)에는 제2 컬러 필터(120b)가 형성된다.
컬러 필터층(120)은 화소부들(P1, P2, P3) 간의 경계 영역에 대응하여 컬러 필터층(120)이 제거되어 홈이 형성된다. 제1 및 제3 화소부(P1, P3) 간의 제1 경계영역(B1)에는 제1 컬러 필터(120a)가 제거된 제1 홈(H1)이 형성되고, 제1 및 제2 화소부(P1, P2) 간의 제2 경계영역(B2)에는 오버랩된 제1 및 제2 컬러 필터(120a, 120b)가 제거된 제2 홈(H2)이 형성된다. 또한, 각 화소부(P1)를 다수의 도메인으로 분할하는 개구부(132)에 대응하는 제3 경계영역(B3)에는 제1 컬러 필터(120a)가 제거된 제3 홈(H3)이 형성될 수 있다.
제1, 제2 및 제3 경계영역(B1, B2, B3)은 화소 전극층(130)이 패터닝되어 컬러 필터층(120)을 노출시키는 영역으로 컬러 필터층(120)으로부터 불순물이 직접적으로 배출되는 영역이다. 이에 따라 제1, 제2 및 제3 경계영역(B1, B2, B3)의 컬러 필터층(120)을 완전히 제거함으로써 불순물에 의한 잔상을 제거할 수 있다.
그러나, 상기 제1, 제2 및 제3 경계영역(B1, B2, B3)에 모두 홈이 형성되어야만 하는 것은 아니며, 필요에 따라 제1 홈(H1)과 제2 홈(H2)만 존재할 수도 있으며, 제2 홈(H2)만 존재하는 경우도 가능하다. 아울러 홈의 깊이는 컬러 필터층(120)의 두께와 동일할 수도 있고, 상기 컬러 필터층(120)의 두께 보다 얇을 수 도 있다.
화소 전극층(130)은 화소부들에 대응하여 복수의 화소 전극들로 패터닝된다. 구체적으로, 제1 화소부(P1)에는 제1 화소 전극(PE1), 제2 화소부(P2)에는 제2 화소 전극(PE2) 및 제3 화소부(P3)에는 제3 화소 전극(PE3)이 형성된다. 각 화소 전극들(PE1, PE2, PE3)은 다수의 도메인을 구현하기 위한 개구부(132)가 형성되며, 콘택 홀(122)을 통해 해당하는 박막 트랜지스터(250)의 드레인 전극(254)과 전기적으로 연결된다.
제1 커버층(141a, 141b)은 제1 커버 패턴(141a)과 제2 커버 패턴(141b)을 포함한다. 제1 커버 패턴(141a)은 제1 경계영역(B1)에 형성되어 제1 홈(H1)을 채우고 제1 및 제3 화소 전극(PE1, PE3)의 양단부를 덮도록 형성된다. 제2 커버 패턴(141b)은 제2 경계영역(B2)의 제2 홈(H2)을 채우고 제1 및 제2 화소 전극(PE1, PE2)의 양단부를 덮도록 형성된다. 제1 및 제2 커버 패턴(141a, 141b)은 컬러 필터층(120)의 노출을 완전히 차단한다.
바람직하게 제1 및 제2 커버 패턴(141a, 141b)은 약 0.4㎛ ~ 약 0.6㎛의 높이와 약 5㎛ ~ 약 8㎛의 선폭으로 형성되며, 평평한 모양으로 형성된다. 제1 및 제2 커버 패턴(141a, 141b)은 액정의 움직임과 무관한 영역에 형성됨으로, 평평한 모양으로 형성되는 것이 바람직하다.
주상 스페이서(142)는 제1 커버층(141a, 141b)과 동일한 물질로 동시에 형성된다. 주상 스페이서(142)는 예를 들어, 약 1.0㎛ ~ 약 1.5㎛의 높이와, 약 10㎛ ~ 약 15㎛의 선폭으로 형성된다.
제2 커버층(144)은 제3 경계영역(B3)에 형성되어 제3 홈(H3)을 채우고 개구부(132)에 의해 이격된 제1 화소 전극(PE1)의 양단부를 덮도록 형성된다. 제2 커버층(144)은 컬러 필터층(120)의 노출을 완전히 차단한다.
바람직하게 제2 커버층(144)은 액정의 움직임과 관계된 화소부 내에 형성됨에 따라서 약 12도 ~ 약 15도 이하의 경사각을 갖는 산 모양으로 형성한다. 제2 커버층(144)의 높이 및 선폭은 개구부(132)의 폭과 산 모양의 경사각에 의해 결정된다. 바람직하게 제2 커버층(144)의 높이는 약 0.4㎛ ~ 약 0.6㎛ 이고, 선폭은 약 5㎛ ~ 약 10㎛이다.
배향막(150)은 화소 전극층(130), 주상 스페이서(142), 제1 커버층(141a, 141b) 및 제2 커버층(144) 위에 형성된다. 배향막(150)은 상부에 배치되는 액정을 특정한 방향으로 배열시킨다. 제1 커버층(141a, 141b) 및 제2 커버층(144)에 의해 배향막(150)과 컬러 필터층(120)은 완전히 차단되며, 이에 의해 컬러 필터층(120)의 불순물에 의해 배향막(150) 위에 배향되는 액정층에 유입되는 것을 차단할 수 있다.
도 9 내지 도 13은 도 8에 도시된 표시 기판의 제조 과정을 나타내는 공정도들이다.
도 3 및 도 9를 참조하면, 절연 기판(110) 상에 매트릭스 형상으로 배열된 화소부들을 포함하는 화소층(200)을 형성한다. 화소층(200)을 형성하는 공정은 앞서 도 7을 참조하여 설명된 내용과 동일하므로 중복 설명을 생략한다.
보호막(260)이 형성된 절연 기판(110) 위에 컬러 필터층(120)을 형성한다. 보호막(260)이 형성된 절연 기판(110) 위에 복수의 컬러 필터들을 순차적으로 형성한다.
구체적으로, 적색 필터층을 절연 기판(110) 위에 증착 및 패터닝하여 해당하는 화소부에 적색 필터를 형성하고, 녹색 필터층을 증착 및 패터닝하여 해당하는 화소부에 녹색 필터를 형성하고, 청색 필터층을 증착 및 패터닝하여 해당하는 화소부에 청색 필터를 형성한다.
이와 같이 형성된 컬러 필터들은 게이트 라인(220) 위의 제1 경계영역(B1)에서는 하나의 컬러 필터(120a)가 형성되고, 데이터 라인(240) 위의 제2 경계영역(B2)에서 다른 컬러 필터들(120a, 120b)이 오버랩되어 형성된다.
도 3 및 도 10을 참조하면, 컬러 필터들이 형성된 절연 기판(110)에 박막 트랜지스터의 드레인 전극(254)을 노출시키는 콘택 홀(122)을 형성한다. 콘택 홀(122)을 형성하는 공정시, 제1, 제2 및 제3 경계영역(B1, B2, B3)의 컬러 필터들(120a, 120b)을 제거하여 제1, 제2 및 제3 홈(H1, H2, H3)을 형성한다.
이때, 제1, 제2 및 제3 홈(H1, H2, H3)은 보호막(260)이 노출되도록 컬러 필터들(120a, 120b)을 완전히 제거되거나, 일정두께 제거하여 오목한 홈 형상으로 제거할 수도 있다. 여기서는 컬러 필터층(120)이 완전히 제거되는 것을 예로 한다.
콘택 홀(122), 제1, 제2 및 제3 홈(H1, H2, H3)이 형성된 절연 기판(110) 위에 화소 전극층(130)을 증착한다. 화소 전극층(130)은 콘택 홀(122)을 통해 드레인 전극(254)과 접촉되어 전기적으로 연결된다.
여기서는 제1, 제2 및 제3 홈(H1, H2, H3)을 콘택 홀을 형성하는 공정에서 동시에 형성되는 것을 예로 하였으나, 제1 및 제3 홈(H1, H3)은 컬러 필터층(120)를 형성하는 공정에서 각각의 컬러 필터를 패터닝할 때 형성하고, 제2 홈(H2)은 콘택 홀 형성 공정에서 형성할 수도 있다.
도 3 및 도 11을 참조하면, 화소 전극층(130)을 패터닝하여 화소부들(P1, P2, P3)에 화소 전극들(PE1, PE2, PE3)을 각각 형성하고, 각 화소 전극(PE1)에는 개구부(132)를 형성한다. 즉, 제1, 제2 및 제3 경계영역(B1, B2, B3)에 대응하여 화소 전극층(130)을 패터닝한다. 상기 화소 전극층(130)의 개구부(132)에 산 모양으로 돌기를 형성함으로써, 개구부(132)의 폭은 약 1㎛ ~ 약 5㎛로 형성가능하며, 이에 의해 화소부의 개구율을 향상시킬 수 있다.
도 3 및 도 12를 참조하면, 화소 전극층(130)이 패터닝된 절연 기판(110) 위에 광 경화성 수지(140)를 도포한다. 광 경화성 수지는 네가티브 포토레지스트 물질 또는 포지티브 포토레지스트 물질로 형성된다. 광 경화성 수지(140)는 충분한 두께로 도포되어 제1, 제2 및 제3 홈(H1, H2, H3)을 채우고 컬러 필터층(120) 보다 두꺼운 두께로 도포된다.
마스크(400)를 통해 광 경화성 수지(140)를 패터닝하여, 화소 전극들(PE1, PE2, PE3)간의 제1 및 제2 경계영역(B1, B2)에는 제1 및 제2 커버 패턴(141a, 141b)을 형성하고, 박막 트랜지스터(250) 위에 주상 스페이서(142)를 형성하며, 개구부(132)에 대응하는 제3 경계영역(B3)에는 제2 커버층(144)을 형성한다.
구체적으로, 마스크(400)는 제1 및 제2 경계영역(B1, B2)에 대응하여 슬릿부(421)가 형성되고, 주상 스페이서(142)에 대응하여 제1 투과부(422)가 형성되며, 제2 커버층(144)에 대응하여 제1 투과부(422)보다 작은 크기의 제2 투과부(424)가 형성된다.
도 3 및 도 13을 참조하면, 슬릿부(421)에 의해 제1 및 제2 경계영역(B1, B2)에는 제1 및 제2 홈(H1, H2)을 채우고 평평한 모양으로 돌출된 제1 및 제2 커버 패턴(141a, 141b)이 형성된다. 제1 및 제2 경계영역(B1, B2)은 액정의 움직임과 무관한 영역으로써 상기 제1 및 제2 커버 패턴(141a, 141b)은 제1 및 제3 화소 전극(PE1, PE3)사이와 제1 및 제2 화소 전극(PE1, PE2)사이에 평평한 모양으로 형성한다. 상기 제1 및 제2 커버 패턴(141a, 141b)은 0.4㎛ ~ 약 0.6㎛의 높이, 약 5㎛ ~ 약 10㎛의 선폭으로 형성된다.
제1 투과부(442)에 의해 갖는 주상 스페이서(142)가 형성되며, 제2 투과부(444)에 의해 제3 경계영역(B3)에는 제2 커버층(144)을 형성된다. 주상 스페이서(142)는 약 1.0㎛ ~ 약 1.5㎛의 높이와, 약 10㎛ ~ 약 15㎛의 선폭으로 형성된다.
제2 커버층(144)은 제3 홈(H3)을 채우고 산 모양으로 돌출되어 형성된다. 제2 커버층(144)은 제1 화소부(P1) 내에 형성됨에 따라서 액정의 움직임과 밀접한 관계를 갖는다. 이에 따라 제2 커버층(144)은 약 12도 ~ 약 15도 이하의 경사각(θ)을 갖는 산 모양으로 형성한다.
제2 커버층(144)은 최소화된 폭(L)으로 형성된 개구부(132)를 덮도록 산 모양으로 형성함으로써 액정의 응답속도를 향상시킴과 동시에 개구율을 향상시킬 수 있다. 제2 커버층(144)의 높이(h) 및 선폭(L')은 개구부(132)의 폭(L)과 산 모양의 경사각(θ)에 의해 결정되며, 바람직하게 제2 커버층(144)의 높이(h)는 약 0.4㎛ ~ 약 0.6㎛ 이고, 선폭(L')은 약 5㎛ ~ 약 10㎛이다.
이상에서는 제1 커버층(141a, 141b), 제2 커버층(144) 및 주상 스페이서(142) 모두 동일 물질을 사용하여 사진 식각 공정을 통해 형성하는 경우를 예로 하였으나, 상기 제1 커버층(141a, 140b)은 열 경화성 수지를 이용한 잉크젯 공정 또는 평판 인쇄 공정을 통해 형성될 수도 있다.
이 후, 절연 기판(110) 전면에 배향막(150, 도 8에 도시됨)을 형성한다.
도 14는 본 발명의 제4 실시예에 따른 표시 기판의 평면도이고, 도 15는 도 14의 III-III'선을 따라 절단한 단면도이다.
도 14 및 도 15를 참조하면, 표시 기판은 박막 트랜지스터층(280), 컬러 필터층(120), 화소 전극(130), 제1 커버층(341a, 341b), 제2 커버층(344) 및 배향막(150)을 포함한다.
박막 트랜지스터층(280)은 도 1 및 도 2를 참조하여 설명한 내용과 실질적으로 동일하므로 개략적으로 설명한다. 박막 트랜지스터층(280)은 절연 기판(110) 및 절연 기판(110) 위에 형성된 화소층(200)을 포함한다. 화소층(200)은 게이트 라인들(220), 게이트 절연막(230), 데이터 라인들(240), 박막 트랜지스터(250) 및 보호막(260)을 포함한다. 게이트 라인들(220)과 데이터 라인들(240)에 의해 복수의 화소부들(P1, P2, P3)이 정의된다.
구체적으로, 제1 화소부(P1)는 데이터 라인(240) 측으로 인접한 제2 화소부(P2)와, 게이트 라인(220) 측으로 인접한 제3 화소부(P3)를 갖는다. 제1 화소 부(P1)에는 박막 트랜지스터(250), 스토리지 배선(270)에 연결된 스토리지 전극(272)이 형성된다. 박막 트랜지스터(250)는 게이트 전극(251), 액티브층(252), 소스 전극(253) 및 드레인 전극(254)을 포함한다.
컬러 필터층(120)은 복수의 화소부들에 형성된 복수의 컬러 필터들을 포함한다. 각 컬러 필터(120a)는 지그재그 형상으로 절곡되어 형성된다. 구체적으로 제1 컬러 필터(120a)는 절곡되어 제1 화소부(P1)의 일부영역과 제2 화소부(P2)의 일부영역에 형성된다. 제2 컬러 필터(120b)는 절곡되어 제2 화소부(P2)의 일부영역에 형성된다. 즉, 제2 화소부(P2)에는 제1 컬러 필터(120a)와 제2 컬러 필터(120b)가 모두 형성된다.
게이트 라인(220) 측으로 제1 화소부(P1)와 인접한 제3 화소부(P3)에는 제1 컬러 필터(120a)가 제1 화소부(P1)와 동일한 형상으로 절곡되어 형성된다.
컬러 필터층(120)은 게이트 라인(220)에 대응하는 제1 경계영역(B1)에는 제1 컬러 필터(120a)가 제거된 제1 홈(H1)이 형성되고, 서로 다른 컬러 필터들(120a, 120b)이 오버랩된 제2 경계영역(B2)에는 제1 및 제2 컬러 필터(120a, 120b)가 제거된 제2 홈(H2)이 형성된다. 또한, 제2 컬러 필터(120b) 위에 형성된 제2 화소 전극(PE2)의 개구부(132)에 대응하는 제3 경계영역(B3)에는 제2 컬러 필터(120b)가 제거된 제3 홈(H3)이 형성된다. 한편, 필요에 따라 제1 홈(H1), 제2 홈(H2), 제3 홈(H3) 중 적어도 하나 이상만 형성될 수 있다. 예를 들면, 제1 홈(H1)과 제2 홈(H2)만 형성되는 경우도 가능하다. 또한 본 발명의 일 실시예에서는 제1 홈(H1), 제2 홈(H2), 제3 홈(H3)이 컬러 필터층(120)을 전부 제거하도록 형성되었으나, 제1 홈(H1), 제2 홈(H2), 제3 홈(H3)의 깊이는 컬러 필터층(120) 두께보다 낮게 형성될 수도 있다.
화소 전극층(130)은 컬러 필터들(120a, 120b)에 대응하여 형성된 복수의 화소 전극들(PE1, PE2)을 포함한다. 제1 화소 전극(PE1)은 제1 화소부(P1)를 복수의 도메인(domain)으로 분할하기 위한 개구부(132)를 포함한다.
구체적으로, 지그재그 형상으로 절곡된 제1 컬러 필터(120a) 위에 제1 컬러 필터(120a)와 동일하게 절곡된 제1 화소 전극(PE1)이 형성된다. 즉, 제1 화소 전극(PE1)은 제1 및 제2 화소부(P1, P2) 내에 절곡되어 형성된다. 결과적으로 제2 화소부(P2)에는 제1 및 제2 화소 전극(PE1, PE2)이 형성된다. 제3 화소 전극(PE3)은 게이트 라인(220)을 기준으로 제1 화소 전극(PE)과 대칭되게 형성된다.
한편, 각각의 화소 전극들(PE1, PE2)은 콘택 홀(122)을 통해 해당하는 박막 트랜지스터(250)의 드레인 전극(254)과 전기적으로 연결된다.
제1 커버층은 제1 커버 패턴(341a)과 제2 커버 패턴(341b)을 포함한다. 제1 커버 패턴(341a)은 제1 경계영역(B1)에 형성되어 제1 홈(H1)을 채우고 제1 및 제3 화소 전극(PE1, PE3)의 양단부를 덮도록 형성된다. 바람직하게 제1 커버 패턴(341a)은 약 0.4㎛ ~ 약 0.6㎛의 높이와 약 5㎛ ~ 약 8㎛의 선폭으로 형성되며, 평평한 모양으로 형성된다. 제1 커버 패턴(341a)은 액정의 움직임과 무관한 영역에 형성됨으로, 평평한 모양으로 형성되는 것이 바람직하다.
제2 커버 패턴(341b)은 제2 경계영역(B2)의 제2 홈(H2)을 채우고 제1 및 제2 화소 전극(PE1, PE2)의 양단부를 덮도록 형성된다. 바람직하게 제2 커버 패 턴(341b)은 액정의 움직임과 관계된 제1 화소부(P1) 내에 형성됨에 따라서 약 12도 ~ 약 15도 이하의 경사각을 갖는 산 모양으로 형성한다. 제2 커버 패턴(341b)의 높이는 약 0.4㎛ ~ 약 0.6㎛ 이고, 선폭은 약 5㎛ ~ 약 10㎛이다.
주상 스페이서(342)는 제1 커버층(341a, 341b)과 동일한 물질로 동시에 형성된다. 주상 스페이서(342)는 예를 들어, 약 1.0㎛ ~ 약 1.5㎛의 높이와, 약 10㎛ ~ 약 15㎛의 선폭으로 형성된다.
제2 커버층(344)은 제3 경계영역(B3)에 형성되어 제3 홈(H3)을 채우고 개구부(132)에 의해 이격된 제1 화소 전극(PE1)의 양단부를 덮도록 형성된다.
바람직하게 제2 커버층(344)은 액정의 움직임과 관계된 제2 화소부(P2) 내에 형성됨에 따라서 약 12도 ~ 약 15도 이하의 경사각을 갖는 산 모양으로 형성한다. 제2 커버층(344)의 높이 및 폭은 개구부(132)의 폭과 산의 경사각에 의해 결정된다. 바람직하게 제2 커버층(344)의 높이는 약 0.4㎛ ~ 약 0.6㎛ 이고, 폭은 약 5㎛ ~ 약 10㎛이다.
배향막(150)은 화소 전극층(130), 주상 스페이서(342), 제1 커버층(341a, 341b) 및 제2 커버층(344) 위에 형성된다. 배향막(150)은 상부에 배치되는 액정을 특정한 방향으로 배열시킨다. 제1 커버층(341a, 341b) 및 제2 커버층(344)에 의해 배향막(150)과 컬러 필터층(120)은 완전히 차단되며, 이에 의해 컬러 필터층(120)의 불순물에 의해 배향막(150) 위에 배향되는 액정층에 유입되는 것을 차단할 수 있다.
도 14 및 도 15에 도시된 제4 실시예에 따른 표시 기판은 도 9 내지 도 13을 참조하여 설명한 제3 실시예에 따른 표시 기판의 제조 방법과 실질적으로 동일하다.
단지, 도 15에 도시된 제2 커버 패턴(341b)이 도 13에서는 평평한 모양으로 돌출되어 형성된 반면, 산 모양으로 돌출되어 형성된다. 즉, 도 15에 도시된 제2 커버 패턴(341b)은 절곡된 화소 전극들(PE1, PE2) 사이에 형성됨에 따라서 제2 화소부(P2) 내에 형성된다. 즉, 제2 커버 패턴(341b)은 액정의 움직임과 밀접한 영역에 형성됨에 따라서 12도 내지 15도의 경사각을 갖는 산 모양의 패턴으로 형성된다.
따라서, 제4 실시예에 따른 제2 커버 패턴(341b)은 도 13에서 설명된 제2 커버층(144)과 동일한 공정에 의해 산 모양으로 패터닝된다. 이외의 다른 제조 방법은 제3 실시예의 제조 방법과 실질적으로 동일하다.
도 16은 본 발명의 제5 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 16을 참조하면, 표시 장치(300)는 표시 기판(100), 표시 기판(100)과 대향하여 결합된 대향 기판(500) 및 표시 기판(100)과 대향 기판(500) 사이에 배치된 액정층(600)을 포함한다.
표시 기판(100)은 도 2에 도시된 것과 동일한 구조를 가지므로, 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용하며, 그 중복되는 상세한 설명은 생략하기로 한다.
대향 기판(500)은 절연 기판(510), 절연 기판(510) 상에 형성된 공통 전극(520) 및 공통 전극(520) 상에 형성된 배향막(530)을 포함한다.
공통 전극(520)은 표시 기판(100)과 마주하는 절연 기판(510)의 대향면에 형성된다. 공통 전극(520)은 광의 투과를 위하여 투명한 도전성 물질로 이루어진다. 예를 들어, 공통 전극(520)은 화소 전극층(130)과 동일한 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 이루어진다.
액정층(600)은 이방성 굴절률, 이방성 유전율 등의 광학적, 전기적 특성을 갖는 액정들이 일정한 형태로 배열된 구조를 갖는다. 액정층(600)은 화소 전극층(130)과 공통 전극(520) 사이에 형성되는 전계에 의하여 액정들의 배열이 변화되고, 액정들의 배열 변화에 따라서 통과하는 광의 투과율을 제어한다.
이와 같은 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 따르면, 첫째, 표시 기판 상에 형성된 컬러 필터층이 화소 전극층이 개구된 영역을 통해 배향막과 직접적으로 접촉되는 것을 차단하여 액정이 오염되는 것을 방지하고, 액정의 오염으로 인한 잔상 등의 표시 불량을 제거할 수 있다.
둘째, 액정의 움직임과 무관한 화소 전극들 간에는 평평한 모양으로 돌출된 커버층이 형성되고, 액정의 움직임과 밀접한 화소 전극들 간에는 산 모양으로 돌출된 커버층을 형성한다. 이에 의해 화소 전극간의 개구 폭을 최소화하여 투과율을 향상킴과 동시에 액정의 응답속도를 유지 및 향상시킬 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통 상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (36)

  1. 매트릭스 형상의 화소부들을 포함하는 박막 트랜지스터층;
    상기 박막 트랜지스터층 상에 형성된 컬러 필터층;
    상기 컬러 필터층 상에 형성된 화소 전극들;
    상기 화소 전극들 사이의 상기 컬러 필터층을 커버하는 제1 커버층; 및
    상기 화소 전극들과 상기 제1 커버층 상에 형성된 배향막을 포함하는 표시 기판.
  2. 제1항에 있어서, 상기 컬러 필터층은 상기 화소 전극들 사이에 제1 홈이 형성된 것을 특징으로 하는 표시 기판.
  3. 제2항에 있어서, 상기 제1 커버층은 상기 제1 홈에 형성되어 상기 화소 전극들 사이의 상기 컬러 필터층을 커버하는 것을 특징으로 하는 표시 기판.
  4. 제1항에 있어서, 상기 박막 트랜지스터층은
    절연 기판 상에 형성된 게이트 라인;
    상기 게이트 라인과 교차하여 형성된 데이터 라인; 및
    상기 게이트 라인과 상기 데이터 라인에 연결된 박막 트랜지스터를 포함하는 표시 기판.
  5. 제4항에 있어서, 상기 화소 전극들은 상기 데이터 라인을 기준으로 절곡되어 형성된 것을 특징으로 하는 표시 기판.
  6. 제5항에 있어서, 상기 제1 커버층은
    상기 게이트 라인 상의 상기 화소 전극들 사이에 형성된 제1 커버 패턴; 및
    상기 화소부 내의 상기 화소 전극들 사이에 형성된 제2 커버 패턴을 포함하는 표시 기판.
  7. 제6항에 있어서, 상기 제1 커버 패턴은 평평한 모양인 것을 특징으로 하는 표시 기판.
  8. 제6항에 있어서, 상기 제2 커버 패턴은 산 모양인 것을 특징으로 하는 표시 기판.
  9. 제1항에 있어서, 상기 제1 커버층은 상기 화소부들 사이에 형성된 것을 특징으로 하는 표시 기판.
  10. 제9항에 있어서, 상기 제1 커버층은 0.4㎛ ~ 0.6㎛의 높이를 갖는 것을 특징으로 하는 표시 기판.
  11. 제9항에 있어서, 상기 제1 커버층은 5㎛ ~ 8㎛의 선폭을 갖는 것을 특징으로 하는 표시 기판.
  12. 제1항에 있어서, 각 화소 전극은 상기 화소 전극을 다수의 영역(domain)으로 분할하는 개구부를 포함하는 표시 기판.
  13. 제12항에 있어서, 상기 개구부를 통해 노출된 상기 컬러 필터층을 커버하는 제2 커버층을 더 포함하는 것을 특징으로 하는 표시 기판.
  14. 제13항에 있어서, 상기 제2 커버층은 상기 제1 커버층과 동일한 물질로 형성된 것을 특징으로 하는 표시 기판.
  15. 제13항에 있어서, 상기 제2 커버층은 산 모양인 것을 특징으로 하는 표시 기판.
  16. 제13항에 있어서, 상기 컬러 필터층은 상기 개구부에 대응하여 제2 홈이 형성된 것을 특징으로 하는 표시 기판.
  17. 제16항에 있어서, 상기 제2 커버층은 상기 제2 홈에 형성되어 상기 개구부를 통해 노출된 상기 컬러 필터층을 커버하는 것을 특징으로 하는 표시 기판.
  18. 제1항에 있어서, 상기 제1 커버층보다 높은 높이로 돌출되어 형성된 주상 스페이서를 더 포함하는 것을 특징으로 하는 표시 기판.
  19. 제18항에 있어서, 상기 제1 커버층과 상기 주상 스페이서는 동일한 물질로 형성된 것을 특징으로 하는 표시 기판.
  20. 절연 기판 상에 매트릭스 형상의 화소부들을 포함하는 박막 트랜지스터층을 형성하는 단계;
    상기 박막 트랜지스터층 상에 컬러 필터층을 형성하는 단계;
    상기 컬러 필터층 상에 복수의 화소 전극들을 형성하는 단계;
    상기 화소 전극들 사이의 상기 컬러 필터층을 커버하는 제1 커버층을 형성하는 단계; 및
    상기 화소 전극들과 상기 제1 커버층 상에 배향막을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  21. 제20항에 있어서, 상기 컬러 필터층을 형성하는 단계는
    상기 화소 전극들 사이의 상기 컬러 필터층에 제1 홈을 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
  22. 제21항에 있어서, 상기 제1 커버층은 상기 제1 홈에 형성되어 상기 화소 전극들 사이의 노출된 상기 컬러 필터층을 커버하는 것을 특징으로 하는 표시 기판의 제조 방법.
  23. 제20항에 있어서, 상기 제1 커버층은 상기 화소부들 사이에 형성된 것을 특징으로 하는 표시 기판의 제조 방법.
  24. 제20항에 있어서, 상기 박막 트랜지스터층을 형성하는 단계는
    상기 절연 기판 상에 게이트 라인 및 상기 게이트 라인과 연결된 게이트 전극을 형성하는 단계; 및
    상기 게이트 라인과 교차하는 데이터 라인과, 상기 데이터 라인과 연결된 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  25. 제24항에 있어서, 상기 화소 전극들을 형성하는 단계는
    상기 화소 전극들을 상기 데이터 라인을 기준으로 서로 인접한 화소부들에 절곡하여 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
  26. 제25항에 있어서, 상기 제1 커버층을 형성하는 단계는
    상기 게이트 라인 위에 형성된 상기 화소 전극들 사이에 제1 커버 패턴을 형성하고, 각 화소부 내의 상기 화소 전극들 사이에 제2 커버 패턴을 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
  27. 제26항에 있어서, 상기 제1 커버 패턴은 평평한 모양인 것을 특징으로 하는 표시 기판의 제조 방법.
  28. 제26항에 있어서, 상기 제2 커버 패턴은 산 모양인 것을 특징으로 하는 표시 기판의 제조 방법.
  29. 제20항에 있어서, 상기 화소 전극들을 형성하는 단계는
    각 화소 전극 내에 상기 화소 전극을 다수의 영역(domain)으로 분할하는 개구부를 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  30. 제29항에 있어서, 상기 제1 커버층을 형성하는 단계는
    상기 개구부를 통해 노출된 상기 컬러 필터층을 커버하는 제2 커버층을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  31. 제30항에 있어서, 상기 제2 커버층은 산 모양인 것을 특징으로 하는 표시 기판의 제조 방법.
  32. 제30항에 있어서, 상기 컬러 필터층을 형성하는 단계는
    상기 개구부에 대응하는 영역에 제2 홈을 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
  33. 제32항에 있어서, 상기 제2 커버층은 상기 제2 홈에 형성되어 상기 개구부를 통해 노출된 상기 컬러 필터층을 커버하는 것을 특징으로 하는 표시 기판의 제조 방법.
  34. 제20항에 있어서, 상기 제1 커버층을 형성하는 단계는
    상기 화소부들 사이에 상기 제1 커버층 보다 높은 높이로 돌출된 주상 스페이서를 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  35. 표시 기판;
    상기 표시 기판과 대향하여 결합된 대향 기판; 및
    상기 표시 기판과 상기 대향 기판 사이에 배치된 액정층을 포함하며,
    상기 표시 기판은
    매트릭스 형상의 화소부들을 포함하는 박막 트랜지스터층,
    상기 박막 트랜지스터층 상에 형성된 컬러 필터층,
    상기 컬러 필터층 상에 형성된 화소 전극들,
    상기 화소 전극들 사이의 상기 컬러 필터층을 커버하는 커버층, 및
    상기 화소 전극들과 상기 커버층 상에 형성된 제1 배향막을 포함하는 것을 특징으로 하는 표시 장치.
  36. 제35항에 있어서, 상기 대향 기판은
    상기 표시 기판과 마주하는 절연 기판의 대향면에 형성된 공통 전극; 및
    상기 공통 전극 상에 형성된 제2 배향막을 포함하는 것을 특징으로 하는 표시 장치.
KR1020060037193A 2005-11-15 2006-04-25 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 KR20070051642A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006306794A JP5144055B2 (ja) 2005-11-15 2006-11-13 表示基板及びこれを有する表示装置
US11/559,589 US20070139597A1 (en) 2005-11-15 2006-11-14 Display substrate, method of manufacturing the same and display device having the same
TW095142091A TWI418878B (zh) 2005-11-15 2006-11-14 顯示基板，其製造方法及含顯示基板之顯示裝置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050109252 2005-11-15
KR1020050109252 2005-11-15

Publications (1)

Publication Number Publication Date
KR20070051642A true KR20070051642A (ko) 2007-05-18

Family

ID=38076182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060037193A KR20070051642A (ko) 2005-11-15 2006-04-25 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치

Country Status (3)

Country Link
KR (1) KR20070051642A (ko)
CN (1) CN1967338A (ko)
TW (1) TWI418878B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160128517A (ko) * 2015-04-28 2016-11-08 삼성디스플레이 주식회사 액정 표시 장치
GB2581466A (en) * 2018-07-04 2020-08-26 Flexenable Ltd Control component for optoelectronic device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5367459B2 (ja) * 2009-05-28 2013-12-11 株式会社東芝 半導体撮像装置
KR101591476B1 (ko) * 2009-10-19 2016-02-19 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
TWI485845B (zh) * 2011-12-13 2015-05-21 Innolux Corp 有機電激發光顯示裝置及其製造方法
KR20150038950A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102589859B1 (ko) * 2016-03-22 2023-10-16 삼성디스플레이 주식회사 색필터 표시판 및 이를 포함하는 표시 장치
CN106896602B (zh) * 2017-03-14 2020-02-07 上海中航光电子有限公司 阵列基板、显示面板、显示装置及制作方法
CN111123576B (zh) * 2020-01-21 2021-02-26 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN112068359A (zh) * 2020-09-03 2020-12-11 深圳市华星光电半导体显示技术有限公司 液晶显示面板及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3543131B2 (ja) * 1996-09-02 2004-07-14 カシオ計算機株式会社 アクティブマトリックスパネル及びその製造方法
JP2004077697A (ja) * 2002-08-14 2004-03-11 Toshiba Corp 液晶表示装置
TW200428662A (en) * 2003-06-06 2004-12-16 Au Optronics Corp Photo spacer manufacturing method
JP4880208B2 (ja) * 2003-07-02 2012-02-22 三星電子株式会社 表示板及びこれを含む多重ドメイン液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160128517A (ko) * 2015-04-28 2016-11-08 삼성디스플레이 주식회사 액정 표시 장치
GB2581466A (en) * 2018-07-04 2020-08-26 Flexenable Ltd Control component for optoelectronic device
US10983405B2 (en) 2018-07-04 2021-04-20 Flexenble Limited Control component for optoelectronic device

Also Published As

Publication number Publication date
TWI418878B (zh) 2013-12-11
TW200734717A (en) 2007-09-16
CN1967338A (zh) 2007-05-23

Similar Documents

Publication Publication Date Title
JP5144055B2 (ja) 表示基板及びこれを有する表示装置
US7605898B2 (en) Liquid crystal display device having rectangular-shaped pixel electrodes overlapping with comb-shaped counter electrodes in plan view
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20070051642A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR101377456B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
US20080068536A1 (en) Thin film transistor substrate, method of manufacturing the same, and liquid crystal display panel having the same
US7872717B2 (en) Liquid crystal display device having multiple alignment areas and method of manufacturing the same
US8274616B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR101980773B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
KR101374078B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR101193381B1 (ko) 액정표시장치의 제조방법
KR101953141B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR101380784B1 (ko) 액정표시장치의 제조방법
KR101955992B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20110105612A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20070072275A (ko) 수직배향모드 액정표시소자 및 그 제조방법
JP4593161B2 (ja) 液晶表示装置
US20070154845A1 (en) Method for fabricating liquid crystal display device
KR101590381B1 (ko) 액정표시장치 및 그 제조방법
JP2009175561A (ja) 液晶表示装置
KR20080051366A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR20090000948A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 패널
KR20090073772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080111589A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 패널

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination