JPH1070137A

JPH1070137A - マッシュルームゲート電極の形成方法

Info

Publication number: JPH1070137A
Application number: JP22410196A
Authority: JP
Inventors: Takehiko Okajima; 武彦岡島
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1996-08-26
Filing date: 1996-08-26
Publication date: 1998-03-10

Abstract

(57)【要約】【課題】ゲート電極にダメージを与えることなくゲー
ト長パターンどおりにゲート電極を形成できるととも
に、ゲート電極の段切れを生じる恐れのない、マッシュ
ルームゲート電極の形成方法を提供すること。【解決手段】基板１１上にマッシュルームゲート電極
のゲート長パターンを決める第１開口部１３を有する第
１マスク１５を形成し、第１開口部を介してエッチング
を行い基板にリセス２３を形成して、このリセスを埋め
込むように第１開口部を介して被エッチング層２５を堆
積し、次にこの被エッチング層の、第１開口部の直下部
分をエッチングしてリセスの底面を露出する第２開口部
２７を形成し、リセスの底面上に第１および第２開口部
を埋め込むと共に第１マスクの上側に達する、第１電極
材料からなるプレマッシュルームゲート電極２９を蒸着
法により形成した後、プレマッシュルームゲート電極の
露出表面上に第２電極材料からなる補強層３５を設け
て、プレマッシュルームゲート電極と補強層とによって
マッシュルームゲート電極を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、リセス型微細マ
ッシュルームゲート電極の形成方法に関する。

【０００２】

【従来の技術】ＦＥＴ（Field effect transistor)の高
周波化を図るため、ゲート長の短縮化が進められるなか
で開発された素子として、リセス型微細マッシュルーム
ゲート電極と呼ばれるものがある。このマッシュルーム
ゲート電極については例えば、文献：Solid-State Elec
tronics Vol.38,No.9,pp.1631-1634,1995 H.T.YAMADA,
R.SHIGEMASA,et alに記載されている。

【０００３】この文献のマッシュルームゲート電極の形
成方法につき、図を参照して簡単に説明する。図７およ
び図８は製造工程順に、電極部分の構造を概略的に示し
た断面図である。

【０００４】まず、ＧａＡｓ半導体基板５１に絶縁膜５
３を形成し、さらにＥＢレジストを塗布する。次にＥＢ
露光およびこれに続く現像処理を行い、ゲート長パター
ンを決めるマスク５５を形成する（図７（Ａ））。次に
このマスク５５を用い、ＥＣＲやＲＩＥなどのエッチン
グ方法で、絶縁膜５３を加工し、開口部５７を得る。そ
の後マスク５５をアセトンなどの有機溶媒で除去する。
（図７（Ｂ））。次に残存している絶縁膜５５をマスク
に、過酸化水素とリン酸と水を混合したエッチング溶液
を用いて、ＧａＡｓ半導体基板５１をウェットエッチン
グし、ゲート長よりも広い、斜め傾斜のリセス５８を形
成する（図７（Ｃ））。その後、リフトオフ用のレジス
トを絶縁膜上に塗布し、露光およびこれに続く現像処理
を行いマッシュルームゲート電極のマッシュルームの傘
部分のパターンを決めるリフトオフ用マスク６１を形成
する（図８（Ａ））。その後このリフトオフ用マスク６
１を用いてゲート電極材料であるＴｉ６３とＡｕ６５を
Ｔｉ、Ａｕの順に絶縁膜５３の開口部５７を介し、リセ
ス５９の底面へ向かって蒸着させる。次にリフトオフを
行い、マッシュルームゲート電極を形成する（図８
（Ｂ））。最後に、絶縁膜５３をＲＩＥなどのエッチン
グにより除去して、リセス型微細マッシュルームゲート
電極を完成させる（図８（Ｃ））。

【０００５】

【発明が解決しようとする課題】しかしながら、上記の
方法では、電極材料であるＴｉおよびＡｕ（６３および
６５）をリセス５９底面に蒸着させるとき、蒸着金属
（Ｔｉ６３およびＡｕ６５）が通過する絶縁膜５３の開
口部５７はゲート長パターンを決めるように形成されて
いるが、この絶縁膜５３の下の基板５１に設けられたリ
セス５９は、ゲート長パターンよりも広くエッチングさ
れた構造であるため、絶縁膜５３の開口部５７を通過し
た蒸着金属（Ｔｉ６３およびＡｕ６５）は、リセス５９
の底部に達するときにはゲート電極寸法よりも広がって
しまう。このため、ゲート電極を絶縁膜５３のゲート長
パターン通りの寸法に仕上げるのは困難であった。

【０００６】また、絶縁膜５３をＲＩＥなどで除去する
ときに生じるサイドエッチングによってゲート電極にダ
メージが与えられ、このため、ゲート電極寸法が制御で
きないばかりでなく、過剰なエッチングを行った場合に
は電極全体が基板から剥れてしまうという問題があっ
た。

【０００７】また、この方法で形成したマッシュルーム
ゲート電極は、電極材料（６３および６５）を蒸着によ
り堆積させていくとき、基板１１のリセス５９の底面か
ら堆積を開始する部分と、絶縁膜５３上から堆積を開始
する部分との蒸着および堆積処理を同時に行っているた
め、堆積終了後のマッシュルームゲート電極の露出表面
には深く急な凹み６７が生じ、段切れを発生することも
ある。

【０００８】したがって、従来より、ゲート電極にダメ
ージを与えることなくゲート長パターンどおりにゲート
電極を形成できるとともに、ゲート電極の段切れを生じ
る恐れのない、マッシュルームゲート電極の形成方法の
出現が望まれていた。

【０００９】

【課題を解決するための手段】このため、この発明で
は、基板に設けたリセスに微細なマッシュルームゲート
電極（以下、単にゲート電極と称する場合もある。）を
形成する方法として、まず、基板上に前記マッシュルー
ムゲート電極のゲート長パターンを決める第１開口部を
有する第１マスクを形成する。次に上記第１マスクを用
いてエッチングを行って、基板内にリセスを形成し、こ
のリセスを埋め込むように第１開口部を介して被エッチ
ング層を堆積する。次に被エッチング層の、前記第１開
口部の直下の部分をエッチングする。これにより被エッ
チング層に第２開口部が形成され、リセスの底面がゲー
ト電極のゲート長パターンを決めるように露出される。
このリセス底面上に、第１および第２開口部を埋め込
み、第１マスクの上部に達する第１電極材料からなるプ
レマッシュルームゲート電極（プレゲート電極とも称す
る。）を蒸着法により形成し、このプレゲート電極の露
出表面上に第２電極材料からなる補強層を設けて、上述
のプレゲート電極とこの補強層からマッシュルームゲー
ト電極を形成するという工程を含むことを特徴とする。

【００１０】この方法を用いると、第１電極材料を蒸着
するリセスの底面部分が被エッチング層に開けられた第
２開口部によってマッシュルームゲート電極のゲート長
パターンを決めるように露出されているため、第１電極
材料を蒸着するとき、蒸着材料はリセス内で広がること
なく、ゲート長パターンどおりにゲート電極を仕上げる
ことができる。また、形成されたゲート電極は最終工程
までリセス内に残存する被エッチング層によって保護さ
れているので、必要のなくなった第１マスクを除去する
際発生するサイドエッチングによってゲート電極にダメ
ージを与えることはなくなる。また、この方法によって
形成されたマッシュルームゲート電極はマッシュルーム
の傘部分の上部を覆うように補強層が設けられているた
め、ゲート電極形成途中に傘部分に作られる深く急な凹
みはこの補強層によって埋め込まれており、段切れを発
生するおそれもなくなる。

【００１１】また、上記の第１マスクを形成する工程
は、基板上に絶縁膜および第１金属膜を順次に堆積さ
せ、この第１金属膜上に、リソグラフィ法を用いてゲー
ト電極のゲート長パターンを決める第２マスクを形成す
る。次にこの第２マスクを用いて絶縁膜と第１金属膜を
エッチングして、この絶縁膜と第１金属膜の残存部分か
らなる第１マスクを形成するというステップを含んでい
る。

【００１２】この第１マスクは、基板にリセスを形成す
るときのマスクや、リセス内に埋め込まれた被エッチン
グ層にゲート長パターンを決める第２開口部を形成する
ときのマスクとして用いられる。この第１マスクに開け
られた第１開口部がゲート長パターンを決める鋳型とし
ての役割を担っている。

【００１３】また、この第１マスクは以下の工程でも形
成することできる。基板上に絶縁膜を堆積させ、この絶
縁膜上にリソグラフィ法を用いてゲート長パターンを決
める第２マスクを形成する。次にこの第２マスクを用い
て絶縁膜をエッチングして絶縁膜の残存部分からなる予
備マスクを形成する。第２マスクを除去した後、予備マ
スクに対し、ほぼ平行の角度から第１金属を斜め蒸着さ
せて予備マスク上に第１金属膜を形成し、上記予備マス
クと第１金属膜とをもって第１マスクとする。

【００１４】このように第１金属膜を斜め蒸着法により
絶縁膜上に堆積させるため、第２マスクを用いてエッチ
ングされるのは絶縁膜のみであるから、絶縁膜の開口部
にゲート長パターンをより正確に形成することができ
る。このため第１マスクはゲート長パターンを決める、
より正確な鋳型とすることができる。

【００１５】また上記の被エッチング層の材料としてポ
ジ型レジストを用いるとすると、上記被エッチング層の
第１開口部の直下部分をエッチングしてリセスの底面を
露出する第２開口部を形成する工程は、ポジ型レジスト
を露光およびこれに続く現像処理をすることとする。

【００１６】これにより、リセス内にはリセス底面をゲ
ート長パターン寸法に露出するようなポジ型レジストの
第２開口部が形成される。この残存するポジ型レジスト
によってゲート電極は、ゲート長パターンどおりに形成
される。また、ゲ−ト電極形成の最終工程までこのポジ
型レジストによってゲート電極が保護されているため
に、不要になった第１マスクを除去するときに発生する
サイドエッチングによりゲート電極にダメージが与えら
れるのを防ぐことができる。

【００１７】また、被エッチング層の材料としてポリイ
ミド、ＳＯＧ、および有機ＳＯＧの内のいずれか一つの
材料を用いるとき、リセス内に第２開口部を形成する工
程は、これらの材料で堆積した被エッチング層に対して
ドライエッチングを行うこととする。

【００１８】これにより第２開口部が形成され、リセス
内に残存する被エッチング層によりゲート電極は所望ど
おりの寸法で形成でき、また、ゲート電極はこの被エッ
チング層により保護されているので第１マスクを除去す
るときに発生するサイドエッチングによってダメージが
与えられるのを防ぐことができる。

【００１９】また、上記のプレマッシュルームゲート電
極を形成する工程は、第１マスク上にリフトオフ用レジ
ストを塗布し、露光およびこれに続く現像処理を行うこ
とによりゲート電極の傘部分のパターンを決める第３マ
スクを形成し、この第３マスクの第３開口部より、第１
および第２開口部を埋め込み、第１マスクの上側に達す
るように第１電極材料を蒸着させる。その後リフトオフ
により第１電極材料からなるプレマッシュルームゲート
電極を形成することとする。

【００２０】これにより、マッシュルーム形状の微細ゲ
ート電極が決められたゲート長どおりにほぼ完成する。

【００２１】また、プレマッシュルームゲート電極（プ
レゲート電極）の露出表面（マッシュルームの傘部分の
上部）に第２電極材料からなる補強層を設け、マッシュ
ルームゲート電極を形成する工程は、プレゲート電極の
露出表面および第１マスク上にポジ型レジストを塗布
し、露光およびこれに続く現像処理を行い、補強層のパ
ターンを決める第４マスクを形成する。次に、この第４
マスクを用いてプレゲート電極の露出表面上、つまりマ
ッシュルームの傘部分の上部を覆うように第２電極材料
で補強層を形成した後、第４マスクを取り除くこととす
る。

【００２２】これにより、プレゲート電極と補強層とか
らマッシュルームゲート電極が形成される。この補強層
は、プレゲート電極形成中に傘部分に作られる深く急な
凹みを埋め込んでいるため、この凹みにより第１電極材
料が部分的に薄く形成され、プレゲート電極に段切れが
生じている場合には、第２電極材料により段切れ部分を
つなぎ合わせ、プレゲート電極の薄い部分を補強するこ
とができる。

【００２３】

【発明の実施の形態】以下、図を参照して、この発明の
マッシュル−ムゲート電極の形成方法の実施の形態につ
き説明する。なお、各図はこの発明が理解できる程度に
各構成成分の形状、大きさおよび配置関係を概略的に示
しているにすぎない。また、以下の説明において、特定
の材料および条件を用いるが、これらの材料および条件
は好適な実施形態の例に過ぎず、したがってこの発明で
はなんらこれに限定されるものではない。

【００２４】＜第１の実施の形態＞図１はこの発明の特
徴となる工程を概略的に表した断面図である。また図２
〜図４は、第１の実施の形態を説明するために用いるマ
ッシュルームゲート電極の形成方法の概略工程図であ
る。順次、図中（Ａ）〜（Ｃ）に沿って説明する。

【００２５】この発明では、まず基板１１上にマッシュ
ルームゲート電極のゲート長パターンを決める第１開口
部１３を有する第１マスク１５を形成する（図１
（Ａ））。この第１マスク１５を形成するためには、こ
の例では、基板１１上に絶縁膜１７および第１金属膜１
９を順次に堆積させる。このため第１の実施の形態で
は、まず、ＧａＡｓ半導体基板１１に絶縁膜として例え
ばＳｉＯ₂ 膜１７をＣＶＤ法で堆積し、第１金属膜１９
として例えばＴｉ膜１９ａ（５００Å（５０nm））、続
いてＡｕ膜１９ｂ（５００Å（５０nm））を全面蒸着す
る（図２（Ａ））。

【００２６】次にこの発明では第１金属膜１９上にリソ
グラフィ法を用いてマッシュルームゲート電極のゲート
長パターンを決める第２マスク２１を形成する。このた
め、この例では、ＥＢレジストをＡｕ膜１９ｂ上に塗布
し、ＥＢ露光および現像を行って、このＥＢレジストに
よってゲート長パターンをきめる開口部２１ａを有する
第２マスク２１を形成する（図２（Ｂ））。次に、この
第２マスク２１を用いて、この開口部２１ａに露出する
第１金属膜１９および絶縁膜１７をエッチングして第１
金属膜１９および絶縁膜１７の残存部分からなる第１マ
スク１５を形成する。そのため、この例では、ＥＢレジ
ストのパターンを第２マスク２１に、第１金属膜のＡｕ
膜１９ｂを、例えば王水でウェットエッチング、あるい
はイオンミリングなどでドライエッチングする。さらに
ＥＢレジストマスク２１と残存するＡｕ膜１９ｂのパタ
ーンをマスクにＴｉ膜１９ａと絶縁膜のＳｉＯ₂ 膜１７
を例えばＥＣＲやＲＩＥ法を用いてエッチングする。そ
の後、アセトンなどの有機溶媒でＥＢレジストマスク２
１を除去する（図２（Ｃ））。

【００２７】次に、この発明では第１開口部１３を介し
てエッチングを行って基板１１にリセス２３を形成す
る。基板の表面には表面電荷により表面空乏層が生じて
いるが、この表面空乏層が大きくなると寄生抵抗の増大
や、電流の減少を招く。よってこの表面空乏層の影響を
避けるために基板のゲートを設ける箇所にリセス構造を
形成している。ここでは、Ａｕ膜１９ｂ、Ｔｉ膜１９ａ
およびＳｉＯ₂ 膜１７の開口部を第１開口部１３とする
第１マスク１５が得られる。また、この第１開口部１３
はゲート長パターンを設計どおりに実質的に反映してい
る開口部として形成される。よって、この第１開口部１
３を介して過酸化水素、リン酸および水を混合したエッ
チング溶液（３０％過酸化水素水：１００％リン酸：水
＝４：３：１）を用い、ＧａＡｓ基板１１をウェットエ
ッチングし、基板１１内にゲート長パターンよりも広い
リセス構造２３を形成する（図１（Ｂ））。

【００２８】その後、リセス２３を埋め込むように第１
開口部１３を介して被エッチング層２５を堆積する（図
１（Ｃ））。このため、この例では、被エッチング層２
５としてポジ型レジストを第１開口部１３を介して塗布
する（図３（Ａ））。このポジ型レジストの塗布は、リ
セス２３のみを埋め込むように行ってもよいし、或い
は、第１開口部１３の中途または全部を埋め込むように
行ってもよいし、或いはまた、図３の（Ａ）に示すよう
に、Ａｕ膜１９ｂ上にまで達するように行っても良い。

【００２９】次に被エッチング層２５の第１開口部１３
の直下の部分をエッチングしてリセス２３の底面を露出
する第２開口部２７を形成する（図１（Ｄ））。このた
め、この例では、塗布したポジ型レジスト２５を露光お
よび現像処理すると、第１マスク１５の第１開口部１３
によりリセス２３の底面がちょうどゲート長パターン寸
法に露出され、リセス２３内のポジ型レジスト２５には
このゲート長パターン寸法と実質的に同じ寸法の第２開
口部２７が形成される（図２（Ｂ））。リセス２３内の
ポジ型レジスト２５を上記のような形状とするのは、後
に第２開口部２７内に電極材料を蒸着させるときに、蒸
着材料がリセス内で広がるのを防ぎ、ゲート長パターン
寸法どおりのゲート電極を形成するため、また、後に不
要となる絶縁膜を除去するためのエッチングのときに、
ゲート電極を保護するためである。

【００３０】次にこの発明では、リセス２３の底面上に
第１および第２開口部１３および２７を埋め込むと共に
第１マスク１５の上側に達する、第１電極材料からなる
プレマッシュルームゲート電極２９を蒸着法により形成
する（図１（Ｅ））。このプレマッシュルームゲート電
極２９を形成するため、この例では、まず第１マスク１
５上にリフトオフ用レジストを塗布し、露光およびこれ
に続く現像処理を行うことにより、マッシュルームゲー
ト電極の傘部分のパターンを決める第３開口部３１を有
する第３マスク３３を形成する（図３（Ｃ））。

【００３１】次に、第３開口部３１より第１および第２
開口部１３および２７を埋め込み、かつ第１マスク１５
の上側に達するように第１金属材料を蒸着させる。この
ため、第３開口部３１の上方から第１および第２開口部
１３および２７を埋め込むように、第１電極材料として
例えばＴｉ２９ａを蒸着し、続いてＡｕ２９ｂを蒸着
し、第１マスクの上側に達するまで堆積させる。この場
合、Ｔｉの層２９ａをゲート電極として作用させ、ま
た、Ａｕの層２９ｂは、Ｔｉ２９ａのみでは電極として
の抵抗値が高すぎるので、積層することで電極全体とし
ての抵抗値を下げるために用いている。また、Ｔｉ２９
ａは空気中で酸化され、絶縁性のＴｉ酸化物を生成して
しまい、後に、この表面にＡｕ膜をメッキするときにメ
ッキが困難となる。よって、Ａｕの層２９ｂはＴｉの層
２９ａの酸化を防ぐためにも、用いている。

【００３２】次に、リフトオフにより第１電極材料から
なるプレマッシュルームゲート電極２９を形成する（図
４（Ａ））。

【００３３】次に、プレマッシュルームゲート電極２９
の露出表面上に第２電極材料からなる補強層３５を設け
て、プレゲート電極２９と補強層３５とによりマッシュ
ルームゲート電極を形成する（図１（Ｆ））。この補強
層３５を形成するため、この例では、第１マスク１５上
およびプレマッシュルームゲート電極２９の表面上にポ
ジ型レジストを塗布し、露光およびこれに続く現像処理
を行って、プレゲート電極の傘部分の上部を覆う補強層
のパターンを決める第４マスク３７を形成する。このた
め、ここでは第１金属膜１９を構成しているＡｕ膜１９
ｂ上にポジ型レジストを塗布し、露光および現像してマ
ッシュルームの傘部分を覆う補強層のパターンを決める
第４マスク３７としてレジストマスクを形成する。

【００３４】次に、第４マスク３７を用いてプレマッシ
ュルームゲート電極２９の露出表面に第２電極材料から
なる補強層３５を形成する。このため、この例では、レ
ジストマスク３７を用いて第２電極材料としてＡｕ膜３
５を、Ａｕ電解メッキ法またはＡｕ無電解メッキ法によ
って、プレゲート電極２９の傘部分の上部（この部分は
第１電極材料のＡｕ膜で形成されている。）を覆うよう
に形成する（図４（Ｂ））。ここで、Ａｕ電解メッキ法
によってＡｕ膜を形成するのは、プレマッシュルームゲ
ート電極がカレントフィルムとしての役割を十分果たす
場合（例えば、第１金属膜にＴｉ膜のみを用いていて電
流が流れにくい場合などは、カレントフィルムにならな
い。）や、プレゲート電極に段切れが生じていない場合
である。また、Ａｕ無電解メッキ法を用いる場合は、プ
レゲート電極がカレントフィルムとならない場合（例え
ば、第１金属膜にＴｉ膜のみを用いていて電流が流れに
くい場合などは、カレントフィルムにならない。）や、
プレゲート電極に段切れが生じている場合などである。

【００３５】その後、第１金属膜１９と絶縁膜１７を除
去し、続いて基板１１のリセス２３内に残存しているポ
ジ型レジスト２５を除去する。このため、この実施の形
態では、メッキ終了後、まず第１金属膜１９のＡｕ膜１
９ｂ上に形成したポジ型レジスト２５をアセトンなどの
有機溶媒によって除去し、次に王水などで第１金属膜１
９のＡｕ膜１９ｂを除去する。このとき、メッキしたＡ
ｕ膜３５もエッチングされるが、メッキしたＡｕ膜３５
の膜厚がここでは１００００Å（１０００nm）であるの
に対し、第１金属膜のＡｕ膜１９ｂは１０００Å（１０
０nm）程度であるため、第１金属膜１９を除去しても、
メッキしたＡｕ膜にはそれほど影響はない。さらに、も
う一方の第１金属膜１９であるＴｉ膜１９ａと絶縁膜で
あるＳｉＯ₂ 膜１７を例えば、ＲＩＥやＥＣＲなどのド
ライエッチングによって除去する。最後に、基板１１の
リセス２３内に残存しているポジ型レジスト２５をアセ
トンなどの有機溶媒、またはＯ₂ アッシングや０₂ −Ｒ
ＩＥで除去する（図４（Ｃ））。

【００３６】この結果、第１電極材料であるＴｉ２９ａ
およびＡｕ２９ｂを蒸着するリセス２３の底面部分が被
エッチング層であるポジ型レジスト２５に開けられた第
２開口部２７によってマッシュルームゲート電極のゲー
ト長パターンを決めるように露出されているため、Ｔｉ
２９ａおよびＡｕ２９ｂを蒸着するとき、これらの蒸着
金属はリセス内で広がることなく、ゲート長パターンど
おりにゲート電極を仕上げることができる。また、形成
されたゲート電極は最終工程までリセス内に残存するポ
ジ型レジスト２５によって保護されているので、必要の
なくなった第１マスク１５（Ａｕ膜１９ｂ、Ｔｉ膜１９
ａおよびＳｉＯ₂ 膜１７）を除去する際発生するサイド
エッチングによってゲート電極にダメージを与えること
はなくなる。また、この方法によって形成されたマッシ
ュルームゲート電極はマッシュルームの傘部分の上部を
覆うように補強層であるＡｕ膜３５が設けられているた
め、ゲート電極形成途中に傘部分に作られる深く急な凹
みはこのＡｕ膜３５によって埋め込まれており、段切れ
を発生するおそれもなくなる。

【００３７】＜第２の実施の形態＞第２の実施の形態と
して、第１の実施の形態で説明したマッシュルームゲー
ト電極を形成するにあたり、基板内にマッシュルームゲ
ート電極のゲート長パターンを決める第１開口部を有す
る第１マスクを形成する上記とは別の工程について図５
を参照して説明する。図５は第２の実施の形態の説明に
用いるために特徴的な工程のみを概略的に示した断面図
である。

【００３８】まず基板１１上に絶縁膜１７を形成する。
このため、この例では、ＧａＡｓ半導体基板１１上にＳ
ｉＯ₂ 膜１７をＣＶＤ法で堆積する。

【００３９】次に絶縁膜１７上にリソグラフィ法を用い
てマッシュルームゲート電極のゲート長パターンを決め
る開口部２１ａを有する第２マスク２１を形成する。こ
のため、この例では、上述の場合と同様に、ＥＢレジス
トをＳｉＯ₂ 膜１７上に塗布し、ＥＢ露光および現像を
行ってこのＥＢレジストによってゲート長パターンをき
める第２マスク２１を形成する（図５（Ａ））。

【００４０】次に、この第２マスク２１を用いて、開口
部２１ａに露出している絶縁膜１７をエッチングして第
１開口部１３を形成し、絶縁膜１７の残存部分からなる
予備マスク４１を形成する。よって、この例では、ＥＢ
レジストのパターンを第２マスク２１にして絶縁膜のＳ
ｉＯ₂ 膜１７を例えばＥＣＲやＲＩＥ法を用いてエッチ
ングする。その後、第２マスク２１を除去する。よって
アセトンなどの有機溶媒で第２マスクであるＥＢレジス
トマスク２１を除去する（図５（Ｂ））。

【００４１】次に、予備マスク４１に対し、ほとんど平
行な角度から第１金属を斜め蒸着させて、第１開口部１
３内には蒸着されないようにして、予備マスク上に第１
金属膜１９を形成し、予備マスク４１および第１金属膜
１９からなる第１マスク１５を形成する。このため、予
備マスク４１に対してほとんど平行の角度からＴｉ膜１
９ａおよびＡｕ膜１９ｂを予備マスク４１上に順次斜め
蒸着させる（図５（Ｃ））。

【００４２】この方法によれば、開口部の形成のためエ
ッチングされるのは、第２マスク（ＥＢレジストマス
ク）２１を用いたＳｉＯ₂ 膜１７のみであって、Ｔｉ膜
１９ａおよびＡｕ膜１９ｂを斜め蒸着法により残存する
ＳｉＯ₂ 膜１７上に堆積させるだけで、これらの膜１９
ａおよび１９ｂのエッチングは行わない。したがって、
ＳｉＯ₂ 膜１７の開口部にゲート長パターンをより正確
に形成することができる。このため第１マスク１５はゲ
ート長パターンを決めるためのより正確な鋳型とするこ
とができる。

【００４３】この後の基板１１にリセス２３を形成する
工程（図１（Ｂ））およびそれ以降の工程は第１の実施
の形態（図３および図４）と同様であるため、説明を省
略する。

【００４４】＜第３の実施の形態＞第３の実施の形態と
して第１の実施の形態で説明したマッシュルームゲート
電極を形成するにあたり、基板のリセスを埋め込むよう
に堆積する被エッチング層の材料として、ポリイミド、
ＳＯＧおよび有機ＳＯＧの内、いずれか１つの材料を用
いる例を図６を参照して説明する。図６は第３の実施の
形態を説明するために特徴となる部分のみを概略的に表
した断面図である。

【００４５】第１の実施の形態、または第２の実施の形
態で説明した工程で、基板１１上に第１開口部１３を有
する第１マスク１５を形成し、この第１開口部１５を介
してエッチングを行い、基板１１にリセス２３を形成さ
せる（図１（Ｂ）参照）。

【００４６】この後、リセス２３を埋め込むように第１
開口部１５を介して被エッチング層２５ｘを堆積させ
る。このため、被エッチング層２５ｘの材料としてポリ
イミド、ＳＯＧおよび有機ＳＯＧのうち、いずれか１つ
の材料をリセス内に埋め込むように、例えば回転塗布法
により塗布して均一に堆積させる（図６（Ａ））。

【００４７】次に被エッチング層２５ｘの第１開口部１
５の直下の部分をエッチングして、リセス２３の底面を
露出する第２開口部２７を形成する。このため堆積した
被エッチング層２５ｘに対してドライエッチングを行
う。よって、堆積したポリイミド、ＳＯＧ、有機ＳＯＧ
のうちのいずれかの材料に対し、例えばＲＩＥやＥＣＲ
でエッチングを行う（図６（Ｂ））。

【００４８】以降の工程は第１の実施の形態（図３
（Ｃ）〜図４）と同様であるため、説明を省略する。

【００４９】この結果、好ましい第２開口部２７が被エ
ッチング層２５ｘに形成され、また、リセス２３内に残
存する被エッチング層２５ｘによりゲート電極は所望ど
おりの寸法で形成でき、また、ゲート電極はこの被エッ
チング層２５ｘにより保護されているので第１マスク１
５（Ｔｉ膜１９ａ、Ａｕ膜１９ｂおよびＳｉＯ₂ 膜１
７）を除去するときに発生するサイドエッチングによっ
てダメージが与えられるのを防ぐことができる。

【００５０】なお、この発明において、基板としては、
ＩｎＰ半導体基板や、ＩｎＧａＡｓ基板等のエピ基板を
用いてもよい。また絶縁膜には、ＳｉＮ膜や、ポリイミ
ド等の有機層間絶縁膜を用いても良い。また、絶縁膜上
のＴｉおよびＡｕ（Ｔｉ／Ａｕ）膜はスパッタ法で形成
しても良く、またＴｉ／Ａｕ膜の代わりにＴｉ膜のみ、
またはＴｉ／Ｐｔ／Ａｕ膜やＴｉ／Ｗ／Ａｕ膜、Ｗ膜等
でも良い。また、リソグラフィ法としては、ＥＢ露光法
の他に、ｉ線ステッパ法、ｇ線ステッパ法、Ｘ線リソグ
ラフィ法を用いてもよい。さらに、マッシュルームゲー
トはＴｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｍｏ／Ａｕ、Ｔｉ／Ｍｏ
／Ｔｉ／Ｐｔ／Ａｕ等の積層金属を用いても良い。ま
た、被エッチング層はリセス内のすべての領域を埋めな
くても、第１開口部の直下部分とその周囲の第２開口部
が形成できる程度の領域が埋め込まれいれば良い。

【００５１】

【発明の効果】以上、説明したような形成方法によって
マッシュルームゲート電極を形成すると、第１電極材料
を蒸着するリセスの底面部分が被エッチング層に開けら
れた第２開口部によってマッシュルームゲート電極のゲ
ート長パターンを決めるように露出されているため、第
１電極材料を蒸着するとき、蒸着材料はリセス内で広が
ることなく、ゲート長パターンどおりにゲート電極を仕
上げることができる。

【００５２】また、形成されたゲート電極は最終工程ま
でリセス内に残存する被エッチング層によって保護され
ているので、必要のなくなった第１マスクを除去する際
発生するサイドエッチングによってゲート電極にダメー
ジを与えることはなくなる。

【００５３】また、この方法によって形成されたマッシ
ュルームゲート電極はマッシュルームの傘部分の上部を
覆うように補強層が設けられているため、ゲート電極形
成途中に傘部分に作られる深く急な凹みはこの補強層に
よって埋め込まれており、段切れを発生するおそれもな
くなる。

【図面の簡単な説明】

【図１】（Ａ）〜（Ｆ）は、この発明のマッシュルーム
ゲート電極の形成方法を説明するために供する概略的な
工程図である。

【図２】（Ａ）〜（Ｃ）は、第１の実施の形態の説明に
供する概略的な工程図である。

【図３】（Ａ）〜（Ｃ）は、第１の実施の形態の説明に
供する図２に続く工程図である。

【図４】（Ａ）〜（Ｃ）は、第１の実施の形態の説明に
供する図３に続く工程図である。

【図５】（Ａ）〜（Ｃ）は、第２の実施の形態の説明に
供する部分的な工程図である。

【図６】（Ａ）および（Ｂ）は第３の実施の形態の説明
に供する部分的な工程図である。

【図７】（Ａ）〜（Ｃ）は従来技術の説明に供する概略
的な工程図である。

【図８】（Ａ）〜（Ｃ）は従来技術の説明に供する図７
に続く工程図である。

【符号の説明】

１１、５１：基板（ＧａＡｓ基板）１３：第１開口部１５：第１マスク１７、５３：絶縁膜（ＳｉＯ₂ 膜）１９：第１金属膜１９ａ：Ｔｉ膜１９ｂ：Ａｕ膜２１：第２マスク（ＥＢレジストマスク）２１ａ：開口部２３、５９：リセス２５：被エッチング層（ポジ型レジスト）２５ｘ：被エッチング層（ポリイミド、ＳＯＧおよび有
機ＳＯＧのうちのいずれか１つ）２７：第２開口部２９：プレマッシュルームゲート電極２９ａ：Ｔｉ２９ｂ：Ａｕ３１：第３開口部３３：第３マスク３５：補強層（Ａｕ膜）３７：第４マスク（レジストマスク）４１：予備マスク５５：マスク５７：開口部６１：リフトオフ用マスク６３：Ｔｉ６５：Ａｕ６７：凹み

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/41

Claims

【特許請求の範囲】

【請求項１】基板に設けたリセス内に微細なマッシュ
ルームゲート電極を形成するにあたり、該基板上に前記マッシュルームゲート電極のゲート長パ
ターンを決める第１開口部を有する第１マスクを形成す
る第１工程と、前記第１開口部を介してエッチングを行って前記基板に
リセスを形成する第２工程と、前記リセスを埋め込むように前記第１開口部を介して被
エッチング層を堆積する第３工程と、前記被エッチング層の、前記第１開口部の直下の部分を
エッチングして、前記リセスの底面を露出する第２開口
部を形成する第４工程と、前記リセスの底面上に前記第１および第２開口部を埋め
込むと共に前記第１マスクの上側に達する、第１電極材
料からなるプレマッシュルームゲート電極を蒸着法によ
り形成する第５工程と、前記プレマッシュルームゲート電極の露出表面上に第２
電極材料からなる補強層を設けて、該プレマッシュルー
ムゲート電極と該補強層とにより前記マッシュルームゲ
ート電極を形成する第６工程とを含むことを特徴とする
マッシュルームゲート電極の形成方法。
【請求項２】請求項１に記載のマッシュルームゲート
電極を形成するにあたり、前記第１工程は、前記基板上に絶縁膜および第１金属膜を順次に堆積させ
るステップと、該第１金属膜上にリソグラフィ法を用いて前記マッシュ
ルームゲート電極のゲート長パターンを決める第２マス
クを形成するステップと、前記第２マスクを用いて、前記第１金属膜および前記絶
縁膜をエッチングして前記第１金属膜および絶縁膜の残
存部分からなる前記第１マスクを形成するステップと、前記第２マスクを除去するステップとを有することを特
徴とするマッシュルームゲート電極の形成方法。
【請求項３】請求項１に記載のマッシュルームゲート
電極を形成するにあたり、前記第１工程は、前記基板上に絶縁膜を堆積するステップと、該絶縁膜上にリソグラフィ法を用いて前記マッシュルー
ムゲート電極のゲート長パターンを決める第２マスクを
形成するステップと、前記第２マスクを用いて、前記絶縁膜をエッチングして
前記絶縁膜の残存部分からなる予備マスクを形成するス
テップと、前記第２マスクを除去するステップと、前記予備マスクに対し、ほとんど平行な角度から第１金
属を斜め蒸着させて、前記予備マスク上に第１金属膜を
形成し、前記予備マスクおよび該第１金属膜からなる前
記第１マスクを形成するステップとを有することを特徴
とするマッシュルームゲート電極の形成方法。
【請求項４】請求項１に記載のマッシュルームゲート
電極を形成するにあたり、前記被エッチング層の材料としてポジ型レジストを用
い、前記第４工程は、前記ポジ型レジストの全面を露光およびこれに続く現像
処理ステップを含むことを特徴とするマッシュルームゲ
ート電極の形成方法。
【請求項５】請求項１に記載のマッシュルームゲート
電極を形成するにあたり、前記被エッチング層の材料としてポリイミド、ＳＯＧ、
および有機ＳＯＧの中から選ばれたいずれか一つの材料
を用い、前記第４工程は、堆積した前記被エッチング層に対してドライエッチング
を行うステップを含むことを特徴とするマッシュルーム
ゲート電極の形成方法。
【請求項６】請求項１に記載のマッシュルームゲート
電極を形成するにあたり、前記第５工程は、前記第１マスク上にリフトオフ用レジストを塗布し、露
光およびこれに続く現像処理を行うことにより、前記マ
ッシュルームゲート電極の傘部分のパターンを決める第
３開口部を有する第３マスクを形成するステップと、前記第３開口部より、前記第１および第２開口部を埋め
込み、かつ前記第１マスクの上側に達するように第１電
極材料を蒸着させるステップと、リフトオフにより、前記第１電極材料からなる前記プレ
マッシュルームゲート電極を形成するステップとを有す
ることを特徴とするマッシュルームゲート電極の形成方
法。
【請求項７】請求項１に記載のマッシュルームゲート
電極を形成するにあたり、前記第６工程は、前記第５工程まで終了した時点での構造体の表面である
前記第１マスク上および前記プレマッシュルームゲート
電極表面上にポジ型レジストを塗布し、露光およびこれ
に続く現像処理を行って前記プレマッシュルームゲート
電極の露出表面を覆う第２電極材料からなる補強層のパ
ターンを決める第４マスクを形成するステップと、前記第４マスクを用いて、前記プレマッシュルームゲー
ト電極の露出表面に補強層を形成するステップと、前記第４マスクを除去するステップとを有することを特
徴とするマッシュルームゲート電極の形成方法。