JPH1070126A - 半導体チップ及びそれを用いた液晶表示装置 - Google Patents
半導体チップ及びそれを用いた液晶表示装置Info
- Publication number
- JPH1070126A JPH1070126A JP24401196A JP24401196A JPH1070126A JP H1070126 A JPH1070126 A JP H1070126A JP 24401196 A JP24401196 A JP 24401196A JP 24401196 A JP24401196 A JP 24401196A JP H1070126 A JPH1070126 A JP H1070126A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor chip
- light
- insulating film
- shielding pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 半導体チップ自体で十分な遮光効果を得る。
【解決手段】 チップ本体１１上を覆う絶縁膜１３に形
成された開口部１４を介して露出された接続パッド１１
上に下地金属層１５を介してバンプ１６が設けられた半
導体チップにおいて、絶縁膜１３の上面であってアクテ
ィブエリアに対応する領域に、下地金属層１５と同一の
金属層からなる遮光用パターン１７を設けた。
成された開口部１４を介して露出された接続パッド１１
上に下地金属層１５を介してバンプ１６が設けられた半
導体チップにおいて、絶縁膜１３の上面であってアクテ
ィブエリアに対応する領域に、下地金属層１５と同一の
金属層からなる遮光用パターン１７を設けた。
Description
【０００１】
【発明の属する技術分野】この発明は半導体チップ及び
それを用いた液晶表示装置に関する。
それを用いた液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置には、透明基板上に液晶駆
動用の半導体チップを直接実装（ＣＯＧ実装）したもの
がある。図４は従来のこのような液晶表示装置の一例を
示したものである。この液晶表示装置は、ガラスや樹脂
等からなる一対の透明基板１、２を備えている。一対の
透明基板１、２はシール材（図示せず）を介して貼り合
わされ、シール材の内側における両透明基板１、２間に
は液晶（図示せず）が封入されている。そして、この場
合、下透明基板１の所定の一辺が上透明基板２から突出
され、この突出部１ａの上面には接続端子（図示せず）
が設けられ、この接続端子上には半導体チップ３がＣＯ
Ｇ実装されている。
動用の半導体チップを直接実装（ＣＯＧ実装）したもの
がある。図４は従来のこのような液晶表示装置の一例を
示したものである。この液晶表示装置は、ガラスや樹脂
等からなる一対の透明基板１、２を備えている。一対の
透明基板１、２はシール材（図示せず）を介して貼り合
わされ、シール材の内側における両透明基板１、２間に
は液晶（図示せず）が封入されている。そして、この場
合、下透明基板１の所定の一辺が上透明基板２から突出
され、この突出部１ａの上面には接続端子（図示せず）
が設けられ、この接続端子上には半導体チップ３がＣＯ
Ｇ実装されている。
【０００３】ところで、半導体チップ３は一般に光に敏
感である。このため、下透明基板１の突出部１ａの下面
側からの光が突出部１ａを透過して半導体チップ３の下
面側のアクティブエリアに当たった場合には、誤動作等
を起こし易く、安定した動作を期待することができなく
なってしまう。そこで、従来では、半導体チップ３のア
クティブエリアに設けられたアルミニウム等からなる配
線パターン（図示せず）の幅をできるだけ広げて遮光性
を高めたり、あるいは下透明基板１の突出部１ａの下面
の所定の箇所に遮光用テープ（図示せず）を貼り付けた
りしている。
感である。このため、下透明基板１の突出部１ａの下面
側からの光が突出部１ａを透過して半導体チップ３の下
面側のアクティブエリアに当たった場合には、誤動作等
を起こし易く、安定した動作を期待することができなく
なってしまう。そこで、従来では、半導体チップ３のア
クティブエリアに設けられたアルミニウム等からなる配
線パターン（図示せず）の幅をできるだけ広げて遮光性
を高めたり、あるいは下透明基板１の突出部１ａの下面
の所定の箇所に遮光用テープ（図示せず）を貼り付けた
りしている。
【０００４】
【発明が解決しようとする課題】しかしながら、半導体
チップ３の配線パターンによる遮光の場合には、配線パ
ターンの配置位置に左右される上、配線間にどうしても
隙間が生じるので、十分な遮光効果を得ることができな
いという問題があった。一方、遮光用テープを用いる場
合には、十分な遮光効果を得ることができるが、部品点
数及び組立工程数が増えるという問題があった。この発
明の課題は、半導体チップ自体で十分な遮光効果を得る
ことができるようにすることである。
チップ３の配線パターンによる遮光の場合には、配線パ
ターンの配置位置に左右される上、配線間にどうしても
隙間が生じるので、十分な遮光効果を得ることができな
いという問題があった。一方、遮光用テープを用いる場
合には、十分な遮光効果を得ることができるが、部品点
数及び組立工程数が増えるという問題があった。この発
明の課題は、半導体チップ自体で十分な遮光効果を得る
ことができるようにすることである。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
チップ本体を覆う絶縁膜に形成された開口部を介して露
出された接続パッド上に下地金属層を介してバンプが設
けられた半導体チップにおいて、前記絶縁膜上の所定の
箇所に金属層からなる遮光用パターンを設けたものであ
る。請求項２記載の発明は、請求項１記載の発明におい
て、前記遮光用パターンを前記下地金属層と同一の金属
層によって形成したものである。
チップ本体を覆う絶縁膜に形成された開口部を介して露
出された接続パッド上に下地金属層を介してバンプが設
けられた半導体チップにおいて、前記絶縁膜上の所定の
箇所に金属層からなる遮光用パターンを設けたものであ
る。請求項２記載の発明は、請求項１記載の発明におい
て、前記遮光用パターンを前記下地金属層と同一の金属
層によって形成したものである。
【０００６】請求項１記載の発明によれば、バンプ形成
領域以外の領域における絶縁膜上には通常何も設けられ
ていないので、バンプ形成領域以外の領域における絶縁
膜上の所望の箇所に金属層からなる遮光用パターンを設
けることができ、したがって半導体チップ自体で十分な
遮光効果を得ることができる。この場合、請求項２記載
の発明のように、遮光用パターンを下地金属層と同一の
金属層によって形成すると、遮光用パターンを形成する
ことで半導体チップの製造工程数が増えないようにする
ことができる。
領域以外の領域における絶縁膜上には通常何も設けられ
ていないので、バンプ形成領域以外の領域における絶縁
膜上の所望の箇所に金属層からなる遮光用パターンを設
けることができ、したがって半導体チップ自体で十分な
遮光効果を得ることができる。この場合、請求項２記載
の発明のように、遮光用パターンを下地金属層と同一の
金属層によって形成すると、遮光用パターンを形成する
ことで半導体チップの製造工程数が増えないようにする
ことができる。
【０００７】
【発明の実施の形態】図１（Ａ）、（Ｂ）はこの発明の
一実施形態における半導体チップを示したものである。
この半導体チップはチップ本体１１を備えている。チッ
プ本体１１の上面の周辺部には複数の接続パッド１２が
設けられている。接続パッド１２の中央部を除くチップ
本体１１の上面には窒化シリコン、酸化シリコン、ポリ
イミド等からなる絶縁膜１３が設けられている。したが
って、接続パッド１２の中央部は、チップ本体１１上を
覆う絶縁膜１３に形成された開口部１４を介して露出さ
れている。開口部１４を介して露出された接続パッド１
２上には下地金属層１５を介して金等からなるバンプ１
６が設けられている。絶縁膜１３の上面であってアクテ
ィブエリアに対応する領域には、下地金属層１５と同一
の金属層からなる遮光用パターン１７が設けられてい
る。
一実施形態における半導体チップを示したものである。
この半導体チップはチップ本体１１を備えている。チッ
プ本体１１の上面の周辺部には複数の接続パッド１２が
設けられている。接続パッド１２の中央部を除くチップ
本体１１の上面には窒化シリコン、酸化シリコン、ポリ
イミド等からなる絶縁膜１３が設けられている。したが
って、接続パッド１２の中央部は、チップ本体１１上を
覆う絶縁膜１３に形成された開口部１４を介して露出さ
れている。開口部１４を介して露出された接続パッド１
２上には下地金属層１５を介して金等からなるバンプ１
６が設けられている。絶縁膜１３の上面であってアクテ
ィブエリアに対応する領域には、下地金属層１５と同一
の金属層からなる遮光用パターン１７が設けられてい
る。
【０００８】ところで、通常の半導体チップでは、バン
プ１６形成領域以外の領域における絶縁膜１３上には何
も設けられていない。このため、バンプ１６形成領域以
外の領域における絶縁膜１３上の所望の箇所に遮光用パ
ターン１７を設けることができる。この結果、この半導
体チップでは、上述したように、絶縁膜１３の上面であ
ってアクティブエリアに対応する領域に遮光用パターン
１７を設けている。したがって、半導体チップ自体で十
分な遮光効果を得ることができる。
プ１６形成領域以外の領域における絶縁膜１３上には何
も設けられていない。このため、バンプ１６形成領域以
外の領域における絶縁膜１３上の所望の箇所に遮光用パ
ターン１７を設けることができる。この結果、この半導
体チップでは、上述したように、絶縁膜１３の上面であ
ってアクティブエリアに対応する領域に遮光用パターン
１７を設けている。したがって、半導体チップ自体で十
分な遮光効果を得ることができる。
【０００９】次に、この半導体チップの製造方法の一例
について、図２を参照しながら説明する。まず。図２
（Ａ）に示すように、チップ本体１１上に接続パッド１
２及び絶縁膜１３が形成され、接続パッド１２の中央部
が絶縁膜１３に形成された開口部１４を介して露出され
たものを用意する。次に、図２（Ｂ）に示すように、こ
の用意したものの上面全体に下地金属層形成用層２１を
形成する。次に、接続パッド１２に対応する領域以外の
領域における下地金属層形成用層２１の上面にメッキレ
ジスト層２２を形成する。次に、下地金属層形成用層２
１をメッキ電流路として電解メッキを行うことにより、
接続パッド１２に対応する領域における下地金属層形成
用層２１の上面にバンプ１６を形成する。次に、メッキ
レジスト層２２を除去する。
について、図２を参照しながら説明する。まず。図２
（Ａ）に示すように、チップ本体１１上に接続パッド１
２及び絶縁膜１３が形成され、接続パッド１２の中央部
が絶縁膜１３に形成された開口部１４を介して露出され
たものを用意する。次に、図２（Ｂ）に示すように、こ
の用意したものの上面全体に下地金属層形成用層２１を
形成する。次に、接続パッド１２に対応する領域以外の
領域における下地金属層形成用層２１の上面にメッキレ
ジスト層２２を形成する。次に、下地金属層形成用層２
１をメッキ電流路として電解メッキを行うことにより、
接続パッド１２に対応する領域における下地金属層形成
用層２１の上面にバンプ１６を形成する。次に、メッキ
レジスト層２２を除去する。
【００１０】次に、図２（Ｃ）に示すように、遮光用パ
ターン１７（図１（Ａ）、（Ｂ）参照）形成領域におけ
る下地金属層形成用層２１の上面にフォトレジスト層２
３を形成する。次に、フォトレジスト層２３及びバンプ
１６をマスクとしてエッチングを行うと、下地金属層形
成用層２１の不要な部分が除去され、図２（Ｄ）に示す
ように、バンプ１６下に残存するものによって下地金属
層１５が形成され、またフォトレジスト層２３下に残存
するものによって遮光用パターン１７が形成される。こ
の後、フォトレジスト層２３を除去すると、図１
（Ａ）、（Ｂ）に示す半導体チップが製造されることに
なる。このように、この製造方法では、遮光用パターン
１７を下地金属層１５と同一の金属層によって形成して
いるので、遮光用パターン１７を設けるために半導体チ
ップの製造工程数が増えないようにすることができる。
ターン１７（図１（Ａ）、（Ｂ）参照）形成領域におけ
る下地金属層形成用層２１の上面にフォトレジスト層２
３を形成する。次に、フォトレジスト層２３及びバンプ
１６をマスクとしてエッチングを行うと、下地金属層形
成用層２１の不要な部分が除去され、図２（Ｄ）に示す
ように、バンプ１６下に残存するものによって下地金属
層１５が形成され、またフォトレジスト層２３下に残存
するものによって遮光用パターン１７が形成される。こ
の後、フォトレジスト層２３を除去すると、図１
（Ａ）、（Ｂ）に示す半導体チップが製造されることに
なる。このように、この製造方法では、遮光用パターン
１７を下地金属層１５と同一の金属層によって形成して
いるので、遮光用パターン１７を設けるために半導体チ
ップの製造工程数が増えないようにすることができる。
【００１１】ところで、この半導体チップを、図４を参
照して説明すると、下透明基板１の突出部１ａの上面に
直接実装した場合には、下透明基板１の突出部１ａの下
面の所定の箇所に遮光用テープを貼り付けなくても、半
導体チップ自体で十分な遮光効果を得ることができる。
したがって、遮光用テープを使用しない分だけ、部品点
数及び組立工程数を少なくすることができる。
照して説明すると、下透明基板１の突出部１ａの上面に
直接実装した場合には、下透明基板１の突出部１ａの下
面の所定の箇所に遮光用テープを貼り付けなくても、半
導体チップ自体で十分な遮光効果を得ることができる。
したがって、遮光用テープを使用しない分だけ、部品点
数及び組立工程数を少なくすることができる。
【００１２】なお、上記実施形態では、絶縁膜１３の上
面であってアクティブエリアに対応する領域に遮光用パ
ターン１７をただ単に設けた場合について説明したが、
これに限定されるものではない。例えば、図３に示す他
の実施形態のように、複数（例えば２つ）の所定のバン
プ１６下の下地金属層１５に遮光用パターン１７を引き
回し線１７ａを介して接続するようにしてもよい。複数
の所定のバンプ１６ａがグランド電位電極用あるいは電
源電極用のものである場合には、グランド系配線あるい
は電源系配線の接続信頼性を高めることができる。とこ
ろで、遮光用パターン１７をグランド電位電極用のバン
プに接続した場合には、遮光用パターン１７を、オーバ
ーシュートやアンダーシュート等のノイズを吸収するた
めのノイズ吸収用コンデンサ電極として使用することが
できる。この場合、絶縁膜１３の下側に設けられたアル
ミニウム等からなる配線パターン（図示せず）の幅を変
更すると、ノイズ吸収効果を調整することもできる。さ
らに、遮光用パターン１７を他の配線パターンとして使
用することもできる。
面であってアクティブエリアに対応する領域に遮光用パ
ターン１７をただ単に設けた場合について説明したが、
これに限定されるものではない。例えば、図３に示す他
の実施形態のように、複数（例えば２つ）の所定のバン
プ１６下の下地金属層１５に遮光用パターン１７を引き
回し線１７ａを介して接続するようにしてもよい。複数
の所定のバンプ１６ａがグランド電位電極用あるいは電
源電極用のものである場合には、グランド系配線あるい
は電源系配線の接続信頼性を高めることができる。とこ
ろで、遮光用パターン１７をグランド電位電極用のバン
プに接続した場合には、遮光用パターン１７を、オーバ
ーシュートやアンダーシュート等のノイズを吸収するた
めのノイズ吸収用コンデンサ電極として使用することが
できる。この場合、絶縁膜１３の下側に設けられたアル
ミニウム等からなる配線パターン（図示せず）の幅を変
更すると、ノイズ吸収効果を調整することもできる。さ
らに、遮光用パターン１７を他の配線パターンとして使
用することもできる。
【００１３】
【発明の効果】以上説明したように、この発明によれ
ば、半導体チップのバンプ形成領域以外の領域における
絶縁膜上の所望の箇所に遮光用パターンを設けることが
できるので、半導体チップ自体で十分な遮光効果を得る
ことができる。また、請求項２記載の発明によれば、遮
光用パターンを下地金属層と同一の金属層によって形成
しているので、遮光用パターンを形成することで半導体
チップの製造工程数が増えないようにすることができ
る。
ば、半導体チップのバンプ形成領域以外の領域における
絶縁膜上の所望の箇所に遮光用パターンを設けることが
できるので、半導体チップ自体で十分な遮光効果を得る
ことができる。また、請求項２記載の発明によれば、遮
光用パターンを下地金属層と同一の金属層によって形成
しているので、遮光用パターンを形成することで半導体
チップの製造工程数が増えないようにすることができ
る。
【図１】（Ａ）はこの発明の一実施形態における半導体
チップの平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
チップの平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図２】（Ａ）〜（Ｄ）はそれぞれ図１に示す半導体チ
ップの製造方法の一例を説明するために示す断面図。
ップの製造方法の一例を説明するために示す断面図。
【図３】この発明の他の実施形態における半導体チップ
の１つのバンプを破断した状態の平面図。
の１つのバンプを破断した状態の平面図。
【図４】従来の液晶表示装置の一例の斜視図。
１１ チップ本体 １２ 接続パッド １３ 絶縁膜 １４ 開口部 １５ 下地金属層 １６ バンプ １７ 遮光用パターン
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６１２Ｃ
Claims (5)
- 【請求項１】 チップ本体を覆う絶縁膜に形成された開
口部を介して露出された接続パッド上に下地金属層を介
してバンプが設けられた半導体チップにおいて、前記絶
縁膜上の所定の箇所に金属層からなる遮光用パターンが
設けられていることを特徴とする半導体チップ。 - 【請求項２】 請求項１記載の発明において、前記遮光
用パターンは前記下地金属層と同一の金属層によって形
成されていることを特徴とする半導体チップ。 - 【請求項３】 請求項１または２記載の発明において、
前記遮光用パターンは、グランド電位電極としてのバン
プの下に形成された下地金属層に接続され、ノイズ吸収
用コンデンサ電極を兼ねていることを特徴とする半導体
チップ。 - 【請求項４】 請求項１または２記載の発明において、
前記遮光用パターンは、電源電極またはグランド電位電
極としてのバンプの下に形成された下地金属層に接続さ
れ、配線パターンを兼ねていることを特徴とする半導体
チップ。 - 【請求項５】 透明基板上に液晶駆動用として請求項１
〜４のいずれかに記載の半導体チップが直接実装されて
いることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24401196A JPH1070126A (ja) | 1996-08-28 | 1996-08-28 | 半導体チップ及びそれを用いた液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24401196A JPH1070126A (ja) | 1996-08-28 | 1996-08-28 | 半導体チップ及びそれを用いた液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1070126A true JPH1070126A (ja) | 1998-03-10 |
Family
ID=17112394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24401196A Pending JPH1070126A (ja) | 1996-08-28 | 1996-08-28 | 半導体チップ及びそれを用いた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1070126A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11258620A (ja) * | 1998-03-11 | 1999-09-24 | Hitachi Ltd | 液晶表示装置 |
-
1996
- 1996-08-28 JP JP24401196A patent/JPH1070126A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11258620A (ja) * | 1998-03-11 | 1999-09-24 | Hitachi Ltd | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001156209A (ja) | 半導体装置 | |
| US5563445A (en) | Semiconductor device | |
| KR20040019902A (ko) | 반도체장치 및 그 제조방법 | |
| JPH1187400A (ja) | 半導体装置 | |
| TWI662672B (zh) | 薄膜覆晶封裝結構 | |
| JPH1070126A (ja) | 半導体チップ及びそれを用いた液晶表示装置 | |
| JPH0922912A (ja) | 半導体装置及びその製造方法 | |
| JP2004363319A (ja) | 実装基板及び半導体装置 | |
| JP2000188351A (ja) | 半導体装置 | |
| JP3391676B2 (ja) | 半導体モジュール及びその樹脂封止方法 | |
| JP2947225B2 (ja) | 半導体装置の製造方法 | |
| JPS6141246Y2 (ja) | ||
| JPH11344720A (ja) | フレキシブルコネクタの接続構造 | |
| JP2000068271A (ja) | ウエハ装置およびチップ装置並びにチップ装置の製造方法 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JP2880817B2 (ja) | 半導体集積回路装置 | |
| KR100415687B1 (ko) | 반도체 칩 스케일 패키지 및 그 제조방법 | |
| JP2734684B2 (ja) | 半導体素子パッケージ | |
| KR100331386B1 (ko) | 웨이퍼 레벨 패키지 | |
| JPS62125649A (ja) | 半導体装置 | |
| JPH06326107A (ja) | 半導体素子 | |
| JPH09289227A (ja) | 半導体の実装構造 | |
| JPH1131755A (ja) | 半導体パッケージ | |
| JPH0643626U (ja) | 液晶表示装置 | |
| JPH075484A (ja) | 液晶表示装置 |