JP2000188351A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000188351A
JP2000188351A JP10362715A JP36271598A JP2000188351A JP 2000188351 A JP2000188351 A JP 2000188351A JP 10362715 A JP10362715 A JP 10362715A JP 36271598 A JP36271598 A JP 36271598A JP 2000188351 A JP2000188351 A JP 2000188351A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
electrode pad
internal electrode
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10362715A
Other languages
English (en)
Other versions
JP3554212B2 (ja
Inventor
Shigeru Yamada
茂 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP36271598A priority Critical patent/JP3554212B2/ja
Priority to US09/434,487 priority patent/US6479901B1/en
Publication of JP2000188351A publication Critical patent/JP2000188351A/ja
Application granted granted Critical
Publication of JP3554212B2 publication Critical patent/JP3554212B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体素子の搭載された基板において、基板
の表裏を貫通するスルーホールの配置の自由度を向上さ
せる。 【構成】 半導体素子５の搭載された基板１において、
基板１の表裏面にはそれぞれワイヤボンディングパッド
２と外部電極パッド１０が形成されている。これらはス
ルーホール３により電気的に接続されている。このワイ
ヤボンディングパッド２を、外部電極パッド１０により
定義される領域に対応する基板１の表面に配置すること
により、スルーホール３の配置の自由度が向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置、特
に基板上に半導体素子の搭載される半導体装置に関す
る。
【０００２】
【従来の技術】従来このような分野の技術としては、以
下の構成の半導体装置がある。
【０００３】すなわち、ガラスエポキシなどからなる基
板上に半導体素子を搭載し、その半導体素子の電極と基
板上に形成された内部電極とをワイヤを用いて接続され
ている。基板の裏面には外部電極用パッドおよびその上
には外部電極が形成されている。この外部電極と配線と
は基板に形成されたスルーホールを介して接続されてい
る。
【０００４】このような技術は特開平１０−２０９３２
１号公報に開示されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記文
献に示されるような半導体装置においては、基板の表裏
を電気的に接続するためのスルーホールは外部電極用パ
ッドの部分には形成することができない。このため、内
部電極の配置される位置によって、スルーホールを形成
する位置が制約され、配線の引き回しが困難になるとい
う課題がある。
【０００６】また、半導体素子の大きさにあわせて基板
を作らなければならず、基板の汎用性がなく、開発費用
が高くなるという課題がある。
【０００７】また、半導体素子と内部電極との距離が近
いため半導体素子を基板に固定する際の接着剤が染み出
し、内部電極を汚染してしまうという課題がある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に本発明の半導体装置では、第１の表面とこの第１の表
面と反対側の第２の表面とを有する基板と、この基板の
第１の表面に、この基板の外周辺と実質的に平行に配置
された複数の外部電極パッドと、この基板の第２の表面
に形成され、この基板に形成された貫通孔を介して外部
電極と接続される複数の内部電極パッドと、電極パッド
と電気的に接続される複数の電極をその表面に備えてい
る基板の第２の表面上に搭載された半導体素子とを備え
ていて、この外部電極パッドが形成された領域および隣
接する外部電極パッド間の領域により規定される領域に
対応する基板の第２の表面に内部電極パッドが配置され
る構成としている。
【０００９】また、本願の他の発明によれば、第１の表
面と、この第１の表面と反対側の第２の表面とを有する
基板と、第１の表面上に形成された外部電極パッドと、
第２の表面上に形成され、基板の外周辺と実質的に平行
に配置される第１の内部電極パッド群と、第１の内部電
極パッド群よりも内側に配置される第２の内部電極パッ
ド群と、基板の第２の表面に搭載され、第１あるいは第
２の内部電極パッド群と電気的に接続される電極をその
表面に備えた半導体素子とを備えた構成としている。
【００１０】また、本願の他の発明によれば、第１の表
面と、この第１の表面と反対側の第２の表面とを有する
基板と、第１の表面上に形成された外部電極パッドと、
第２の表面上に形成された内部電極パッド群と、第２の
表面上に搭載され、内部電極パッド群と電気的に接続さ
れる電極を有する半導体素子と、半導体素子と前記内部
電極パッド群との間に設けられたレジスト層とを有する
構成としている。
【００１１】
【発明の実施の形態】以下、本発明の第１の実施形態に
ついて図１〜図４を参照しながら説明する。図１は本発
明の半導体装置の断面図、図２は図１に示される半導体
装置の基板部分の透視図、図３は図２の部分拡大図、図
４は図１の部分拡大図である。
【００１２】図１、図２に示されるように、本実施形態
の半導体装置は、基板１の表面にワイヤボンディングパ
ッド２が形成されている。このワイヤボンディングパッ
ド２は、基板１表面に銅箔を貼付け、パターニングする
ことにより形成される。このワイヤボンディングパッド
は図示しない配線を介して基板の表裏を貫通するスルー
ホール３に接続される。基板１表面のワイヤボンディン
グパッドを除く領域はレジスト４で覆われている。
【００１３】基板１表面の中央部には、半導体素子５が
接着剤６により固定されている。この半導体素子５は、
その表面に複数の電極パッド７を有している。半導体素
子５の電極パッド７とワイヤボンディングパッド２とは
金などからなるワイヤ８により接続される。
【００１４】半導体素子５、ワイヤ８、ワイヤボンディ
ングパッド２は、樹脂９により封止される。
【００１５】一方、基板１の裏面には外部電極パッド１
０が形成されている。この外部電極パッド１０は基板裏
面に形成された配線１１、スルーホール３、基板４表面
に形成された図示しない配線を介してワイヤボンディン
グパッド２と電気的に接続される。この外部電極パッド
１０上には、はんだなどの電極１２が形成される。
【００１６】この外部電極パッド１０は、基板１の外周
辺に沿って列状に形成されている。図２においては、３
列に形成されている。第１の実施形態では、この３列に
配列された最外周の外部電極により定義される領域、す
なわち、図２において破線で囲まれた領域１３に対応す
る基板４表面の領域にワイヤボンディングパッド２が配
置されている。
【００１７】その詳細が図３、図４に示される。図３は
図１におけるａで囲まれる部分の拡大図である。図４は
図２におけるｂで囲まれる部分の拡大図である。これら
の図では、外部電極パッド１０により定義される領域の
長さをＡ、ワイヤボンディングパッド２の長さをＢとし
て示されている。このように、ワイヤボンディングパッ
ド２は、外部電極パッド１０により定義される領域に対
応する基板１表面の領域内に形成されている。
【００１８】このため、スルーホール３は、外部電極パ
ッド１０により定義される領域１３と、この領域１３の
内側に形成されている外部電極パッド１０により定義さ
れる領域を除く全ての領域に形成することが可能とな
る。
【００１９】ワイヤボンディングパッド２を外部電極パ
ッド１０により定義される領域に対応させて配置してい
るため、スルーホール３を形成できる範囲が広がり、配
線の引き回しが行いやすくなる。このため、無理な配線
を行うことも無くなり、基板の歩留りが向上する。
【００２０】次に、図５〜図７を用いて本発明の第２の
実施形態について説明する。
【００２１】図５は本発明の第２の実施形態における半
導体装置における基板を半導体素子搭載面側から見た上
面図である。
【００２２】この第２の実施形態では、基板２０上にワ
イヤボンディングパッド２１および２２が形成されてい
る。ワイヤボンディングパッド２１は基板１の外周に沿
って形成され、ワイヤボンディングパッド２２はワイヤ
ボンディングパッド２１の内側に形成される。これらワ
イヤボンディングパッド２１とワイヤボンディングパッ
ド２２とはそれぞれ配線２３により互いに接続されてい
る。これらワイヤボンディングパッド２１、２２、配線
２３は、基板２０表面に銅箔を貼付け、パターニングす
ることにより形成される。
【００２３】このような基板２０を用いて製造した半導
体装置の例が図６に示される。
【００２４】図６において、半導体素子２５は内側のワ
イヤボンディングパッド２２上にレジスト２６を介して
搭載されている。この半導体素子２５には複数の電極パ
ッド２７が形成されていて、この電極パッド２７と外側
のワイヤボンディングパッド２３とがワイヤ２８により
電気的に接続されている。
【００２５】また、図７では、内側のワイヤボンディン
グパッド２２の内側に半導体素子３０が搭載されてい
る。この半導体素子３０の電極パッド３１と内側のワイ
ヤボンディングパッド２２とがワイヤ３２により接続さ
れる。これにより、ワイヤの長さを必要以上に長くする
ことなく半導体素子３０の電極パッド３１をワイヤボン
ディングパッドに接続することができる。
【００２６】このように、複数列に配置され、互いに電
気的に接続されているワイヤボンディングパッド２１、
２２を備えた基板１を用いることにより、半導体素子が
大きい場合は外側のワイヤボンディングパッドを用い、
半導体素子が小さい場合は内側のワイヤボンディングパ
ッドを利用することができる。
【００２７】これにより、基板の汎用性が向上し、開発
コストを削減することが可能となる。
【００２８】ここで、第２の実施形態においても第１の
実施形態と同様に、外部電極パッド１０によって定義さ
れる領域に対応する基板２０表面の領域にワイヤボンデ
ィングパッド２１、２２を配置することが好ましい。こ
のようにワイヤボンディングパッドを配置すると、スル
ーホール３を形成できる範囲が広がり、配線の引き回し
が行いやすくなる。このため、無理な配線を行うことも
無くなり、基板の歩留りが向上する。
【００２９】次に、本発明の第３の実施形態について図
８〜図９を参照しながら説明する。
【００３０】図８に示されるように、本実施形態の半導
体装置は、基板４０の表面にワイヤボンディングパッド
４１が形成されている。このワイヤボンディングパッド
４１は、基板４０表面に銅箔を貼付け、パターニングす
ることにより形成される。このワイヤボンディングパッ
ドは図示しない配線を介して基板の表裏を貫通するスル
ーホール４２に接続される。基板４０表面のワイヤボン
ディングパッドを除く領域はレジスト４３で覆われてい
る。
【００３１】半導体素子４４とワイヤボンディングパッ
ド４１との間のレジスト４３上には第２のレジスト４
３’が形成されている。この第２のレジスト４３’は、
半導体素子を取り囲むように形成される。
【００３２】基板１表面の中央部には、半導体素子４４
が接着剤４５により固定されている。この半導体素子４
４は、その表面に複数の電極パッド４６を有している。
半導体素子４４の電極パッド４６とワイヤボンディング
パッド４１とは金などからなるワイヤ４７により接続さ
れる。
【００３３】半導体素子４４、ワイヤ４７、ワイヤボン
ディングパッド４１は、樹脂４８により封止される。
【００３４】一方、基板４０の裏面には外部電極パッド
４９が形成されている。この外部電極パッド４９は基板
裏面に形成された配線、スルーホール４２、基板４０表
面に形成された図示しない配線を介してワイヤボンディ
ングパッド４１と電気的に接続される。この外部電極パ
ッド４９上には、はんだなどの電極５０が形成される。
【００３５】このように、第２のレジスト４３’を形成
することにより、接着剤４５が流れ出したり、染み出し
たりしてワイヤボンディングパッド４１を汚染すること
がなく、安定したワイヤ４７とワイヤボンディングパッ
ド４１との接合が得られる。
【００３６】また、組立工程で、ワイヤボンド前にワイ
ヤボンディングパッド４１洗浄工程を入れる必要がない
ため、工程の簡略化、コスト削減も期待できる。さら
に、段差がついているため、ワイヤ４７が垂れ下がるこ
とによる不良も低減することができる。
【００３７】また、図９に示す半導体装置では、半導体
素子４４とワイヤボンディングパッド４１との間のレジ
スト４３上には第２のレジスト５１が形成されている。
また、ワイヤボンディングパッド４１の外側にも第２の
レジスト５１が形成されている。これら第２のレジスト
は封止樹脂４８との密着性のよいエポキシ系の樹脂を用
いる。
【００３８】一般的にレジストは封止樹脂との密着性が
よくない。このため、第２のレジストとして封止樹脂と
の密着性のよいエポキシ系の樹脂５１をレジストとして
用いることにより、封止樹脂４８と基板４０との間の剥
離を抑制することができる。
【００３９】
【発明の効果】本発明の第１の実施形態によれば、ワイ
ヤボンディングパッドを外部電極パッドにより定義され
る領域に対応させて配置しているため、スルーホールを
形成できる範囲が広がり、配線の引き回しが行いやすく
なる。このため、無理な配線を行うことも無くなり、基
板の歩留りが向上する。
【００４０】また、本発明の第２の実施形態によれば、
複数列に配置され、互いに電気的に接続されているワイ
ヤボンディングパッドを備えた基板を用いることによ
り、半導体素子が大きい場合は外側のワイヤボンディン
グパッドを用い、半導体素子が小さい場合は内側のワイ
ヤボンディングパッドを利用することができる。これに
より、基板の汎用性が向上し、開発コストを削減するこ
とが可能となる。
【００４１】また、本発明の第３の実施形態によれば、
接着剤が流れ出したり、染み出したりしてワイヤボンデ
ィングパッドを汚染することがなく、安定したワイヤと
ワイヤボンディングパッドとの接合が得られる。
【００４２】また、組立工程で、ワイヤボンド前にワイ
ヤボンディングパッド洗浄工程を入れる必要がないた
め、工程の簡略化、コスト削減も期待できる。さらに、
段差がついているため、ワイヤが垂れ下がることによる
不良も低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す図である。
【図２】本発明の第１の実施形態を示す図である。
【図３】本発明の第１の実施形態を示す図である。
【図４】本発明の第１の実施形態を示す図である。
【図５】本発明の第２の実施形態を示す図である。
【図６】本発明の第２の実施形態を示す図である。
【図７】本発明の第２の実施形態を示す図である。
【図８】本発明の第３の実施形態を示す図である。
【図９】本発明の第３の実施形態を示す図である。
【符号の説明】
１ 基板 ２ ワイヤボンディングパッド ３ スルーホール ４ レジスト ５ 半導体素子 ６ 接着剤 ７ 電極パッド ８ ワイヤ ９ 樹脂 １０ 外部電極パッド １１ 配線 １２ 電極

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 第１の表面と、この第１の表面と反対側
    の第２の表面とを有する基板と、 前記基板の前記第１の表面に、この基板の外周辺と実質
    的に平行に配置された複数の外部電極パッドと、 前記基板の前記第２の表面に形成され、前記基板に形成
    された貫通孔を介して前記外部電極と接続される複数の
    内部電極パッドと、 前記電極パッドと電気的に接続される複数の電極をその
    表面に備えた、前記基板の前記第２の表面上に搭載され
    た半導体素子とを備え、 前記外部電極パッドが形成された領域および隣接する前
    記外部電極パッド間の領域により規定される領域に対応
    する前記基板の前記第２の表面に前記内部電極パッドが
    配置されることを特徴とする半導体装置。
  2. 【請求項２】 前記複数の内部電極パッド内の少なくと
    も前記半導体素子の電極と電気的に接続される領域が、
    前記外部電極パッドが形成された領域および隣接する前
    記外部電極パッド間の領域により規定される領域に対応
    する前記基板の前記第２の表面に形成されていることを
    特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記基板の前記第１の表面において、前
    記内部電極と前記半導体素子との間にレジスト層が設け
    られていることを特徴とする請求項１記載の半導体装
    置。
  4. 【請求項４】 第１の表面と、この第１の表面と反対側
    の第２の表面とを有する基板と、 前記第１の表面上に形成された外部電極パッドと、 前記第２の表面上に形成され、前記基板の外周辺と実質
    的に平行に配置される第１の内部電極パッド群と、前記
    第１の内部電極パッド群よりも内側に配置される第２の
    内部電極パッド群と、 前記基板の前記第２の表面に搭載され、前記第１あるい
    は第２の内部電極パッド群と電気的に接続される電極を
    その表面に備えた半導体素子と、 を備えたことを特徴とする半導体装置。
  5. 【請求項５】 前記半導体装置は前記第２の内部電極パ
    ッド群の内側に配置され、前記半導体装置の前記電極
    は、前記第２の電極パッド群に接続されることを特徴と
    する請求項４記載の半導体装置。
  6. 【請求項６】 前記半導体装置は前記第２の内部電極パ
    ッド群上に絶縁層を介して搭載され、前記半導体装置の
    前記電極は前記第１の電極パッド群に接続されることを
    特徴とする請求項４記載の半導体装置。
  7. 【請求項７】 前記第１の電極パッド群あるいは前記第
    ２の電極パッド群は、前記外部電極パッドが形成された
    領域および隣接する前記外部電極パッド間の領域により
    規定される領域に対応する前記基板の前記第２の表面に
    配置されることを特徴とする請求項４記載の半導体装
    置。
  8. 【請求項８】 第１の表面と、この第１の表面と反対側
    の第２の表面とを有する基板と、 前記第１の表面上に形成された外部電極パッドと、 前記第２の表面上に形成された内部電極パッド群と、 前記第２の表面上に搭載され、前記内部電極パッド群と
    電気的に接続される電極を有する半導体素子と、 前記半導体素子と前記内部電極パッド群との間に設けら
    れたレジスト層とを有することを特徴とする半導体装
    置。
  9. 【請求項９】 請求項８記載の半導体装置において、さ
    らに前記内部電極パッド群の外側にレジスト層を設けた
    ことを特徴とする半導体装置。
  10. 【請求項１０】 前記半導体素子は封止樹脂により封止
    され、前記レジスト層は前記封止樹脂と密着性のよい材
    料からなることを特徴とする請求項９記載の半導体装
    置。
  11. 【請求項１１】 第１の表面と、この第１の表面と反対
    側の第２の表面とを有する基板と、 前記第２の表面上に搭載された、その表面に複数の電極
    を有する半導体素子と、 前記第２の表面に形成された複数の内部電極パッドと、 前記半導体素子の電極と前記第２の電極パッドとを接続
    するワイヤと、 前記第１の表面に形成され、前記内部電極パッドと電気
    的に接続される複数の外部電極パッドとを備え、 前記ワイヤは、前記外部電極パッドおよび隣接する外部
    電極パッド間により定義される領域に対応する前記第２
    の表面において前記第２の電極パッドと接続されること
    を特徴とする半導体装置。
  12. 【請求項１２】 前記基板の前記第１の面に形成された
    複数の外部電極のうち、最外周に形成された前記外部電
    極および最外周に形成された前記外部電極間に対応する
    前記基板の前記第２の表面において前記ワイヤと前記第
    ２の電極パッドが接続されることを特徴とする請求項１
    １記載の半導体装置。
  13. 【請求項１３】 前記内部電極パッドと前記外部電極パ
    ッドは、前記基板に設けられた貫通孔を介して接続され
    ることを特徴とする請求項１１記載の半導体装置。
JP36271598A 1998-12-21 1998-12-21 半導体装置 Expired - Fee Related JP3554212B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP36271598A JP3554212B2 (ja) 1998-12-21 1998-12-21 半導体装置
US09/434,487 US6479901B1 (en) 1998-12-21 1999-11-05 Semiconductor device having interconnected external electrode pads and wire bonding pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36271598A JP3554212B2 (ja) 1998-12-21 1998-12-21 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003208555A Division JP3936681B2 (ja) 2003-08-25 2003-08-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2000188351A true JP2000188351A (ja) 2000-07-04
JP3554212B2 JP3554212B2 (ja) 2004-08-18

Family

ID=18477563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36271598A Expired - Fee Related JP3554212B2 (ja) 1998-12-21 1998-12-21 半導体装置

Country Status (2)

Country Link
US (1) US6479901B1 (ja)
JP (1) JP3554212B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879184B2 (en) 2018-08-30 2020-12-29 Kyocera Corporation Electronic device mounting board, electronic package, and electronic module
US11315844B2 (en) 2018-04-26 2022-04-26 Kyocera Corporation Electronic device mounting board, electronic package, and electronic module

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
DE10148120B4 (de) * 2001-09-28 2007-02-01 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
JP4613590B2 (ja) * 2004-11-16 2011-01-19 セイコーエプソン株式会社 実装基板及び電子機器
US20220148933A1 (en) * 2019-03-29 2022-05-12 Kyocera Corporation Electronic element mounting substrate and electronic device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5216278A (en) 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5241133A (en) 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
JP3679199B2 (ja) * 1996-07-30 2005-08-03 日本テキサス・インスツルメンツ株式会社 半導体パッケージ装置
JPH10209321A (ja) 1997-01-20 1998-08-07 Hitachi Ltd 半導体集積回路装置
KR100309957B1 (ko) * 1997-09-08 2002-08-21 신꼬오덴기 고교 가부시키가이샤 반도체장치
US6009620A (en) * 1998-07-15 2000-01-04 International Business Machines Corporation Method of making a printed circuit board having filled holes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315844B2 (en) 2018-04-26 2022-04-26 Kyocera Corporation Electronic device mounting board, electronic package, and electronic module
US10879184B2 (en) 2018-08-30 2020-12-29 Kyocera Corporation Electronic device mounting board, electronic package, and electronic module

Also Published As

Publication number Publication date
JP3554212B2 (ja) 2004-08-18
US6479901B1 (en) 2002-11-12

Similar Documents

Publication Publication Date Title
US6046495A (en) Semiconductor device having a tab tape and a ground layer
JP2568748B2 (ja) 半導体装置
JP3415509B2 (ja) 半導体装置
JPH1131717A (ja) 半導体チップ及びそれを備えた表示装置
JP3554212B2 (ja) 半導体装置
JP2001215892A (ja) 表示装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JP3936681B2 (ja) 半導体装置
KR20000028840A (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JPH04216652A (ja) 半導体装置のパッケージ構造
JP2539763B2 (ja) 半導体装置の実装方法
JP3048707B2 (ja) 混成集積回路
JP2522182B2 (ja) 半導体装置
JPS6141246Y2 (ja)
JP2001215893A (ja) 表示装置
JP3172393B2 (ja) 混成集積回路装置
JPH07201928A (ja) フィルムキャリア及び半導体装置
KR100427541B1 (ko) 패턴 필름 제조 방법 및 이를 이용한 칩 모듈
JP3248117B2 (ja) 半導体装置
JP2692478B2 (ja) リードレス・チップ・キャリア
JPS61125054A (ja) 半導体装置
JPH09232365A (ja) 半導体装置およびその製造方法
JPH0738049A (ja) 複合リードフレーム
JPH08316403A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JPH0758160A (ja) フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080514

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110514

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110514

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120514

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees