JPH1050667A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1050667A JPH1050667A JP20082996A JP20082996A JPH1050667A JP H1050667 A JPH1050667 A JP H1050667A JP 20082996 A JP20082996 A JP 20082996A JP 20082996 A JP20082996 A JP 20082996A JP H1050667 A JPH1050667 A JP H1050667A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- nitride film
- single crystal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pressure Sensors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
はマイクロブリッジ形状を形成することのできる半導体
装置の製造方法を提供する。 【解決手段】 先ず、単結晶シリコン基板1の表面に、
エッチングストップ層としてのシリコン酸化膜2を形成
し、エッチングを行うことにより所定形状にパターニン
グする。続いて、単結晶シリコン基板1の表面側に、構
造体形成層としてのシリコン窒化膜3を形成し、同様に
して裏面側にエッチングマスク層としてのシリコン窒化
膜4を形成し、シリコン窒化膜4の内、シリコン酸化膜
2に略対向する箇所をエッチングにより除去し、開孔部
5を形成する。次に、開孔部5が形成されたシリコン窒
化膜4をマスクとして、単結晶シリコン基板1をシリコ
ン酸化膜2までドライエッチングし、最後のシリコン酸
化膜2をエッチングにより除去する。
Description
方法に関するものであり、特にドライエッチングにより
ダイヤフラム形状またはマイクロブリッジ形状の構造体
を単結晶シリコン基板上に有する半導体装置の製造方法
に関する。
工程を示す略断面図である。従来においては、先ず、単
結晶シリコン基板1の表面及び裏面にシリコン窒化膜
3,4を形成する。
成されたシリコン窒化膜4上にフォトレジスト(図示せ
ず)を塗布し、露光,現像を行うことによりフォトレジ
ストを所定形状にパターニングし、所定形状にパターニ
ングされたフォトレジストをマスクとしてシリコン窒化
膜4のエッチングを行うことにより開孔部5を形成し、
プラズマアッシング等によりフォトレジストを除去する
(図7(a))。
膜4をマスクとして、水酸化カリウム(KOH)水溶液
等のアルカリ系のエッチャントを用いてウェットエッチ
ングを行うことによりダイヤフラム形成領域下部の単結
晶シリコン基板1を除去する(図7(b))。
に単結晶シリコン基板1をアルカリ系のエッチャントを
用いてウェットエッチングする場合、単結晶シリコン基
板1の面方位毎にエッチング速度が異なるため、任意の
形状に単結晶シリコン基板1をエッチングにより除去す
ることが難しいという問題があった。
ン基板1を用いた場合、ウェットエッチングが(11
1)面を保ちながら進むため、単結晶シリコン基板1は
約55゜の角度を持ってエッチングされる。
リコン基板1をエッチングする場合、エッチングを行う
箇所の側壁部分に、ダイヤフラム形成領域以外に両側で
約700μmもの幅を持たせる必要があるため、小型化
することが難しく、コスト低減の妨げとなっていた。
であり、その目的とするところは、大型化することな
く、ダイヤフラム形状またはマイクロブリッジ形状を形
成することのできる半導体装置の製造方法を提供するこ
とにある。
単結晶シリコン基板表面に所定形状にパターニングされ
たエッチングストップ層を形成し、前記単結晶シリコン
基板における前記エッチングストップ層を形成した面側
にダイヤフラム形状またはマイクロブリッジ形状の構造
体を構成する構造体形成層を形成し、前記単結晶シリコ
ン基板の裏面に所定形状にパターニングされたエッチン
グマスク層を形成し、該エッチングマスク層をマスクと
して前記単結晶シリコン基板をドライエッチングし、前
記エッチングストップ層によりエッチングをストップさ
せるようにしたことを特徴とするものである。
導体装置の製造方法において、前記エッチングストップ
層として、シリコン酸化膜またはクロム膜を形成したこ
とを特徴とするものである。
求項2記載の半導体装置の製造方法において、前記構造
体形成層としてシリコン窒化膜を形成したことを特徴と
するものである。
項3記載の半導体装置の製造方法において、前記構造体
形成層と前記エッチングストップ層間及び前記構造体形
成層と前記単結晶シリコン基板間に緩衝層を形成したこ
とを特徴とするものである。
導体装置の製造方法において、前記緩衝層として、前記
エッチングストップ層及び前記構造体形成層よりもエッ
チング速度の速いものを形成したことを特徴とするもの
である。
導体装置の製造方法において、前記緩衝層として、シリ
コン窒化膜,多結晶シリコン層またはアモルファスシリ
コン層を形成したことを特徴とするものである。
項6記載の半導体装置の製造方法において、前記エッチ
ングストップ層を、マイクロブリッジ形状にパターニン
グしたことを特徴とするものである。
図面に基づき説明する。
程を示す略断面図である。先ず、単結晶シリコン基板1
の表面に、エッチングストップ層としてのシリコン酸化
膜2をプラズマCVD法等により形成し、エッチングに
よりダイヤフラム形成領域のシリコン酸化膜2を残し
て、その他の箇所のシリコン酸化膜2を除去する。
の一例としては、シリコン酸化膜2上にフォトレジスト
を塗布し、露光,現像を行うことによりフォトレジスト
を所定形状にパターニングする。そして、所定形状にパ
ターニングされたフォトレジストをマスクとしてフッ酸
によりエッチングを行い、プラズマアッシング等により
フォトレジストを除去する方法がある。
構造体形成層としてのシリコン窒化膜3を形成し、同様
にして裏面側にエッチングマスク層としてのシリコン窒
化膜4を形成し、シリコン酸化膜2に略対向する部分の
シリコン窒化膜4をエッチングにより除去することによ
り、開孔部5を形成する(図1(a))。
マスク層としてシリコン窒化膜4を形成したが、これに
限定される必要はなく、例えば、フォトレジスト,シリ
コン酸化膜,アルミニウム(Al),クロム(Cr)等
でも良い。また、シリコン窒化膜3,4の形成方法の一
例としては、原料ガスとしてシラン(SiH4)とアン
モニア(NH3)を用いてプラズマCVD法により形成
する方法がある。更に、開孔部5の形成方法の一例とし
ては、シリコン窒化膜4上にフォトレジストを塗布し、
露光,現像を行うことにより所定形状にパターニング
し、パターニングされたフォトレジストをマスクとして
CF4−H2のガスプラズマ中でフッ素ラジカルでエッ
チングを行い、プラズマアッシング等によりフォトレジ
ストを除去する方法がある。
膜4をマスクとして、単結晶シリコン基板1をシリコン
酸化膜2までドライエッチングし、最後にシリコン酸化
膜2をフッ酸等によりエッチングを行うことにより除去
してダイヤフラムを形成する(図1(b))。
方法の一例としては、六フッ化硫黄と酸素の混合ガスの
ガスプラズマ中でフッ素ラジカルでエッチングを行う方
法がある。
ッチングにより単結晶シリコン基板1を裏面側から表面
側に垂直方向にエッチングを行うようにしたので、エッ
チングを行う箇所の側壁のサイズが制約を受けることが
なく、半導体装置を小型化することができる。
ップ層としてのシリコン酸化膜2により止めるようにし
ているので、構造体形成層としてのシリコン窒化膜3が
ドライエッチングによりダメージを受けることがなく、
ダメージのないダイヤフラムを形成することができる。
グストップ層としてのシリコン酸化膜2をダメージの少
ないウェットエッチングにより除去するようにしている
ので、応力の少ないダイヤフラムを形成することができ
る。
工程を示す略断面図である。先ず、単結晶シリコン基板
1の表面にエッチングストップ層としてのシリコン酸化
膜2を形成し、シリコン酸化膜2上にLPCVD法等に
より緩衝層としてのシリコン窒化膜6を形成する。
VD法等により構造体形成層としてのシリコン窒化膜3
を形成し、単結晶シリコン基板1の裏面にエッチングマ
スク層としてのシリコン窒化膜4を形成し、エッチング
によりシリコン窒化膜4の所望の箇所に開孔部5を形成
する(図2(a))。
マスク層としてシリコン窒化膜4を形成したが、これに
限定される必要はなく、例えば、フォトレジスト,シリ
コン酸化膜,アルミニウム(Al),クロム(Cr)等
でも良い。最後に、開孔部5が形成されたシリコン窒化
膜4をマスクとしてドライエッチングにより単結晶シリ
コン基板1のエッチングを行い、ダイヤフラムを形成す
る(図2(b))。
ッチングにより単結晶シリコン基板1を裏面側から表面
側に垂直方向にエッチングを行うようにしたので、エッ
チングを行う箇所の側壁のサイズが制約を受けることが
なく、半導体装置を小型化することができる。
び構造体形成層としてのシリコン窒化膜3は、各々膜中
の応力を制御できるため、エッチングストップ層として
のシリコン酸化膜2,緩衝層としてのシリコン窒化膜6
及び構造体形成層としてのシリコン窒化膜3の多層膜全
体における膜の応力を最小に制御することができ、エッ
チングストップ層としてのシリコン酸化膜2を除去する
必要がない。
工程を示す略断面図であり、図4は、本実施形態に係る
シリコン酸化膜2の形状を示す模式図であり、図5は、
本実施形態に係る半導体装置の上面から見た状態を示す
略平面図である。先ず、単結晶シリコン基板1の表面
に、エッチングストップ層としてのシリコン酸化膜2を
プラズマCVD法等により形成し、図4に示すように、
中心部に平板部2aを有し、平板部2aの四隅を梁2b
に支持された形状にエッチングによりシリコン酸化膜2
をパターニングする。
構造体形成層としてのシリコン窒化膜3を形成し、同様
にして裏面側にエッチングマスク層としてのシリコン窒
化膜4を形成し、シリコン酸化膜2が形成された箇所に
略対向する部分のシリコン窒化膜4をエッチングにより
除去することにより、開孔部5を形成する(図3
(a))。
マスク層としてシリコン窒化膜4を形成したが、これに
限定される必要はなく、例えば、フォトレジスト,シリ
コン酸化膜,アルミニウム(Al),クロム(Cr)等
でも良い。
膜4をマスクとして、単結晶シリコン基板1をドライエ
ッチングし(図3(b))、最後にシリコン酸化膜2を
フッ酸等によりエッチングを行うことにより除去してマ
イクロブリッジを形成する。
シリコン窒化膜3は、単結晶シリコン基板1をドライエ
ッチングする際に同時にエッチングされ、上面から見た
形状が図5に示すような形状となる。
ッチングにより単結晶シリコン基板1を裏面側から表面
側に垂直方向にエッチングを行うようにしたので、エッ
チングを行う箇所の側壁のサイズが制約を受けることが
なく、半導体装置を小型化することができる。
コン酸化膜2を図4に示すような形状にパターニングし
て、ドライエッチングを行うことによりマイクロブリッ
ジを形成するようにしたので、表面からの加工無しにマ
イクロブリッジを形成することができる。
造工程を示す略断面図である。先ず、単結晶シリコン基
板1の表面に、エッチングストップ層としてのシリコン
酸化膜2をプラズマCVD法等により形成し、所望の位
置に開孔部7を形成する。
エッチングストップ層及び構造体形成層よりもドライエ
ッチング速度の速い緩衝層としての多結晶シリコン層8
を形成する。
ストップ層及び構造体形成層よりもドライエッチング速
度の速い緩衝層として多結晶シリコン層8を形成した
が、これに限定される必要はなく、例えばアモルファス
シリコン等でも良い。
層としてのシリコン窒化膜3を形成し、単結晶シリコン
基板1の裏面側にエッチングマスク層としてのシリコン
窒化膜4を形成する。
ロブリッジを形成する箇所の略中心部分に、エッチング
により開孔部9を形成し、マイクロブリッジを形成する
箇所に略対向する部分のシリコン窒化膜4をエッチング
により除去して、開孔部5を形成する(図6(a))。
マスク層としてシリコン窒化膜4を形成したが、これに
限定される必要はなく、例えば、フォトレジスト,シリ
コン酸化膜,アルミニウム(Al),クロム(Cr)等
でも良い。
膜4をマスクとして、単結晶シリコン基板1をドライエ
ッチングする。
れた箇所の多結晶シリコン層8は、ドライエッチングに
より直接エッチングされないのに対し、開孔部7の部分
に形成された多結晶シリコン層8はドライエッチングに
より除去される。
グストップ層としてのシリコン酸化膜2及び構造体形成
層としてのシリコン窒化膜3よりもドライエッチング速
度が速いため、シリコン酸化膜2上の多結晶シリコン層
8は、横方向にエッチングが進み、開孔部9の部分まで
エッチングされる(図6(b))。
ッチングにより単結晶シリコン基板1を裏面側から表面
側に垂直方向にエッチングを行うようにしたので、エッ
チングを行う箇所の側壁のサイズが制約を受けることが
なく、半導体装置を小型化することができる。
層及び構造体形成層よりもドライエッチング速度の速い
多結晶シリコン層8を形成したので、シリコン酸化膜2
を所望の形状にパターニングすることによりダイヤフラ
ム形状またはマイクロブリッジ形状の構造体内部を3次
元的に形成することができ、本実施形態においては、単
結晶シリコン基板1の裏面側から表面側への通路が形成
され、例えば、ガスのフローコントローラとして利用す
ることができる。
結晶シリコン基板表面に所定形状にパターニングされた
シリコン酸化膜やクロム膜等のエッチングストップ層を
形成し、単結晶シリコン基板におけるエッチングストッ
プ層を形成した面側にダイヤフラム形状またはマイクロ
ブリッジ形状の構造体を構成するシリコン窒化膜等の構
造体形成層を形成し、単結晶シリコン基板の裏面に所定
形状にパターニングされたエッチングマスク層を形成
し、エッチングマスク層をマスクとして単結晶シリコン
基板をドライエッチングし、エッチングストップ層によ
りエッチングをストップさせるようにしたので、単結晶
シリコン基板の裏面側から表面側に垂直方向にエッチン
グを行うことができ、エッチングを行う箇所の側壁のサ
イズが制約を受けることがなくなり、また、ドライエッ
チングをエッチングストップ層により止めるようにして
いるので、構造体形成層がドライエッチングによりダメ
ージを受けることがなく、ダメージのないダイヤフラム
形状またはマイクロブリッジ形状をを形成することがで
き、大型化することなく、ダイヤフラム形状またはマイ
クロブリッジ形状を形成することのできる半導体装置の
製造方法を提供することができた。
求項1乃至請求項3記載の半導体装置の製造方法におい
て、構造体形成層とエッチングストップ層間及び構造体
形成層と単結晶シリコン基板間にシリコン窒化膜,多結
晶シリコン層,アモルファスシリコン層等の緩衝層を形
成したので、単結晶シリコン基板上に形成された膜全体
の応力を少ない状態にすることができる。
導体装置の製造方法において、緩衝層として、エッチン
グストップ層及び構造体形成層よりもエッチング速度の
速いものを形成したので、エッチングストップ層を所望
の形状にパターニングすることによりダイヤフラム形状
またはマイクロブリッジ形状の構造体内部を3次元的に
形成することができる。
項6記載の半導体装置の製造方法において、エッチング
ストップ層を、マイクロブリッジ形状にパターニングし
たので、表面からの加工無しにマイクロブリッジを形成
することができる。
程を示す略断面図である。
工程を示す略断面図である。
工程を示す略断面図である。
模式図である。
態を示す略平面図である。
工程を示す略断面図である。
面図である。
ストップ層としてシリコン酸化膜2を形成したが、これ
に限定される必要はなく、エッチングをストップできる
層であれば良く、例えば、クロム膜等でも良い。また、
本実施形態においては、エッチングマスク層としてシリ
コン窒化膜4を形成したが、これに限定される必要はな
く、例えば、フォトレジスト,シリコン酸化膜,アルミ
ニウム(Al),クロム(Cr)等でも良い。また、シ
リコン窒化膜3,4の形成方法の一例としては、原料ガ
スとしてシラン(SiH4)とアンモニア(NH3)を用
いてプラズマCVDほうにより形成する方法がある。さ
らに、開口部5の形成方法の一例としては、シリコン窒
化膜4上にフォトレジストを塗布し、露光,現像を行う
ことにより所定形状にパターニングし、パターニングさ
れたフォトレジストをマスクとしてCF 4 −H 2 のガスプ
ラズマ中でフッ素ラジカルでエッチングを行い、プラズ
マアッシング等によりフォトレジストを除去する方法が
ある。
ストップ層としてシリコン酸化膜2を形成したが、これ
に限定される必要はなく、エッチングをストップできる
層であれば良く、例えば、クロム膜等でも良い。また、
本実施形態においては、エッチングマスク層としてシリ
コン窒化膜4を形成したが、これに限定される必要はな
く、例えば、フォトレジスト,シリコン酸化膜,アルミ
ニウム(Al),クロム(Cr)等でも良い。最後に、
開口部5が形成されたシリコン窒化膜4をマスクとして
ドライエッチングにより単結晶シリコン基板1のエッチ
ングを行い、ダイヤフラムを形成する(図2(b))。
ストップ層としてシリコン酸化膜2を形成したが、これ
に限定される必要はなく、エッチングをストップできる
層であれば良く、例えば、クロム膜等でも良い。また、
本実施形態においては、エッチングマスク層としてシリ
コン酸化膜4を形成したが、これに限定される必要はな
く、例えば、フォトレジスト,シリコン酸化膜,アルミ
ニウム(Al),クロム(Cr)等でも良い。
ストップ層としてシリコン酸化膜2を形成したが、これ
に限定される必要はなく、エッチングをストップできる
層であれば良く、例えば、クロム膜等でも良い。また、
本実施形態においては、エッチングマスク層としてシリ
コン酸化膜4を形成したが、これに限定される必要はな
く、例えば、フォトレジスト,シリコン酸化膜,アルミ
ニウム(Al),クロム(Cr)等でも良い。
Claims (7)
- 【請求項1】 単結晶シリコン基板表面に所定形状にパ
ターニングされたエッチングストップ層を形成し、前記
単結晶シリコン基板における前記エッチングストップ層
を形成した面側にダイヤフラム形状またはマイクロブリ
ッジ形状の構造体を構成する構造体形成層を形成し、前
記単結晶シリコン基板の裏面に所定形状にパターニング
されたエッチングマスク層を形成し、該エッチングマス
ク層をマスクとして前記単結晶シリコン基板をドライエ
ッチングし、前記エッチングストップ層によりエッチン
グをストップさせるようにしたことを特徴とする半導体
装置の製造方法。 - 【請求項2】 前記エッチングストップ層として、シリ
コン酸化膜またはクロム膜を形成したことを特徴とする
請求項1記載の半導体装置の製造方法。 - 【請求項3】 前記構造体形成層としてシリコン窒化膜
を形成したことを特徴とする請求項1または請求項2記
載の半導体装置の製造方法。 - 【請求項4】 前記構造体形成層と前記エッチングスト
ップ層間及び前記構造体形成層と前記単結晶シリコン基
板間に緩衝層を形成したことを特徴とする請求項1乃至
請求項3記載の半導体装置の製造方法。 - 【請求項5】 前記緩衝層として、前記エッチングスト
ップ層及び前記構造体形成層よりもエッチング速度の速
いものを形成したことを特徴とする請求項4記載の半導
体装置の製造方法。 - 【請求項6】 前記緩衝層として、シリコン窒化膜,多
結晶シリコン層またはアモルファスシリコン層を形成し
たことを特徴とする請求項4記載の半導体装置の製造方
法。 - 【請求項7】 前記エッチングストップ層を、マイクロ
ブリッジ形状にパターニングしたことを特徴とする請求
項1乃至請求項6記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20082996A JP3489343B2 (ja) | 1996-07-30 | 1996-07-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20082996A JP3489343B2 (ja) | 1996-07-30 | 1996-07-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1050667A true JPH1050667A (ja) | 1998-02-20 |
JP3489343B2 JP3489343B2 (ja) | 2004-01-19 |
Family
ID=16430901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20082996A Expired - Fee Related JP3489343B2 (ja) | 1996-07-30 | 1996-07-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3489343B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003014519A (ja) * | 2001-07-03 | 2003-01-15 | Denso Corp | センサ及びその製造方法 |
JP2008079328A (ja) * | 2007-10-12 | 2008-04-03 | Fujitsu Media Device Kk | 圧電薄膜共振子及びその製造方法 |
JP2010185667A (ja) * | 2009-02-10 | 2010-08-26 | Dainippon Printing Co Ltd | 力学量センサ及びその製造方法 |
JP2011234227A (ja) * | 2010-04-28 | 2011-11-17 | Omron Corp | 音響センサ及びその製造方法 |
-
1996
- 1996-07-30 JP JP20082996A patent/JP3489343B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003014519A (ja) * | 2001-07-03 | 2003-01-15 | Denso Corp | センサ及びその製造方法 |
JP4590791B2 (ja) * | 2001-07-03 | 2010-12-01 | 株式会社デンソー | センサの製造方法 |
JP2008079328A (ja) * | 2007-10-12 | 2008-04-03 | Fujitsu Media Device Kk | 圧電薄膜共振子及びその製造方法 |
JP2010185667A (ja) * | 2009-02-10 | 2010-08-26 | Dainippon Printing Co Ltd | 力学量センサ及びその製造方法 |
JP2011234227A (ja) * | 2010-04-28 | 2011-11-17 | Omron Corp | 音響センサ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3489343B2 (ja) | 2004-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100290852B1 (ko) | 에칭 방법 | |
JP2009027176A (ja) | 微小電気機械システムに使用するためのウェーハを製造する方法 | |
JPH07201980A (ja) | 集積回路装置の製造方法 | |
US20010009777A1 (en) | Method of etching a wafer layer using a sacrificial wall and structure formed thereby | |
JP7124959B2 (ja) | 半導体装置の製造方法 | |
JP4220229B2 (ja) | 荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスクの製造方法 | |
JPH03132031A (ja) | シリコンの異方性エツチング方法 | |
JPH1050667A (ja) | 半導体装置の製造方法 | |
JPH06204776A (ja) | 圧電薄膜振動子の製造方法 | |
JP2007281657A (ja) | 圧電振動片の製造方法 | |
JPH06302834A (ja) | 薄膜構造の製造方法 | |
CN112953388B (zh) | 一种谐振器的制作方法 | |
JP2570735B2 (ja) | 多層配線形成方法 | |
JPH1167716A (ja) | 酸化ケイ素を主成分とする基板のエッチング方法 | |
JPH10290135A (ja) | 水晶基板のエッチング方法 | |
JPS63136548A (ja) | 半導体装置の製造方法 | |
JP2705187B2 (ja) | 半導体素子製造方法 | |
JP3428179B2 (ja) | 半導体ダイヤフラム構造および半導体ダイヤフラム製造方法 | |
JP3395702B2 (ja) | ドライエッチング用レジストマスクの形成方法 | |
JPH01119028A (ja) | 半導体装置の製造方法 | |
JPH11135609A (ja) | 半導体装置の製造方法 | |
JP5087883B2 (ja) | 半導体装置の製造方法 | |
JPH0479321A (ja) | 半導体装置の製造方法 | |
JPS62137831A (ja) | 半導体装置の製造方法 | |
JPS63213930A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |