JP5087883B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、基板の表面上に電子素子が設けられた半導体装置の製造方法に関するものである。

従来より、基板の表面上に電子素子が設けられた半導体装置がある。

このような半導体装置の一例として、マイクロマシン加工技術を利用したＭＥＭＳ（Micro Electronic Mechanical System）（以下、「ＭＥＭＳ装置」という。）が知られている（たとえば、特許文献１参照。）。

このＭＥＭＳ装置は、一般に、半導体ウエハを用いて、図５（ｅ）に示すような構造体１１０を形成した後、この構造体１１０を各ＭＥＭＳ装置の単位毎に切断（ダイシング）して製造するものである。

ここで、従来、一般に行われていたＭＥＭＳ装置の製造工程について、図５を参照して説明する。なお、以下の説明では、ＭＥＭＳ装置が備える上記開口部の形成工程について詳述するため、ＭＥＭＳ装置における上記電子素子部分の形成工程については、その説明を省略する。

まず、図５（ａ）に示すように、半導体ウエハとしてのシリコン基板（以下、単に「基板」という。）１０１を用意し、この基板１０１全体を被覆するようにＳｉ₃Ｎ₄膜からなるハードマスク膜１０２を形成する。

このハードマスク膜１０２は、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法を用いて形成する。

次に、基板１０１の裏面側を被覆しているハードマスク膜１０２にフォトレジスト（図示略）を塗布した後、フォトリソグラフィ技術を用いて、基板１０１に形成する開口部の形成位置以外を被覆するようなレジストマスクを形成する。

その後、このレジストマスクをマスクとして、ＲＩＥ（Reactive Ion Etching）を行うことにより、開口部の形成位置に相当する部分のハードマスク膜１０２だけを除去して、基板１０１裏面における開口部の形成位置を露出させた露出部１０３を形成する。

次に、図５（ｃ）に示すように、ハードマスク膜１０２を介した基板１０１の表面上に電子素子１０６を形成する。

ここでは、電子素子１０６を形成する工程を一つの工程で示しているが、実際には、上記したフォトリソグラフィ技術やＣＶＤ、ＲＩＥ、スパッタリング等の従来一般的に知られている技術を用いて、成膜、パターニング、洗浄等の複数の工程を繰り返して電子素子１０６が形成される。

そのため、図５（ｂ）に示す構造体は、電子素子１０６が形成されるまでの間に、製造ラインの中で複数の処理装置の間を搬送されると共に、処理装置の内部では、所定の支持台に支持された状態で処理が行われることとなる。

図５（ｃ）では、その一例として、構造体が支持台の一つである真空吸着式のターンテーブル１０５に支持されているところを示している。

こうして電子素子１０６を形成した後、図５（ｄ）に示すように、ハードマスク膜１０２をマスクとし、強塩基であるＫＯＨ（水酸化カリウム）をエッチング液として用いたウエットエッチングを行うことにより、開口部１０９を形成する。

このとき、エッチング液から電子素子１０６を保護するために、予め電子素子１０６の表面を高分子ポリマーからなる表面保護膜１０７を形成しておく。

その後、表面保護膜１０７を剥離して、図５（ｅ）に示すような構造体１１０とし、この構造体を上記したように、各ＭＥＭＳ装置の単位にダイシングすることによって、ＭＥＭＳ装置を製造していた。
特開２０００−２８０３５５号公報

ところが、上記従来の半導体装置の製造方法では、基板の表面上に電子素子を形成する各工程において、基板の裏面側全体が電子素子形成用の支持台や搬送台等と直接接触することとなるため、以下のような問題が生じるおそれがあった。

すなわち、基板の裏面側全体が支持台等と直接接触した場合には、支持台等の表面に付着しているダスト等の異物が基板の裏面側に付着するおそれがあり、この異物がその後の工程において基板の表面側における電子素子の形成部に付着すると、電子素子の特性を劣化させるおそれがあり、その結果、製品の歩留まりを低下させるおそれがあった。

特に、上記従来の製造方法でＭＥＭＳ装置を形成した場合には、電子素子を形成する工程において、基板の裏面側全体が支持台等と直接接触すると、基板裏面側におけるハードマスク膜が損傷を受けて、製品の歩留まりが低下するおそれがあった。

すなわち、従来の製造方法では、図５（c）に示すように、電子素子１０６を形成する際に、基板１０１裏面側のハードマスク膜１０２の表面と支持台であるターンテーブル１０５とがじかに接触することになるため、この接触に起因して、図６（ａ）に示すように、ターンテーブル１０５と接触する部分のハードマスク膜１０２が損傷を受けて、クラック１０８やピンホールが発生するおそれがあった。

このクラック１０８やピンホールは、上記ターンテーブル１０５に限ることではなく、他の支持台とハードマスク膜１０２との接触によっても生じる場合があり、また、製造工程中における構造体１１０の搬送工程でも生じる場合があった。

このように、基板１０１裏面側のハードマスク膜１０２が損傷を受けると、その後、開口部１０９を形成するためのエッチングにより、図６（ｂ）に示すように、基板１０１裏面側の本来所望していない部分がエッチングされてしまい、このことが、後にＭＥＭＳ装置の特性劣化につながるため、製品の歩留まりが低下するおそれがあった。

そこで、請求項１に係る本発明では、基板の表面上に電子素子が設けられ、基板の裏面側に開口部を備えた半導体装置の製造方法において、基板全体を被覆するようにハードマスク膜を形成するハードマスク膜形成ステップと、基板裏面側における前記ハードマスク膜の所定部分を除去することによって、開口部の形成位置に、基板を露出させた露出部を形成する露出部形成ステップと、露出部に、基板の裏面側におけるハードマスク膜の表面よりも突出させた凸部を形成する凸部形成ステップと、凸部により基板を支持した状態で、基板の表面上に電子素子を形成する電子素子形成ステップと、ハードマスク膜をマスクとしてエッチングを行うことにより、開口部を形成する開口部形成ステップと、を有することとした。

また、請求項２に係る本発明では、請求項１に記載の半導体装置の製造方法において、基板は、シリコン基板であり、凸部は、シリコン基板の露出部を酸化することにより形成することを特徴とする。

また、請求項３に係る本発明では、請求項１又は請求項２に記載の半導体装置の製造方法において、開口部形成ステップは、フッ酸を用いたエッチングにより凸部を除去するステップと、基板における凸部を除去した部分を、水酸化テトラメチルアンモニウムを用いてエッチングすることにより、開口部を形成するステップとを有することを特徴とする。

また、請求項４に係る本発明では、請求項１に記載の半導体装置の製造方法において、凸部形成ステップは、基板裏面側のハードマスク膜と露出部との表面に、基板裏側のハードマスク膜の膜厚よりも厚い所定の膜を形成するステップと、ハードマスク膜の表面に形成された前記所定の膜を除去することによって、露出部の表面に、基板裏面側におけるハードマスク膜の膜厚よりも厚い所定の膜を残すステップとを有することを特徴とする。

また、請求項５に係る本発明では、請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、電子素子形成ステップでは、支持台に凸部を当接させることにより、支持台と基板裏面側との間に間隙を形成した状態で、電子素子を形成することを特徴とする。

請求項１に記載の本発明では、基板の表面上に電子素子が設けられ、基板の裏面側に開口部を備えた半導体装置の製造方法において、基板全体を被覆するようにハードマスク膜を形成するハードマスク膜形成ステップと、基板裏面側における前記ハードマスク膜の所定部分を除去することによって、開口部の形成位置に、基板を露出させた露出部を形成する露出部形成ステップと、露出部に、基板の裏面側におけるハードマスク膜の表面よりも突出させた凸部を形成する凸部形成ステップと、凸部により基板を支持した状態で、基板の表面上に電子素子を形成する電子素子形成ステップと、ハードマスク膜をマスクとしてエッチングを行うことにより、開口部を形成する開口部形成ステップとを有することとしたため、電子素子形成ステップにおいて、基板の裏面側と支持台等との接触面積を低減させることができ、これにより、支持台等との接触に起因した基板裏面側への異物の付着を効果的に抑制することができると共に、支持台等との接触による基板裏面側の破損を好適に防止することができるので、製品の歩留まりを向上させることができる。また、基板表面上に電子素子を形成する工程や、表面にハードマスク膜を形成した後に基板を搬送する工程において、基板裏面側のハードマスク膜が直接支持台に接触することがなく、ハードマスク膜が損傷を受けなくなるので、製品の歩留まりを向上させることができる。

また、請求項２に係る本発明では、請求項１に記載の半導体装置の製造方法において、基板は、シリコン基板であり、凸部は、シリコン基板の露出部を酸化することにより形成することを特徴とするため、開口部を形成するためのハードマスク膜が凸部を形成する際のマスクとして機能することとなり、シリコン基板を酸化するためのマスクを形成する工程を新たに追加することなく、凸部を形成することができる。

また、請求項３に係る本発明では、請求項１又は請求項２に記載の半導体装置の製造方法において、開口部形成ステップは、フッ酸を用いたエッチングにより凸部を除去するステップと、基板における凸部を除去した部分を、水酸化テトラメチルアンモニウムを用いてエッチングすることにより、開口部を形成するステップとを有することを特徴とするため、比較的エッチングレートの低いエッチング液を用いる製造ラインで開口部を形成する場合に、予めフッ酸を用いて比較的短い時間で凸部を除去することができるので、開口部形成に要する時間を短縮させることができる。

また、請求項４に係る本発明では、請求項１に記載の半導体装置の製造方法において、凸部形成ステップは、基板裏面側のハードマスク膜と露出部との表面に、基板裏側のハードマスク膜の膜厚よりも厚い所定の膜を形成するステップと、ハードマスク膜の表面に形成された前記所定の膜を除去することによって、露出部の表面に、基板裏面側におけるハードマスク膜の膜厚よりも厚い所定の膜を残すステップとを有することを特徴とするため、基板表面上に電子素子を形成する工程や、表面にハードマスク膜を形成した後に基板を搬送する工程において、基板裏面側のハードマスク膜が直接支持台に接触することがなく、ハードマスク膜が損傷を受けなくなるので、製品の歩留まりを向上させることができる。

また、請求項５に係る本発明では、請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、電子素子形成ステップでは、支持台に凸部を当接させることにより、支持台と基板裏面側との間に間隙を形成した状態で、電子素子を形成することを特徴とするため、電子素子を形成する際に支持台と接触する部分を凸部だけにすることができるので、ハードマスク膜が直接支持台と接触することがなく、支持台との接触によりハードマスク膜が損傷を受けることを好適に防止することができる。

本発明に係る半導体装置の製造方法は、半導体基板（以下、単に「基板」という。）の表面上に、所定のハードマスク膜を介してＭＥＭＳ装置やＭＯＳ（Metal Oxide Semiconductor）トランジスタやＢＩＰ（Bipolar）トランジスタ等といった電子素子が設けられた半導体装置の製造方法に対して適用することができるものであり、基板の表面上に電子素子を形成する際に、基板の裏面側にダスト等の異物が付着することを抑制すると共に、基板裏面側が破損することを防止することによって、製品の歩留まりを向上させることができるものである。

特に、この半導体装置の製造方法は、基板の裏面から基板の表面側にかけて掘設された開口部を備えた半導体装置を製造する場合に効果的であり、具体的には、基板の裏面側に、アルカリ溶液をエッチング液として用いるエッチングや、Deep Silicon RIE（Reactive Ion Etching）等により、比較的深い開口部を形成する製造工程が必要な半導体装置の製造方法に対して好適に適用することができるものであり、その製造工程において、以下のようなステップを備えている。

すなわち、この半導体装置の製造方法は、基板の表面上に電子素子が設けられた半導体装置を製造する工程中に、基板の裏面側に凸部を形成する凸部形成ステップと、凸部により基板を支持した状態で、基板の表面上に電子素子を形成する電子素子形成ステップとを備えている。

そのため、基板の表面上に電子素子を形成する際に、基板を電子素子形成用の支持台や搬送台等の上に載置しても、基板裏面側において支持台等と接触するのは、上記凸部のみであり、凸部を除く基板の裏面側のほとんどの部分は、直接支持台等と接触することがない。

このように、本製造方法では、基板表面上に電子素子を形成する工程において、基板裏面側と支持台との接触面積を可及的に縮小することができるので、支持台等との接触に起因した基板裏面側への異物の付着を効果的に抑制することができると共に、支持台等との接触による基板裏面側の破損を好適に防止することができ、その結果、製品の歩留まりを向上させることができる。

さらに、この半導体装置の製造方法は、基板の表面上に電子素子が設けられ、基板の裏面側に開口部を備えた半導体装置を製造する工程において、基板の表面と側面と裏面とを含む基板全体を被覆するようにハードマスク膜を形成するハードマスク膜形成ステップと、基板裏面側におけるハードマスク膜の所定部分を除去することによって、開口部の形成位置に、基板を選択的に露出させた露出部を形成する露出部形成ステップと、この露出部に、基板の裏面側におけるハードマスク膜の表面よりも突出させた凸部を形成する凸部形成ステップと、基板の表面上にハードマスク膜を介して電子素子を形成する電子素子形成ステップと、ハードマスク膜をマスクとしてエッチングを行うことにより、基板を裏面側から上面側へかけて掘設して開口部を形成する開口部形成ステップとを有している。

このように、基板裏面側の露出部に、基板の裏面側におけるハードマスク膜の表面よりも突出させた凸部を形成することによって、基板表面上に電子素子を形成する工程や、表面にハードマスク膜を形成した後に基板を搬送する工程において、基板の裏面側を下にして支持台に載置しても、基板裏面側のハードマスク膜が直接支持台に接触することがない。

そのため、支持台にダスト等の異物が付着していた場合であっても、その異物がハードマスク膜に付着することがないので、支持台とハードマスク膜との接触によりハードマスク膜に付着した異物によって電子素子の特性が劣化することがなく、しかも、支持台とハードマスク膜との接触に起因してハードマスク膜が損傷を受けることもないので、製品の歩留まりが向上する。

特に、基板がシリコン基板である場合には、凸部はシリコン基板の露出部をＬＯＣＯＳ（Local Oxidation Of Silicon）法等を用いて選択的に熱酸化することにより形成する。

ここで行う熱酸化処理としては、たとえば、純粋な水素を酸素で燃焼させた際に生じる反応熱を用いたパイロジェニック酸化を採用することができる。

このようにして凸部を形成すれば、開口部を形成するためのハードマスク膜が凸部を形成するための熱酸化の際にマスクとして機能するので、シリコン基板を酸化するためのマスクを形成する工程を新たに追加することなく、凸部を形成することができ、製造コストを増大させることなく、製品の歩留まりも向上させることができる。

また、比較的エッチングレートの低いエッチング液を用いる製造ラインで開口部を形成する場合には、開口部形成ステップにおいて、エッチング液としてフッ酸を用いたウエットエッチングにより凸部を除去するステップと、基板における凸部を除去した部分を、エッチング液としてＴＭＡＨ（水酸化テトラメチルアンモニウム）を用いてウエットエッチングすることにより、開口部を形成するステップとを行う。

こうすることにより、比較的エッチングレートの低いエッチング液を用いる製造ラインで開口部を形成する場合に、予めフッ酸を用いて比較的短い時間で凸部を除去することができるので、開口部形成に要する時間を短縮させることができる。

また、上記凸部を形成する方法としては、上述した基板の露出部を熱酸化する処理に限定するものではなく、この熱酸化処理に替えて、少なくとも基板裏面側のハードマスク膜と露出部との表面に、基板裏側のハードマスク膜の膜厚よりも厚い所定の膜をＣＶＤによって形成するステップと、このＣＶＤにより形成した膜の表面に所定のパターニングを施したレジストマスクを形成するステップと、このレジストマスクを用いてエッチングを行い、ハードマスク膜の表面に形成した所定の膜だけを除去することによって、露出部の表面だけに、基板裏面側におけるハードマスク膜の膜厚よりも厚い所定の膜を残すステップとを備えた凸部形成ステップによっても凸部を形成することができる。

このように、熱酸化ではなく、ＣＶＤによって凸部を形成しても、基板裏面側のハードマスク膜が直接支持台に接触することがなく、ハードマスク膜が損傷を受けないので、製品の歩留まりを向上させることができる。

また、電子素子形成ステップでは、支持台に凸部を当接させて基板を支持台に載置することにより、支持台と基板裏面側におけるハードマスク膜の表面との間に間隙を形成した状態で、電子素子を形成するようにしている。

そのため、電子素子を形成する際に支持台と接触する部分が凸部だけとなり、ハードマスク膜の表面が直接支持台と接触することがなく、支持台に付着しているダスト等の異物がハードマスク膜に付着することを防止できると共に、支持台との接触によりハードマスク膜が損傷を受けることを好適に防止することができる。

このように、本発明では、基板の表面上に電子素子が設けられ、基板の裏面に開口部を備えた半導体装置を製造する際に、裏面側に凸部を有すると共に、この凸部を除く表面全体を被覆するハードマスク膜を備え、しかも、凸部の厚さがハードマスク膜の膜厚よりも厚い基板を用いて半導体装置を製造するので、基板の表面上に電子素子を形成する工程において、ハードマスク膜が電子素子形成用の支持台と直接接触することがなく、ハードマスク膜が損傷を受けることがないので、基板の裏面に開口部を形成する工程において、基板裏面の所望しない部分に開口部が形成されることがなくなり、製品の歩留まりを向上させることができる。

また、基板の表面上に電子素子を形成する工程において、電子素子を載置する支持台の表面にダスト等の異物が付着していた場合であっても、この異物がハードマスク膜に付着することがないので、その後の工程中に、異物が電子素子の形成部に付着することもなく、異物に起因して電子素子の特性が劣化することもないので、これによっても、製品の歩留まりを向上させることができる。

以下、本発明に係る半導体装置の製造方法の一実施形態について、図面を参照して具体的に説明する。

ここでは、基板の表面上に電子素子が設けられ、基板の裏面に開口部を備えた半導体装置として、マイクロマシン加工技術を利用したＭＥＭＳ（Micro Electronic Mechanical System）装置の一種であるマイクロフォンを例に挙げ、その製造方法に本発明を適用した場合について説明する。

図１〜図３は、本実施形態に係る半導体装置の製造工程を示す断面模式図であり、図４は、本実施形態の変形例を示す説明図である。

本実施形態に係るマイクロフォンを製造する際には、まず、図１（ａ）に示すように、結晶方位が（1.0.0）のＳｉ（シリコン）基板１を用意し、このＳｉ基板１の表面、裏面、側面の全体を被覆するようにＳｉ₃Ｎ₄（窒化シリコン）膜からなるハードマスク膜２を形成する。

このとき、８００℃前後の高温下で、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法を用いてハードマスク膜を形成する。

このハードマスク膜２は、後の工程において、Ｓｉ基板１を裏面側からエッチングして開口部を形成する際のマスクとして用いるものであるが、上記のように、このハードマスク膜２は８００℃前後の高温下で形成するものであるため、この高温がマイクロフォンとして機能する電子素子へ及ぼす悪影響を考慮して、電子素子を形成する前に予め形成するようにしている。

なお、ここでは、ハードマスク膜２としてＳｉ₃Ｎ₄膜を用いるようにしているが、これに限定するものではなく、Ｓｉ基板１との間で所定のエッチング選択比を保つことができ、後の工程において、Ｓｉ基板１に開口部を形成する際に、エッチングストッパとして機能するものであれば、Ｓｉ０₂膜等、他の膜を用いることができる。

次に、ハードマスク膜２の表面にフォトレジストを塗布した後、このフォトレジスト（図示略）にフォトリソグラフィ技術を用いて所定のパターニングを施すことにより、Ｓｉ基板１裏面側におけるハードマスク膜２の所定位置（後に開口部を形成する位置）以外を被覆するレジストマスク（図示略）を形成する。

その後、図１（ｂ）に示すように、このレジストマスクを用いてＲＩＥ（Reactive Ion
Etching）を行うことにより、レジストマスクに被覆されていない部分のハードマスク膜２を除去して、Ｓｉ基板１裏面において後に開口部の形成位置となる部分のみを露出させた露出部３を形成した後、レジストマスクを除去する。

次に、図１（ｃ）に示すように、ハードマスク膜２をマスクとして、ＬＯＣＯＳ（Local Oxidation Of Silicon）法を用いた熱処理を行うことにより、露出部３におけるＳｉを選択的に熱酸化して、凸部４を形成する。

特に、ここで形成する凸部４は、その表面がＳｉ基板１裏面側におけるハードマスク膜２の表面よりも突出するように形成するようにしている。

こうして、裏面側に複数（ここでは、３個）の凸部４を有すると共に、これら凸部４の表面を除く表面全体を被覆するハードマスク膜２を備え、各凸部の厚さがハードマスク膜２の膜厚よりも厚くなるように形成した基板を製造し、このＳｉ基板１を、図１（ｄ）に示すように、電子素子形成用の支持台５に載置する。

ここでは、支持台５の一例として、Ｓｉ基板１を真空吸着すると共に、Ｓｉ基板１を回転させてフォトレジストを塗布する際等に用いるターンテーブルを例示している。

このとき、上記したように、Ｓｉ基板１の裏面側には、ハードマスク膜２の表面よりも突出するように形成した凸部４が設けられているため、支持台５の上面には凸部４の表面だけが当接することとなり、Ｓｉ基板１裏面側におけるハードマスク膜２の表面と支持台５の上面との間には間隙Ａが形成される。

そのため、Ｓｉ基板１裏面側におけるハードマスク膜２の表面と支持台５の上面とが直接接触することがなく、これ以降の工程において、支持台５に真空吸着した状態でＳｉ基板１の表面上に電子素子であるマイクロフォンを形成しても、支持台５との接触によりハードマスク膜２が損傷を受けることがない。

また、以降の製造工程において、このＳｉ基板１を搬送用のコンベアに載置した場合にも、Ｓｉ基板１の裏面側におけるハードマスク膜２の表面とコンベアの上面とが直接接触することがないので、搬送中にハードマスク膜２が損傷を受けることもない。

そして、Ｓｉ基板１の表面上にマイクロフォンを形成する場合には、図１（ｄ）に示すように、まず、Ｓｉ基板１を支持台５に真空吸着させた状態で、Ｓｉ基板１表面側におけるハードマスク膜２の表面に、ＬＰＣＶＤによりＰＳＧ（Phospho-Silicate Glass）からなる第１の犠牲層６を形成する。

次に、第１の犠牲層６の表面にＰＬＣＶＤによりＰｏｌｙ−Ｓｉ（ポリシリコン）膜を形成し、その後、このＰｏｌｙ−Ｓｉ膜の表面にフォトレジストを塗布した後、フォトリソグラフィ技術を用いてフォトレジストに所定のパターニングを施すことによってレジストマスクを形成する。

その後、このレジストマスクを用いたＲＩＥを行うことによって、図１（ｅ）に示すように、各凸部４の上方における第１の犠牲層６の表面に、マイクロフォンの振動子として機能する振動子膜７を形成して、レジストマスクを剥離する。なお、ここでは、Ｐｏｌｙ−Ｓｉ膜により振動子膜７を構成しているが、Ｐｏｌｙ−Ｓｉ膜に替えてアモルファスシリコンによって構成してもよい。

次に、図２（ｆ）に示すように、これら振動子膜７と第１の犠牲層６の表面を全て被覆するように、ＰＳＧからなる第２の犠牲層８をＬＰＣＶＤにより形成する。

次に、図２（ｇ）に示すように、振動子膜７を形成した工程と同様の処理を施すことによって、振動子膜７の上方に第２の犠牲層８を介してＰｏｌｙ−Ｓｉ膜からなりマイクロフォンの上部電極として機能する電極膜９を形成する。なお、この電極膜９に関しても、振動子膜７と同様にアモルファスシリコンにより構成することができる。

次に、電極膜９と第２の犠牲層８との表面にフォトレジストを塗布した後、フォトリソグラフィ技術を用いてフォトレジストに所定のパターニングを施すことによってレジストマスクを形成する。

その後、このレジストマスクを用いてＲＩＥを行うことによって、後に一つのマイクロフォンを構成することとなる上下に配置された電極膜９と振動子膜７との対を、他のマイクロフォンを構成することとなる他の電極膜９と振動子膜７との対から素子分離するように、第２の犠牲層８の表面からハードマスク膜２の表面まで達する孔を形成する。

次に、図２（ｈ）に示すように、一つのマイクロフォンを構成することとなる電極膜９と振動子膜７との各対をそれぞれ被覆するように、Ｓｉ₃Ｎ₄膜からなるＰＯＳＴ層１０をＣＶＤにより形成する。

次に、図３（ｉ）に示すように、ＰＯＳＴ層１０を被覆するように高分子ポリマーからなる表面保護膜１１を形成する。この表面保護膜１１は、次の工程で行うエッチングで用いるエッチング液からマイクロフォンを構成する上記振動子膜７や電極膜９等を保護するために形成するものである。

そして、この表面保護膜１１を形成した後に、第１の犠牲層６、振動子膜７、第２の犠牲層８、電極膜９、ＰＯＳＴ層１０等を表面上に形成したＳｉ基板１を支持台５から取り外す。

その後、Ｓｉ基板１裏面側に形成されているハードマスク膜２をマスクとし、エッチング液として強塩基であるＫＯＨ（水酸化カリウム）を用いたウエットエッチングを行うことによって、図３（ｊ）に示すように、各凸部４とこの凸部４上方のＳｉを除去して開口部１２を形成する。なお、このとき行うウエットエッチングでは、Ｓｉ基板１表面側に形成されているハードマスク膜２がエッチングストッパとして機能する。

このとき、Ｓｉ基板１裏面側に形成されているハードマスク膜２は、上記したように支持台５との接触による損傷を受けていないため、Ｓｉ基板１において所望しない部分のＳｉがエッチング液によりエッチングされることがない。

次に、図３（ｋ）に示すように、エッチングストッパとして機能した部分のハードマスク膜２と、Ｓｉ基板１裏面側におけるハードマスク膜２とをＲＩＥによって除去し、その後、エッチング液としてＨＦ（フッ酸）を用いたウエットエッチングにより、第１の犠牲層６と第２の犠牲層８とを除去する。

最後に、図３（ｋ）に示す状態となった構造体を各マイクロフォン毎の単位に切断（ダイシング）することによって、図３（ｌ）に示すようなマイクロフォン１３を製造する。

こうして製造したマイクロフォン１３は、振動子膜７と電極膜９とによって容量を構成しており、開口部１２から音声信号（音波による空気の振動）が入力されると、下部を兼ねた振動子膜７が振動して電極膜９との間にギャップが発生する。

そして、このギャップの変動に伴って発生する容量の変動を外部へ出力することにより、音声信号を電子信号へ変換するように構成している。

このように、本実施形態に係る半導体装置の製造方法によれば、Ｓｉ基板１裏面側の後に開口部１２を形成する位置となる露出部３に、Ｓｉ基板１裏面側におけるハードマスク膜２の表面よりも突出させた凸部４を形成するので、マイクロフォンを形成する工程においてＳｉ基板１を支持台５上に載置しても、ハードマスク膜２の表面が支持台５の上面と直接接触すること防止することができ、これにより、ハードマスク膜２が損傷を受けることがなく、支持台５の支持面にダスト等の異物が付着していた場合であっても、その異物が基板１裏面側におけるハードマスク膜２に付着することがないので、マイクロフォン１３を製造する際の歩留まりを向上させることができる。

また、上記実施形態では、各凸部４と凸部４上方のＳｉを、ＫＯＨをエッチング液として用いた一度のウエットエッチングにより除去して開口部１２を形成したが、比較的エッチングレートの低いエッチング液を用いる製造ラインで開口部１２を形成する場合、たとえば、エッチング液としてＴＭＡＨ（水酸化テトラメチルアンモニウム）を用いる場合には、まず、エッチング液としてＨＦを用いたウエットエッチングを行うことにより凸部４を除去し、その後、凸部４を除去した部分のＳｉを、エッチング液としてＴＭＡＨを用いたウエットエッチングにより除去するという２段階のエッチングによって開口部１２を形成する。

このように、比較的エッチングレートの高いＨＦを用いて予め凸部４を除去しておくことにより、開口部１２の形成に要する時間を短縮させることができる。

また、上記実施形態では、Ｓｉ基板１裏面側に形成した露出部３を熱酸化することによって凸部４を形成したが、この熱酸化以外の方法によっても凸部４を形成することができる。

ここで、凸部４形成工程の変形例として、ＣＶＤにより凸部４を形成する場合について図４を参照して説明する。

図４は、図１（ｃ）で行う露出部３の熱酸化工程の替わりに行う工程を示す断面模式図であり、この図４において、図１〜図３に示した各構成要件と同様の機能を果たすものに関しては、同一の符号を付することにより、その説明を省略する。

まず、上記した実施形態と同様に、図１（ａ）（ｂ）で示した工程により、Ｓｉ基板１裏面側におけるハードマスク膜２の所定位置に露出部３を形成した後、図４（ａ）に示すように、この露出部３の表面とハードマスク膜２の表面とを被覆するように、ＬＰＣＶＤによるＰｏｌｙ−Ｓｉ膜２０を形成する。

このとき、露出部３の表面に形成するＰｏｌｙ−Ｓｉ膜は、その膜厚がＳｉ基板１裏面側におけるハードマスク膜２の膜厚よりも厚くなるように形成する。

次に、このＰｏｌｙ−Ｓｉ膜２０の表面全体にフォトレジストを塗布した後、フォトリソグラフィ技術を用いてフォトレジストに所定のパターニングを施すことにより、図４（ｂ）に示すような、露出部３上に形成されたＰｏｌｙ−Ｓｉ膜２０の表面だけを被覆するレジストマスク２１を形成する。

そして、このレジストマスク２１を用いてＲＩＥを行って、露出部３上に形成された部分以外のＰｏｌｙ−Ｓｉ膜２０を除去することにより、Ｐｏｌｙ−Ｓｉ膜２０により構成した凸部を形成する。

その後、Ｐｏｌｙ−Ｓｉ膜２０により構成した凸部の表面からレジストマスク２１を剥離した後、マイクロフォンを形成するために、Ｐｏｌｙ−Ｓｉ膜２０からなる凸部の表面を支持台５の上面に当接させてＳｉ基板１を支持台５に載置する。

このとき、図４（ｃ）に示すように、支持台５の上面に接触するのは、Ｐｏｌｙ−Ｓｉ膜２０からなる凸部のみであり、Ｓｉ基板１の裏面側におけるハードマスク膜２の表面と支持台５の上面との間には間隙Ｂが形成され、ハードマスク膜２の表面と支持台５の上面とが直接接触することがない。

そして、Ｓｉ基板１を支持台５に載置した後は、図１（ｄ）に示した工程に戻り、その後は、図１〜図３に示した工程と同様の工程に従ってマイクロフォンを製造する。

このように、露出部３の表面に、ハードマスク膜２の膜厚よりも厚い凸部をＣＶＤによって形成しても、熱酸化により凸部４を形成した場合と同様に、Ｓｉ基板１裏面側におけるハードマスク膜２の表面が損傷を受けることがなく、ハードマスク膜２が直接支持台５と接触することがないので、支持台５に異物が付着していた場合であっても、その異物がハードマスク膜２に付着することがない。

なお、ここでは、ＣＶＤによりＰｏｌｙ−Ｓｉ膜２０からなる凸部を形成するようにしたが、凸部を構成する材質はこれに限定するものではなく、たとえば、ＣＶＤにより形成したＳｉＯ₂膜やＴＥＯＳ（テトラエトキシシラン）膜等、ハードマスク膜２を構成しているＳｉ₃Ｎ₄膜との間に所定のエッチング選択比を保つことができる材質のものであれば、任意の材質の膜により凸部を形成することができる。

本実施形態に係る半導体装置の製造工程を示す断面模式図である。 本実施形態に係る半導体装置の製造工程を示す断面模式図である。 本実施形態に係る半導体装置の製造工程を示す断面模式図である。 本実施形態の変形例を示す説明図である。 従来の半導体装置の製造工程を示す断面模式図である。 従来の半導体装置の製造工程を示す断面模式図である。

符号の説明

１ Ｓｉ基板
２ ハードマスク膜
３ 露出部
４ 凸部
５ 支持台
６ 第１の犠牲層
７ 振動子膜
８ 第２の犠牲層
９ 電極膜
１０ ＰＯＳＴ層
１１ 表面保護膜
１２ 開口部
１３ マイクロフォン

Claims (5)

1. 基板の表面上に電子素子が設けられ、基板の裏面側に開口部を備えた半導体装置の製造方法において、
   前記基板全体を被覆するようにハードマスク膜を形成するハードマスク膜形成ステップと、
   前記基板裏面側における前記ハードマスク膜の所定部分を除去することによって、前記開口部の形成位置に、前記基板を露出させた露出部を形成する露出部形成ステップと、
   前記露出部に、前記基板の裏面側における前記ハードマスク膜の表面よりも突出させた凸部を形成する凸部形成ステップと、
   前記凸部により前記基板を支持した状態で、前記基板の表面上に前記電子素子を形成する電子素子形成ステップと、
   前記ハードマスク膜をマスクとしてエッチングを行うことにより、前記開口部を形成する開口部形成ステップと、
   を有することを特徴とする半導体装置の製造方法。
2. 前記基板は、シリコン基板であり、
   前記凸部は、前記シリコン基板の前記露出部を酸化することにより形成することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記開口部形成ステップは、
   フッ酸を用いたエッチングにより前記凸部を除去するステップと、
   前記基板における前記凸部を除去した部分を、水酸化テトラメチルアンモニウムを用いてエッチングすることにより、前記開口部を形成するステップと、
   を有することを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
4. 前記凸部形成ステップは、
   前記基板裏面側の前記ハードマスク膜と前記露出部との表面に、前記基板裏側の前記ハードマスク膜の膜厚よりも厚い所定の膜を形成するステップと、
   前記ハードマスク膜の表面に形成された前記所定の膜を除去することによって、前記露出部の表面に、前記基板裏面側における前記ハードマスク膜の膜厚よりも厚い前記所定の膜を残すステップと、
   を有することを特徴とする請求項１に記載の半導体装置の製造方法。
5. 前記電子素子形成ステップでは、
   支持台に前記凸部を当接させることにより、前記支持台と前記基板裏面側との間に間隙を形成した状態で、前記電子素子を形成することを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。

Images