JP2007053255A - アライメントマークの形成方法 - Google Patents
アライメントマークの形成方法 Download PDFInfo
- Publication number
- JP2007053255A JP2007053255A JP2005237746A JP2005237746A JP2007053255A JP 2007053255 A JP2007053255 A JP 2007053255A JP 2005237746 A JP2005237746 A JP 2005237746A JP 2005237746 A JP2005237746 A JP 2005237746A JP 2007053255 A JP2007053255 A JP 2007053255A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- layer
- silicon
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】シリコン薄膜層を積層したウェハに、シリコン層の酸化により位置合せに用いる十分な段差を確保したアライメントマークを形成する手段を提供する。
【解決手段】支持基板２にシリコン薄膜層を積層したウェハ１を準備する工程と、アライメントマーク形成領域６を設定し、膜厚調整酸化層７を形成する工程と、レジストマスク８を形成し、膜厚調整酸化層７をエッチングしてシリコン薄膜層を露出させる工程と、エピタキシャル成長法によりシリコン結晶層１１を形成する工程と、このシリコン結晶層１１上に耐酸化性膜１４を形成する工程と、耐酸化性膜１４上にマーク開口部１０を形成したレジストマスク８を形成し、このレジストマスク８をマスクとしてアライメントマーク形成部５の耐酸化性膜１４を除去する工程と、耐酸化性膜１４をマスクとしてシリコン結晶層１１およびシリコン薄膜層を酸化してアライメントマークを形成する工程とを備える。
【選択図】図１
【解決手段】支持基板２にシリコン薄膜層を積層したウェハ１を準備する工程と、アライメントマーク形成領域６を設定し、膜厚調整酸化層７を形成する工程と、レジストマスク８を形成し、膜厚調整酸化層７をエッチングしてシリコン薄膜層を露出させる工程と、エピタキシャル成長法によりシリコン結晶層１１を形成する工程と、このシリコン結晶層１１上に耐酸化性膜１４を形成する工程と、耐酸化性膜１４上にマーク開口部１０を形成したレジストマスク８を形成し、このレジストマスク８をマスクとしてアライメントマーク形成部５の耐酸化性膜１４を除去する工程と、耐酸化性膜１４をマスクとしてシリコン結晶層１１およびシリコン薄膜層を酸化してアライメントマークを形成する工程とを備える。
【選択図】図１
Description
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等の積層構造のウェハのフォトリソグラフィ工程等における位置合せのためのアライメントマークの形成方法に関する。
近年、半導体装置の低消費電力化および高速化等の高性能化を図るために、ＳＯＩ基板等の積層構造のウェハが半導体装置の製造に用いられている。
このようなＳＯＩ基板等による半導体装置の製造方法においては、そのフォトリソグラフィ工程の露光処理における位置合せのためにアライメントマークが形成される。
このようなＳＯＩ基板に形成するアライメントマークの従来の形成方法は、シリコン基板にフォトリソグラフィおよびエッチングにより１５００Å程度の凹部を形成し、このシリコン基板に絶縁層および接着層を形成した後に、接着層を用いて新たなシリコン基板を張り合せ、元のシリコン基板を研磨して絶縁層を露出させ、絶縁層に囲まれた元のシリコン基板をシリコン部分として素子分離がなされたＳＯＩ基板を形成し、そのシリコン部分上にアライメントマーク形成部に開口を形成したレジストマスクを形成し、エッチングによりシリコン部分を除去して段差を確保したアライメントマークを形成し、その後に形成したアライメントマークを基準として半導体素子等を形成している（例えば、特許文献１参照。）。
このようなＳＯＩ基板等による半導体装置の製造方法においては、そのフォトリソグラフィ工程の露光処理における位置合せのためにアライメントマークが形成される。
このようなＳＯＩ基板に形成するアライメントマークの従来の形成方法は、シリコン基板にフォトリソグラフィおよびエッチングにより１５００Å程度の凹部を形成し、このシリコン基板に絶縁層および接着層を形成した後に、接着層を用いて新たなシリコン基板を張り合せ、元のシリコン基板を研磨して絶縁層を露出させ、絶縁層に囲まれた元のシリコン基板をシリコン部分として素子分離がなされたＳＯＩ基板を形成し、そのシリコン部分上にアライメントマーク形成部に開口を形成したレジストマスクを形成し、エッチングによりシリコン部分を除去して段差を確保したアライメントマークを形成し、その後に形成したアライメントマークを基準として半導体素子等を形成している（例えば、特許文献１参照。）。
この特許文献１の技術においては、一旦形成したシリコン部分に改めてアライメントマークを形成しているので、素子分離層とアライメントマークとの間に位置ずれが生じやすく、その後のゲート形成工程等での素子分離層に対する位置合せが間接合せとなって位置合せ精度を高く保つことが困難になる。
このため、素子分離領域への素子分離層の形成とアライメントマークの形成を同じ工程で行うことがなされている。
このため、素子分離領域への素子分離層の形成とアライメントマークの形成を同じ工程で行うことがなされている。
このような素子分離層とアライメントマークを同一工程で行う従来のアライメントマークの形成方法は、シリコン基板に絶縁層を介して薄いシリコンからなるＳＯＩ層を積層して形成されたＳＯＩ基板にアライメントマーク部を内包するアライメントマーク形成領域と素子分離領域を設定し、ＳＯＩ層上にシリコン窒化膜を形成し、このシリコン窒化膜上にアライメントマーク部および素子分離領域に開口を形成したレジストマスクを形成し、これをマスクとしてＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）法によりＳＯＩ層を酸化してアライメントマークおよび素子分離層を形成した後に、アライメントマーク形成領域を保護層で覆ってその後のエピタキシャル成長法による不純物領域へのシリコン結晶層の形成時に、シリコン結晶層がアライメントマーク形成領域に形成されることを妨げ、シリコン結晶層のシリサイド化に伴うアライメントマークの検出時の縁部分のぼやけ等を防止している（例えば、特許文献２参照。）。
上記の特許文献１および特許文献２の技術は、比較的膜厚の厚いＳＯＩ層にアライメントマークを形成する技術であるが、最近の半導体素子の微細化に伴いＳＯＩ層の薄膜化が進展した結果、ＳＯＩ層が極薄化し、アライメントマークのための段差の確保が不十分になり、位置合せのための段差検出時の波形コントラストが低くなってアライメントマークの認識が困難になってきている。
このことは、ＦＤ型（Ｆｕｌｌｙ Ｄｅｐｌｅｔｅｄ：完全空乏型）ＳＯＩ基板においては、ＳＯＩ層が特に薄くなるので重要な問題になる。
また、ＩＴＲＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）のロードマップによれば、最先端のＳＯＩ層の膜厚を９０ｎｍとしたＳＯＩ基板によるノードデバイスの製造においては３２ｎｍの位置合せ精度が必要とされている。
また、ＩＴＲＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）のロードマップによれば、最先端のＳＯＩ層の膜厚を９０ｎｍとしたＳＯＩ基板によるノードデバイスの製造においては３２ｎｍの位置合せ精度が必要とされている。
このような極薄化されたＳＯＩ層を有するＳＯＩ基板にアライメントマークを形成する従来のアライメントマークの形成方法は、シリコン基板に絶縁層を介して膜厚５０ｎｍ程度の極薄のシリコンからなるＳＯＩ層を積層して形成されたＳＯＩ基板にアライメントマーク部を内包するアライメントマーク形成領域と素子分離領域を設定し、ＳＯＩ層上にパッド酸化膜および膜厚１００ｎｍ程度のシリコン窒化膜を積層し、このシリコン窒化膜上に素子分離領域およびアライメントマーク部に開口を有するレジストマスクを形成し、これをマスクとしてシリコン窒化膜をエッチングしてパッド酸化膜を露出させ、露出したパッド酸化膜下のＳＯＩ層をＬＯＣＯＳ法により酸化して素子分離層および素子分離層より幅広のアライメントマークを形成した後に、アライメントマークおよびその周辺のシリコン窒化膜からなるアライメントマーク形成領域を覆うレジストマスクを形成し、これをマスクとしてアライメントマーク形成領域以外のシリコン窒化膜を除去し、アライメントマーク形成領域に残留させたシリコン窒化膜とアライメントマークを形成している酸化膜との段差を検出してその後のゲート形成工程等での素子分離層に対する直接合せによる位置合せを行っている（例えば、特許文献３参照。）。
特開平６−２１４０６号公報（主に第３頁段落００２１−段落００２３、第１図）
特開２００１−３０７９９９号公報（主に第４頁段落００１９−第５頁段落００２８、第１図）
特開２００４−３１９６３７号公報（主に第４頁段落００１９−第５頁段落００２８、第１図）
しかしながら、上述した特許文献３の技術においては、アライメントマーク形成領域にシリコン窒化膜を残留させてアライメントマークを形成している酸化膜との段差を位置合せのための段差検出に用いているため、ウェハにシリコン窒化膜とシリコン基板との熱膨張差等に起因する歪が生じやすく、その後の熱処理工程等においてウェハの平面性を損なう虞があるという問題がある。
本発明は、上記の問題点を解決するためになされたもので、極薄のシリコン薄膜層を積層したウェハに、シリコン層の酸化により位置合せ用いる十分な段差を確保したアライメントマークを形成する手段を提供することを目的とする。
本発明は、上記課題を解決するために、支持基板にシリコン薄膜層を積層した積層構造のウェハを準備する工程と、前記シリコン薄膜層にアライメントマーク形成部を内包するアライメントマーク形成領域を設定し、該シリコン薄膜層上にシリコン膜厚を規定膜厚に調整するための膜厚調整酸化層を形成する工程と、該膜厚調整酸化層上に、前記アライメントマーク形成領域を開口とした領域開口部を形成したレジストマスクを形成し、該レジストマスクをマスクとして前記膜厚調整酸化層をエッチングして前記アライメントマーク形成領域のシリコン薄膜層を露出させる工程と、前記シリコン薄膜層上に、エピタキシャル成長法によりシリコン結晶層を形成する工程と、該シリコン結晶層上に、耐酸化性膜を形成する工程と、該耐酸化性膜上に、前記アライメントマーク形成部を開口としたマーク開口部を形成したレジストマスクを形成し、該レジストマスクをマスクとして前記アライメントマーク形成部の前記耐酸化性膜をエッチングにより除去する工程と、前記耐酸化性膜をマスクとして、前記シリコン結晶層および前記シリコン薄膜層を酸化してアライメントマークを形成する工程とを備えることを特徴とする。
これにより、本発明は、極薄のシリコン薄膜層にエピタキシャル成長によりシリコン結晶層を積み増してシリコン層を部分的に厚くすることができ、厚くなったシリコン層を酸化してアライメントマークを形成するので、位置合せのための段差検出に用いる段差を十分に確保することができるという効果が得られる。
以下に、図面を参照して本発明によるアライメントマークの形成方法の実施例について説明する。
図１、図２は実施例１のアライメントマークの形成方法を示す説明図である。
なお、図１、図２はＳＯＩ基板に設定したアライメントマーク形成領域の近傍のみを断面図として示す。
図１、図２において、１はウェハとしてのＳＯＩ基板であり、支持基板としてのシリコンからなるシリコン基板２に、２酸化珪素からなるＢＯＸ酸化膜である絶縁層３を介して極薄い単結晶シリコンからなるシリコン薄膜層としてのＳＯＩ層４を積層して形成される。
なお、図１、図２はＳＯＩ基板に設定したアライメントマーク形成領域の近傍のみを断面図として示す。
図１、図２において、１はウェハとしてのＳＯＩ基板であり、支持基板としてのシリコンからなるシリコン基板２に、２酸化珪素からなるＢＯＸ酸化膜である絶縁層３を介して極薄い単結晶シリコンからなるシリコン薄膜層としてのＳＯＩ層４を積層して形成される。
本実施例のＳＯＩ層４には、ＳＯＩ基板１を半導体装置単位で個片に分割するときの切断領域であるスクライブ領域に、アライメントマークを形成するアライメントマーク形成部５を内包するアライメントマーク形成領域６が設定されている。
７は膜厚調整酸化層であり、ＳＯＩ基板１を製造工程に投入する最初の段階で熱酸化法等により形成される２酸化珪素（ＳｉＯ２）の層である。
７は膜厚調整酸化層であり、ＳＯＩ基板１を製造工程に投入する最初の段階で熱酸化法等により形成される２酸化珪素（ＳｉＯ２）の層である。
ＳＯＩ層４の膜厚は、膜厚調整酸化層７の形成後にウェットエッチング等により膜厚調整酸化層７を除去して規定の膜厚（本実施例では５０ｎｍ以下）に調整される。
８はレジストマスクであり、フォトリソグラフィによりＳＯＩ基板１上に塗布されたフォトレジストを露光し、その後に現像処理して形成されるマスク部材であって、本実施例のドライエッチングおよびウェットエッチングにおけるマスクとして機能する。
８はレジストマスクであり、フォトリソグラフィによりＳＯＩ基板１上に塗布されたフォトレジストを露光し、その後に現像処理して形成されるマスク部材であって、本実施例のドライエッチングおよびウェットエッチングにおけるマスクとして機能する。
９は領域開口部であり、レジストマスク８のアライメントマーク形成領域６に、フォトリソグラフィによりレジストマスク８を厚さ方向に貫通して形成された貫通穴である。
１０はマーク開口部であり、レジストマスク８のアライメントマーク形成領域６に内包されたアライメントマーク形成部５に、フォトリソグラフィによりレジストマスク８を厚さ方向に貫通して形成された貫通穴である。
１０はマーク開口部であり、レジストマスク８のアライメントマーク形成領域６に内包されたアライメントマーク形成部５に、フォトリソグラフィによりレジストマスク８を厚さ方向に貫通して形成された貫通穴である。
１１はシリコン結晶層であり、エピタキシャル成長法によりＳＯＩ層４上に形成された単結晶シリコンの層である。
１３はパッド酸化膜であり、熱酸化法等によりＳＯＩ層４上に形成される薄い２酸化珪素膜である。
１４は耐酸化性膜としてのシリコン窒化膜であり、ＣＶＤ法等によりパッド酸化膜１３上に堆積された窒化珪素（Ｓｉ３Ｎ４）の膜であって、ＬＯＣＯＳ法等によりフィールド酸化膜１６を形成するときのマスクとして機能する。
１３はパッド酸化膜であり、熱酸化法等によりＳＯＩ層４上に形成される薄い２酸化珪素膜である。
１４は耐酸化性膜としてのシリコン窒化膜であり、ＣＶＤ法等によりパッド酸化膜１３上に堆積された窒化珪素（Ｓｉ３Ｎ４）の膜であって、ＬＯＣＯＳ法等によりフィールド酸化膜１６を形成するときのマスクとして機能する。
フィールド酸化膜１６は、アライメントマーク形成部５および図示しない素子分離領域のＳＯＩ層４をＬＯＣＯＳ法により酸化させて形成された２酸化珪素の絶縁膜である。
１７はアライメントマークであり、アライメントマーク形成領域６のアライメントマーク形成部５にフィールド酸化膜１６を形成したときにＳＯＩ層４やシリコン結晶層１１のシリコンが酸化により体積が増加して形成されたフィールド酸化膜１６とシリコン結晶層１１との間の段差であって、その後のゲート形成工程等におけるポリシリコン層１９等により被覆されたときは、この段差がポリシリコン層１９の上面に転写され、転写された段差がアライメントマーク１７として機能する。
１７はアライメントマークであり、アライメントマーク形成領域６のアライメントマーク形成部５にフィールド酸化膜１６を形成したときにＳＯＩ層４やシリコン結晶層１１のシリコンが酸化により体積が増加して形成されたフィールド酸化膜１６とシリコン結晶層１１との間の段差であって、その後のゲート形成工程等におけるポリシリコン層１９等により被覆されたときは、この段差がポリシリコン層１９の上面に転写され、転写された段差がアライメントマーク１７として機能する。
以下に、図１、図２を用いてＰで示す工程に従って本実施例のアライメントマークの形成方法について説明する。
Ｐ１（図１）、シリコン基板２に絶縁層３を介してＳＯＩ層４を積層したＳＯＩ基板１を準備し、そのＳＯＩ層４にアライメントマーク形成部５を内包するアライメントマーク形成領域６を設定し、ＳＯＩ層４上に酸化されないＳＯＩ層４が５０ｎｍ程度となるように熱酸化法により膜厚調整酸化層７を形成し、膜厚調整酸化層７上にフォトリソグラフィによりＳＯＩ層４のアライメントマーク形成領域６に領域開口部９を形成したレジストマスク８を形成する。
Ｐ１（図１）、シリコン基板２に絶縁層３を介してＳＯＩ層４を積層したＳＯＩ基板１を準備し、そのＳＯＩ層４にアライメントマーク形成部５を内包するアライメントマーク形成領域６を設定し、ＳＯＩ層４上に酸化されないＳＯＩ層４が５０ｎｍ程度となるように熱酸化法により膜厚調整酸化層７を形成し、膜厚調整酸化層７上にフォトリソグラフィによりＳＯＩ層４のアライメントマーク形成領域６に領域開口部９を形成したレジストマスク８を形成する。
Ｐ２（図１）、工程Ｐ１で形成したレジストマスク８をマスクとして異方性エッチングにより膜厚調整酸化層７をエッチングしてＳＯＩ層４を露出させ、その後に剥離剤を用いてレジストマスク８を除去する。
Ｐ３（図１）、エピタキシャル成長法により、露出させたＳＯＩ層４上に単結晶シリコンを成長させて４００Å程度のシリコン結晶層１１を形成する。
Ｐ３（図１）、エピタキシャル成長法により、露出させたＳＯＩ層４上に単結晶シリコンを成長させて４００Å程度のシリコン結晶層１１を形成する。
このときの処理は、例えばＬＰ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ）−ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置を用い、ジクロールシランと塩化水素ガス中でＳＯＩ基板１を６００〜９００℃程度に約５分間の加熱してＳＯＩ層４のシリコンをエピタキシャル成長させることにより行う。
Ｐ４（図１）、フォトリソグラフィにより、形成したシリコン結晶層１１上、つまりアライメントマーク形成領域のみを覆うレジストマスク８を形成し、これをマスクとしてウェットエッチングにより膜厚調整酸化層７を除去してＳＯＩ層４を露出させ、その後に剥離剤を用いて前記のレジストマスク８を除去し、露出させたＳＯＩ層４およびシリコン結晶層１１上に、熱酸化法によりパッド酸化膜１３を形成し、そのパッド酸化膜１３上にＣＶＤ法等によりシリコン窒化膜１４を形成する。
Ｐ４（図１）、フォトリソグラフィにより、形成したシリコン結晶層１１上、つまりアライメントマーク形成領域のみを覆うレジストマスク８を形成し、これをマスクとしてウェットエッチングにより膜厚調整酸化層７を除去してＳＯＩ層４を露出させ、その後に剥離剤を用いて前記のレジストマスク８を除去し、露出させたＳＯＩ層４およびシリコン結晶層１１上に、熱酸化法によりパッド酸化膜１３を形成し、そのパッド酸化膜１３上にＣＶＤ法等によりシリコン窒化膜１４を形成する。
そして、シリコン窒化膜１４上にフォトリソグラフィによりアライメントマーク形成領域６のアライメントマーク形成部５にマーク開口部１０を、図示しない素子分離領域に開口を形成したレジストマスク８を形成する。
Ｐ５（図２）、工程Ｐ４の後段で形成したレジストマスク８をマスクとして異方性エッチングによりシリコン窒化膜１４をエッチングしてアライメントマーク形成部５および図示しない素子分離領域のシリコン窒化膜１４を除去してパッド酸化膜１３を露出させ、その後に剥離剤を用いて前記のレジストマスク８を除去してシリコン窒化膜１４を露出させる。
Ｐ５（図２）、工程Ｐ４の後段で形成したレジストマスク８をマスクとして異方性エッチングによりシリコン窒化膜１４をエッチングしてアライメントマーク形成部５および図示しない素子分離領域のシリコン窒化膜１４を除去してパッド酸化膜１３を露出させ、その後に剥離剤を用いて前記のレジストマスク８を除去してシリコン窒化膜１４を露出させる。
Ｐ６（図２）、シリコン窒化膜１４をマスクとしてＬＯＣＯＳ法により、アライメントマーク形成部５のパッド酸化膜１３下のシリコン結晶層１１およびＳＯＩ層４、並びに図示しない素子分離領域のパッド酸化膜１３下のＳＯＩ層４のシリコンを酸化させてアライメントマーク形成部５および素子分離領域にフィールド酸化膜１６を形成し、その後にエッチング等によりシリコン窒化膜１４を除去する。
この酸化により、アライメントマーク形成部５のシリコン結晶層１１およびＳＯＩ層４からなるシリコン層が約２倍に膨張し、アライメントマーク形成部５に形成されたフィールド酸化膜１６がシリコン結晶層１１から略シリコン層の厚さ（シリコン結晶層１１とＳＯＩ層４の厚さの和）に相当する高さ分突出してアライメントマーク１７として機能する段差（本実施例では、９０ｎｍ程度）が形成され、その後の工程においてはこのアライメントマーク１７を基準として素子分離領域に同時に形成されたフィールド酸化膜１６（素子分離層という。）に対する直接合せによる位置合せを行う。
このときのアライメントマーク１７の検出波形を図３に示す。図３に示す横軸はＳＯＩ基板１の上面に沿った方向（面方向という。）の長さであり、縦軸はアライメントマーク１７の高さの検出信号である。
なお、図４はシリコン結晶層１１を形成しなかった場合、つまり上記特許文献２と同様にして極薄のＳＯＩ層４にアライメントマーク１７を形成したときの従来法のアライメントマーク１７の検出波形を示す。
なお、図４はシリコン結晶層１１を形成しなかった場合、つまり上記特許文献２と同様にして極薄のＳＯＩ層４にアライメントマーク１７を形成したときの従来法のアライメントマーク１７の検出波形を示す。
図３のＡ部に示す本実施例のアライメントマーク１７の検出波形は、図４に示す従来法のアライメントマーク１７の検出波形に較べて、波形コントラスト（Ａ部の凹凸の高低差をいう。）は明らかに高くなっており、アライメントマーク１７を精度よく認識できることが判る。
Ｐ７（図２）、その後のゲート形成工程において、ゲート電極の材料となるポリシリコン層１９を形成したときには、工程Ｐ６で形成されたフィールド酸化膜１６とシリコン結晶層１１との段差がポリシリコン層１９に転写され、転写された段差がアライメントマーク１７として機能する。
Ｐ７（図２）、その後のゲート形成工程において、ゲート電極の材料となるポリシリコン層１９を形成したときには、工程Ｐ６で形成されたフィールド酸化膜１６とシリコン結晶層１１との段差がポリシリコン層１９に転写され、転写された段差がアライメントマーク１７として機能する。
上記のようにして形成されたアライメントマーク１７は、素子分離領域に同時に形成された素子分離層に対する直接合せによる位置合せが可能になり、ゲート形成工程やコンタクトホール形成工程等におけるフォトリソグラフィ工程において、その露光処理のときの位置合せ精度を向上させることができ、半導体装置のデバイス特性や歩留まりを向上させることができると共に、シリコン窒化膜１４を残留させないのでＳＯＩ基板１に歪が生ずることはない。
以上説明したように、本実施例では、シリコン基板に絶縁層を介してＳＯＩ層を積層したＳＯＩ基板のＳＯＩ層にアライメントマーク形成部を内包するアライメントマーク形成領域を設定し、ＳＯＩ層上に形成した膜厚調整酸化層を、アライメントマーク形成領域に領域開口部を形成したレジストマスクをマスクとしてエッチングしてＳＯＩ層を露出させ、そこにエピタキシャル成長法によりシリコン結晶層を形成し、そのシリコン結晶層およびＳＯＩ層のアライメントマーク形成部を酸化してアライメントマークを形成するようにしたことによって、極薄のＳＯＩ層にエピタキシャル成長によりシリコン結晶層を積み増してシリコン層を部分的に厚くすることができ、厚くなったシリコン層を酸化してアライメントマークを形成するので、位置合せのための段差検出に用いる段差を十分に確保することができる。
なお、上記工程Ｐ５においては、シリコン窒化膜をエッチングしてアライメントマーク形成部のパッド酸化膜を露出させるとして説明したが、パッド酸化膜も同時にエッチングしてシリコン結晶層を露出させるようにしても、上記と同様の効果を得ることができる。
図５、図６は実施例２のアライメントマークの形成方法を示す説明図である。
なお、図５、図６はＳＯＩ基板に設定したアライメントマーク形成領域の近傍のみを断面図として示す。また上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
以下に、図５、図６を用いてＰＡで示す工程に従って本実施例のアライメントマークの形成方法について説明する。
なお、図５、図６はＳＯＩ基板に設定したアライメントマーク形成領域の近傍のみを断面図として示す。また上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
以下に、図５、図６を用いてＰＡで示す工程に従って本実施例のアライメントマークの形成方法について説明する。
ＰＡ１（図５）、シリコン基板２に絶縁層３を介してＳＯＩ層４を積層し、ＳＯＩ層４に熱酸化法により膜厚調整酸化層７を形成し、これをウェットエッチングにより除去してＳＯＩ層４の膜厚を規定膜厚（本実施例では５０ｎｍ程度）に調整したＳＯＩ基板１を準備し、そのＳＯＩ層４にマーク形成部５を内包するアライメントマーク形成領域６を設定し、ＳＯＩ層４上に熱酸化法等により２０〜１００Å程度のパッド酸化膜１３を形成し、パッド酸化膜１３上にフォトリソグラフィによりＳＯＩ層４のアライメントマーク形成領域６に領域開口部９を形成したレジストマスク８を形成する。
ＰＡ２（図５）、工程Ｐ１で形成したレジストマスク８をマスクとして異方性エッチングによりパッド酸化膜１３をエッチングしてＳＯＩ層４を露出させ、その後に剥離剤を用いてレジストマスク８を除去する。
ＰＡ３（図５）、上記実施例１の工程Ｐ３と同様にして、エピタキシャル成長法によりＳＯＩ層４上に４００Å程度のシリコン結晶層１１を形成する。
ＰＡ３（図５）、上記実施例１の工程Ｐ３と同様にして、エピタキシャル成長法によりＳＯＩ層４上に４００Å程度のシリコン結晶層１１を形成する。
ＰＡ４（図５）、ＣＶＤ法等により露出しているＳＯＩ層４およびシリコン結晶層１１上にシリコン窒化膜１４を形成し、実施例１の工程Ｐ４の後段と同様にして、シリコン窒化膜１４上にアライメントマーク形成部５にマーク開口部１０を、図示しない素子分離領域に開口を形成したレジストマスク８を形成する。
ＰＡ５（図６）、工程ＰＡ４で形成したレジストマスク８をマスクとして異方性エッチングによりシリコン窒化膜１４を除去してアライメントマーク形成部５のシリコン結晶層１１および図示しない素子分離領域のパッド酸化膜１３を露出させ、その後に剥離剤を用いて前記のレジストマスク８を除去してシリコン窒化膜１４を露出させる。
ＰＡ５（図６）、工程ＰＡ４で形成したレジストマスク８をマスクとして異方性エッチングによりシリコン窒化膜１４を除去してアライメントマーク形成部５のシリコン結晶層１１および図示しない素子分離領域のパッド酸化膜１３を露出させ、その後に剥離剤を用いて前記のレジストマスク８を除去してシリコン窒化膜１４を露出させる。
ＰＡ６（図６）、シリコン窒化膜１４をマスクとしてＬＯＣＯＳ法により、アライメントマーク形成部５のシリコン結晶層１１およびＳＯＩ層４、並びに図示しない素子分離領域のパッド酸化膜１３下のＳＯＩ層４のシリコンを酸化させてアライメントマーク形成部５および素子分離領域にフィールド酸化膜１６を形成し、その後にエッチング等によりシリコン窒化膜１４を除去する。
これにより、実施例１と同様に、アライメントマーク形成部５にアライメントマーク１７として機能する９０ｎｍ程度の段差が形成される。
その後の工程ＰＡ７（図６）の作動は、実施例１の工程Ｐ７の作動と同様であるので、その説明を省略する。
上記のようにして形成されたアライメントマーク１７は、素子分離領域に同時に形成された素子分離層に対する直接合せによる位置合せが可能になり、ゲート形成工程やコンタクトホール形成工程等におけるフォトリソグラフィ工程において、その露光処理のときの位置合せ精度を向上させることができ、半導体装置のデバイス特性や歩留まりを向上させることができると共に、シリコン窒化膜１４を残留させないのでＳＯＩ基板１に歪が生ずることはない。
その後の工程ＰＡ７（図６）の作動は、実施例１の工程Ｐ７の作動と同様であるので、その説明を省略する。
上記のようにして形成されたアライメントマーク１７は、素子分離領域に同時に形成された素子分離層に対する直接合せによる位置合せが可能になり、ゲート形成工程やコンタクトホール形成工程等におけるフォトリソグラフィ工程において、その露光処理のときの位置合せ精度を向上させることができ、半導体装置のデバイス特性や歩留まりを向上させることができると共に、シリコン窒化膜１４を残留させないのでＳＯＩ基板１に歪が生ずることはない。
以上説明したように、本実施例では、シリコン基板に絶縁層を介して規定膜厚のＳＯＩ層を積層したＳＯＩ基板のＳＯＩ層にアライメントマーク形成部を内包するアライメントマーク形成領域を設定し、ＳＯＩ層上に形成したパッド酸化膜を、アライメントマーク形成領域に領域開口部を形成したレジストマスクをマスクとしてエッチングしてＳＯＩ層を露出させ、そこにエピタキシャル成長法によりシリコン結晶層を形成し、そのシリコン結晶層およびＳＯＩ層のアライメントマーク形成部を酸化してアライメントマークを形成するようにしても、上記実施例１と同様の効果を得ることができる。
なお、上記各実施例においては、ＬＯＣＯＳ法によりフィールド酸化膜を形成するとして説明したが、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法によりフィールド酸化膜を形成するようにしてもよい。
また、上記各実施例においては、積層構造のウェハは、支持基板としてのシリコン基板に絶縁層を介してシリコン薄膜層としてのＳＯＩ層を積層したＳＯＩ構造のＳＯＩ基板であるとして説明したが、積層構造のウェハは前記に限らず、支持基板としてのサファイア基板にシリコン薄膜層としてのシリコン層を積層したＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）構造のＳＯＳ基板、支持基板としてのクオーツ基板にシリコン薄膜層としてのシリコン層を積層したＳＯＱ（Ｓｉｌｉｃｏｎ Ｏｎ Ｑｕａｒｔｚ）構造のＳＯＱ基板、支持基板としてのシリコン基板に絶縁層を介してシリコン薄膜層としてのシリコンゲルマニウム層を積層したＳＧＯＩ（Ｓｉｌｉｃｏｎ Ｇｅｒｍａｎｉｕｍ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造のＳＧＯＩ基板等であっても、本発明を適用すれば上記と同様の効果を得ることができる。
また、上記各実施例においては、積層構造のウェハは、支持基板としてのシリコン基板に絶縁層を介してシリコン薄膜層としてのＳＯＩ層を積層したＳＯＩ構造のＳＯＩ基板であるとして説明したが、積層構造のウェハは前記に限らず、支持基板としてのサファイア基板にシリコン薄膜層としてのシリコン層を積層したＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）構造のＳＯＳ基板、支持基板としてのクオーツ基板にシリコン薄膜層としてのシリコン層を積層したＳＯＱ（Ｓｉｌｉｃｏｎ Ｏｎ Ｑｕａｒｔｚ）構造のＳＯＱ基板、支持基板としてのシリコン基板に絶縁層を介してシリコン薄膜層としてのシリコンゲルマニウム層を積層したＳＧＯＩ（Ｓｉｌｉｃｏｎ Ｇｅｒｍａｎｉｕｍ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造のＳＧＯＩ基板等であっても、本発明を適用すれば上記と同様の効果を得ることができる。
１ ＳＯＩ基板
２ シリコン基板
３ 絶縁層
４ ＳＯＩ層
５ アライメントマーク形成部
６ アライメントマーク形成領域
７ 膜厚調整酸化層
８ レジストマスク
９ 領域開口部
１０ マーク開口部
１１ シリコン結晶層
１３ パッド酸化膜
１４ シリコン窒化膜
１６ フィールド酸化膜
１７ アライメントマーク
１９ ポリシリコン層
２ シリコン基板
３ 絶縁層
４ ＳＯＩ層
５ アライメントマーク形成部
６ アライメントマーク形成領域
７ 膜厚調整酸化層
８ レジストマスク
９ 領域開口部
１０ マーク開口部
１１ シリコン結晶層
１３ パッド酸化膜
１４ シリコン窒化膜
１６ フィールド酸化膜
１７ アライメントマーク
１９ ポリシリコン層
Claims (2)
- 支持基板にシリコン薄膜層を積層した積層構造のウェハを準備する工程と、
前記シリコン薄膜層にアライメントマーク形成部を内包するアライメントマーク形成領域を設定し、該シリコン薄膜層上にシリコン膜厚を規定膜厚に調整するための膜厚調整酸化層を形成する工程と、
該膜厚調整酸化層上に、前記アライメントマーク形成領域を開口とした領域開口部を形成したレジストマスクを形成し、該レジストマスクをマスクとして前記膜厚調整酸化層をエッチングして前記アライメントマーク形成領域のシリコン薄膜層を露出させる工程と、
前記シリコン薄膜層上に、エピタキシャル成長法によりシリコン結晶層を形成する工程と、
該シリコン結晶層上に、耐酸化性膜を形成する工程と、
該耐酸化性膜上に、前記アライメントマーク形成部を開口としたマーク開口部を形成したレジストマスクを形成し、該レジストマスクをマスクとして前記アライメントマーク形成部の前記耐酸化性膜をエッチングにより除去する工程と、
前記耐酸化性膜をマスクとして、前記シリコン結晶層および前記シリコン薄膜層を酸化してアライメントマークを形成する工程とを備えることを特徴とするアライメントマークの形成方法。 - 支持基板に膜厚を規定膜厚に調整したシリコン薄膜層を積層した積層構造のウェハを準備する工程と、
前記シリコン薄膜層にアライメントマーク形成部を内包するアライメントマーク形成領域を設定し、該シリコン薄膜層上にパッド酸化膜を形成する工程と、
該パッド酸化膜上に、前記アライメントマーク形成領域を開口とした領域開口部を形成したレジストマスクを形成し、該レジストマスクをマスクとして前記パッド酸化膜をエッチングして前記アライメントマーク形成領域のシリコン薄膜層を露出させる工程と、
前記シリコン薄膜層上に、エピタキシャル成長法によりシリコン結晶層を形成する工程と、
該シリコン結晶層上に、耐酸化性膜を形成する工程と、
該耐酸化性膜上に、前記アライメントマーク形成部を開口としたマーク開口部を形成したレジストマスクを形成し、該レジストマスクをマスクとして前記アライメントマーク形成部の前記耐酸化性膜をエッチングにより除去する工程と、
前記耐酸化性膜をマスクとして、前記シリコン結晶層および前記シリコン薄膜層を酸化してアライメントマークを形成する工程とを備えることを特徴とするアライメントマークの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005237746A JP2007053255A (ja) | 2005-08-18 | 2005-08-18 | アライメントマークの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005237746A JP2007053255A (ja) | 2005-08-18 | 2005-08-18 | アライメントマークの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007053255A true JP2007053255A (ja) | 2007-03-01 |
Family
ID=37917494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005237746A Pending JP2007053255A (ja) | 2005-08-18 | 2005-08-18 | アライメントマークの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007053255A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010225647A (ja) * | 2009-03-19 | 2010-10-07 | Nec Corp | デバイスの製造方法 |
| US10007124B2 (en) | 2014-09-01 | 2018-06-26 | Samsung Electronics Co., Ltd. | Master wafer, method of manufacturing the same, and method of manufacturing optical device by using the same |
| CN113471061A (zh) * | 2021-06-30 | 2021-10-01 | 颀中科技（苏州）有限公司 | 晶圆表面介电层的制备方法、晶圆结构及凸块的成型方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001307999A (ja) * | 2000-04-27 | 2001-11-02 | Oki Electric Ind Co Ltd | アライメントマークの構造およびその製造方法 |
| JP2003243293A (ja) * | 2002-02-19 | 2003-08-29 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2004319637A (ja) * | 2003-04-14 | 2004-11-11 | Oki Electric Ind Co Ltd | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 |
| JP2005217365A (ja) * | 2004-02-02 | 2005-08-11 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2005
- 2005-08-18 JP JP2005237746A patent/JP2007053255A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001307999A (ja) * | 2000-04-27 | 2001-11-02 | Oki Electric Ind Co Ltd | アライメントマークの構造およびその製造方法 |
| JP2003243293A (ja) * | 2002-02-19 | 2003-08-29 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2004319637A (ja) * | 2003-04-14 | 2004-11-11 | Oki Electric Ind Co Ltd | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 |
| JP2005217365A (ja) * | 2004-02-02 | 2005-08-11 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010225647A (ja) * | 2009-03-19 | 2010-10-07 | Nec Corp | デバイスの製造方法 |
| US10007124B2 (en) | 2014-09-01 | 2018-06-26 | Samsung Electronics Co., Ltd. | Master wafer, method of manufacturing the same, and method of manufacturing optical device by using the same |
| CN113471061A (zh) * | 2021-06-30 | 2021-10-01 | 颀中科技（苏州）有限公司 | 晶圆表面介电层的制备方法、晶圆结构及凸块的成型方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0547919A (ja) | 半導体装置の製法 | |
| JP4029884B2 (ja) | 半導体装置の製造方法 | |
| JP2006108206A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
| JP2003332416A (ja) | 半導体集積回路及びその製造方法 | |
| JP2007053255A (ja) | アライメントマークの形成方法 | |
| US7238592B2 (en) | Method of manufacturing a semiconductor device having an alignment mark | |
| KR100532406B1 (ko) | 선택적 에피택셜 성장법 및 부분 산화를 이용한 반도체소자의트렌치 소자분리방법 | |
| JP2011003792A (ja) | 半導体装置製造方法 | |
| US20090233413A1 (en) | Method for fabricating semiconductor device | |
| JP2007012697A (ja) | 半導体素子の製造方法 | |
| JP4595474B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| JP2004152965A (ja) | 半導体装置の製造方法と半導体装置 | |
| US7525157B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5367325B2 (ja) | 半導体装置の製造方法 | |
| JP2005286141A (ja) | 半導体装置の製造方法 | |
| JP2009158916A (ja) | 半導体素子のトレンチ形成方法 | |
| JP5520435B2 (ja) | 半導体素子の製造方法 | |
| US6780774B2 (en) | Method of semiconductor device isolation | |
| JP2002118263A (ja) | 半導体装置の製造方法 | |
| JPH1167891A (ja) | 素子分離体の形成方法 | |
| JP2005268697A (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| JP2000100934A (ja) | 半導体装置の製造方法 | |
| JP2005333060A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2006135209A (ja) | 基板の製造方法および半導体装置の製造方法 | |
| JPS5928356A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080305 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101008 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110215 |