JPH10506235A - リードの動きをともなう超小形電子結合 - Google Patents

リードの動きをともなう超小形電子結合

Info

Publication number
JPH10506235A
JPH10506235A JP8511028A JP51102896A JPH10506235A JP H10506235 A JPH10506235 A JP H10506235A JP 8511028 A JP8511028 A JP 8511028A JP 51102896 A JP51102896 A JP 51102896A JP H10506235 A JPH10506235 A JP H10506235A
Authority
JP
Japan
Prior art keywords
connection
tool
lead
component
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8511028A
Other languages
English (en)
Other versions
JP3658407B2 (ja
Inventor
ディステファノ,トーマス・エイチ.
コヴァック,ズラタ
グレインジ,ジョン
Original Assignee
テセラ,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テセラ,インコーポレイテッド filed Critical テセラ,インコーポレイテッド
Publication of JPH10506235A publication Critical patent/JPH10506235A/ja
Application granted granted Critical
Publication of JP3658407B2 publication Critical patent/JP3658407B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 本発明は、少なくとも第1および第2の接点(18)を有する半導体チップ集成体(12)を、工具(60)を用いて、少なくとも第1と第2の接続リード(30)を有する接続構成素子(20)に接続する方法に関する。この方法は、リードを並列配置し、動かし、対応する接点に接続する工程を含む。第1と第2の接続リード(30)が第1および第2の接点(18)と整合するように接続構成素子(20)を半導体チップ集成体(12)と並列配置し、第1の接続リードを第1の接点から第1の方向へ偏位させるとともに、第2の接続リードを第2の接点から同じ第1の方向へ偏位させる。第1の接続リードを工具(60)により略下方へかつ第1の方向と反対の第2の方向へ第1の接点へ向けて動かすことにより、開放スペース(A1)を第1の接続リードと第2の接点およびリードとの間に形成して、略下方へおよび第2の方向へ第2の接点へ向けて工具(60)により第2の接続リードを容易に動かすことができるようにしている。

Description

【発明の詳細な説明】 リードの動きをともなう超小形電子結合 技術分野 本発明は、超小形電子装置の装着および接続方法に関するものであり、より詳 細に云うと、本発明は、半導体チップのような超小形電子部品を外部の回路など に接続する方法に関する。 背景技術 最近の半導体産業の急速な発展に伴い、特定の大きさのスペースにおびただし い数の接点およびリードを配設することが依然として待望されている。各チップ は、多数の接点が必要であり、これらの接点はいずれもチップ表面の領域内に配 置される。例えば、現在実施されている複合半導体チップは、縁部に沿って複数 列に配置された接点を有している。各列の接点は、0.1mm以下、ある場合に は、0.07mm以下の中心間距離で互いに離隔して配置される。これらの距離 は、半導体製造の分野における発展にともなって減少することが期待されている 。 チップの各接点は、支持基板または回路パネルの回路のような外部回路に接続 しなければならない。かかる相互接続を形成する際には、多くの場合、リードま たは個別ワイヤの予め組み立てられたアレイが使用される。このように接近して 離隔配置される接点の場合、チップの接点に接続されるリードは、多くの場合0 .035mm未満の幅の極めて微細な構造にしなければならない。かかる微細構 造は、損傷と変形を受けやすい欠点がある。接近して離隔配置される接点におい ては、リードが正規の位置からわずかでもずれると、リードと接点との不整合が 生ずる。かくして、リードがチップまたは基板の適正な接点との整合からはずれ る場合があり、あるいは隣接する接点と誤って整合されることがある。いずれの 場合にも、チップ集成体は欠陥を有するものとなる。このようなエラーが生ずる と、良好な装置の収率が著しく低下するとともに、不良品が製品の流れに入り込 むことになる。かかる問題は、接点間隔が比較的細かくかつ隣接する接点間の距 離が小さいチップの場合に重大なものとなる。 高密度の接点およびリードに対応するとともに、これらの製造操作に関連する 構成素子が著しく微細である構造に対応するように構成された技術処理、工具な どの開発に向けて種々の手段がとられている。例えば、1992年7月24日付 で出願され、本譲受人に譲渡された米国特許出願第919,772号には、ギャ ップを有する接続素子に、かかるギャップを介して延びる細長い接続部を有する 1つ以上のリードを場合によって配設することにより、上記した問題に極めて上 首尾に対処する半導体接続素子および方法が提供されている。本明細書において は、上記出願を引用してその説明に代える。接続素子は、チップその他の部品に 配置され、リードの接続部がチップの接点の上方を延びるように接続される。接 合操作の際には、かかる接続部は、接続素子に対して変位され、接点と係合され る。かかる新規な方法のある好ましい実施例においては、接続部は列において互 いに略平行に配置され、かつ、半導体チップの対応する接点と整合される。この 装置によれば、結合工具を各接続部に順次係合させて結合させることができる。 しかしながら、チップの接点の中心間の距離、従って、隣接するリード接続部間 の中心間距離は減少するので、この装置は制限を受ける。中心間の距離が著しく 小さいと、この装置は、結合操作の際に工具のシャンクを収容するのに十分なス ペースを提供することができない。工具は接続部を下方へ動かして対応する接点 と係合させるので、工具のシャンクは、この列にある隣接する次のまだ結合され ていない接続部を妨害する可能性がある。以下において更に説明するように、か かる妨害は、リードの不整合を補償しようとする場合にあるいは工具のシャンク の形状により、引き起こされあるいは悪化されることになる。かくして、かかる 欠点を軽減するとともに、中心間の距離が一層小さい場合でも上記したような方 法を実施することができる方法および接続素子がかなり必要となっている。 多くの場合、リードは、第1の端部が接続素子に固着され、第2の端部がリー ドの破砕性部分により本体に着脱自在に接続された接続部を有している。破砕性 部分は、工具の下方への移動の際に破壊する。本譲受人に譲渡された同時係属の 、米国特許出願第096,693号(本明細書においては、この出願を引用して その説明に代える)に更に説明されているように、リードの接続部を結合する場 合に使用される工具は、リード接続部の長手方向に移動する。この長手方向の移 動は、通常は、リードの破砕性部分から離隔し、固定された第1の端部へ向けて 、即ち、接続素子の本体に取着された状態にある端部へ向けて行われる。このよ うな動きがあると、リードは、結合前に多くの場合S字状に曲げられる傾向があ る。従って、工具の下方向への動きにより誘起されるリードの応力が有効に解除 される。 かかる長手方向の動きの際には、工具と係合したリードの結合領域は、工具と ともに動くべきである。リードが工具に対してスリップして工具がリードととも に長手方向に動くことができる場合には、S字形状は得ることができない。かく して、結合操作のこの観点における改良も所望される。 発明の概要 本発明の一の観点によれば、列をなして配置された複数の接点を有する半導体 チップその他の超小形電子集成体の一部を、前記列に並行して配置された接続部 を有する複数のリードを備えた接続構成素子に接続する方法が提供されている。 この方法は、接続構成素子を半導体チップ集成体と並設する工程と、接続部を対 応する接点に接続する工程とを備えている。接続部を並列配置する工程において は、接続部の列は、この列と整合する接点の列の上方に配置されるので、各接続 部は、前記列に沿った第1の方向に対応する接点から偏位される(offset )。接続工程においては、接続部および対応する接点は、第1の方向の列に沿っ て順次接続部に接続サイクルを実施することにより接続される。各接続部に対す る各接続サイクルは、1つ以上の接続部を工具と係合させ、係合された接続部と 工具とを下方へかつ第1の方向と反対の第2の方向に動かして対応する接点と係 合させる工程を備え、これにより、各接続サイクルの際に、工具および係合され た接続部は、隣接する未接続の接続部から離れて動く。工具は次の未接続の接続 部から離れて動くので、工具のシャンクに対するクリアランスを大きくすること ができる。 本発明の方法はまた、リードの接続部と接点との間の基準的な(nomina l)位置関係からのずれの量と方向を測定即ち決定する工程を有している。かか る測定は、機械/視覚系(machine−vision system)によ り、個々の接続ごとにあるいはより一般的には接続部の列全体に対して、接続構 成素子本体の校正マーク(fiducial mark)とチップその他の超小 形電子構成素子の校正マークとの間の基準位置関係からのずれを自動化視覚系を 使用して測定するなどして行うことができる。本方法はまた、かかるずれを補償 するように第2の方向への工具の移動の量を変える工程を備えることができる。 かかるずれは、基準位置からのずれが最大であっても、第2の方向への工具の動 きの量を零まで減少させないことが最も好ましい。即ち、第1の方向への接点か らのリード接続部の基準偏位は、第2の方向の基準位置からの最大ずれよりも大 きくすべきである。かくして、ずれを補償した後でも、工具は常に、次の未結合 のリードから離れて第2の方向に動くことになる。これに対して、基準偏位のな い基準位置からのずれを補償しようとするときには、次の未結合のリードへ向け ての第1の方向の工具の動きを必要とする場合があり、かくして、工具と未結合 リードとの間に干渉を引き起こす傾向が生ずる。 好ましくは、接続部は、上面および底面を有する本体と、上面と底面との間で 接続構成素子の本体を介して延びるギャップ即ち窓とを有している。各リードは 、ギャップを介して延びる接続部を有することができるとともに、ギャップの両 側で接続構成素子本体に固着される第1と第2の端部とを有することができる。 各接続部の第2の端部は、該第2の端部がリードに加えられる力に応答して本体 に対して実質上下方へ変位することができるように本体に取着されるのが望まし い。かかる構成においては、各リードの接続部は、移動工程の前は、接続構成素 子により両端が支持される。各リードの接続部は、対応する接点と係合するよう に、接続工程において下方へ曲げられる。 本発明の別の観点によれば、チップのような超小形電子集成体の一部を複数の リードを含む接続構成素子に接続する別の方法が提供されている。本発明のこの 観点に係る方法において使用される接続構成素子は、細長い接続部をそれぞれ有 する複数のリードを含むのが望ましい。各接続部は、リードから外方へ延び、か つ、結合工具と係合して接続リードに沿った工具の長手方向の動きを停止するよ うになっている停止部を形成する少なくとも1つの突起を有する。突起は、接続 リードの外縁から、あるいは上面から外方へ延びることができる。 あるいは、結合工具と係合するようになっている停止部を画成するようにリー ドの両外縁から外方へ対称的に延びる1対の突起を配設することができる。各突 起は、多くの場合は、少なくとも、工具に対面する係合縁と後縁とにより形成さ れる。係合縁は一般的には、約90°の角度をなしてリードの外縁に配置され、 一方、後縁は一般的には、120°乃至150°の角度で外縁に介在配置される 。 多くの場合、接続工程においては、各接続部には結合工具が係合し、接続部は 接続部の少なくとも一部が接続部の本体に対して変位するように動かされる。本 発明のこの観点に係る好ましい方法においては、工具の動きは、リード接続部の 長手方向の動きを含む。各接続部の突起にはこの動きの際に工具が係合するので 、接続部の係合領域は工具とともに長手方向に動く。接続部の第1の端部は多く の場合、接続構成素子の本体に取着保持され、工具は接続部がS字カーブに変形 するように第1の端部へ向けて長手方向に動かされる。かかる動作においては、 突起は接続部に対する工具の長手方向の滑りを阻止する。工具のこの動きにより 更に、接続構成素子の本体に対する各接続部の第2の端部を変位させるのが好ま しい。多くの場合、各接続部の第2の端部は、接続部を構成素子内において実質 上下方へ付勢することにより各接続部の第2の端部を接続構成素子から分離する ように各リードの破砕(frangible)部をこわすことによるなどして、 略下方への変位の際に接続構成素子本体から取り外される。 本発明の更に別の観点によれば、リードを含む接続構成素子が提供されている 。各リードは、本体から外方へ延びる少なくとも1つの突起を有するのが好まし い。突起は、接続リード上面または外縁から外方へ延ばすことができる。本発明 の更に別の観点によれば、各接続リードには、両外縁部から外方へ延びる1対の 突起が設けられる。好ましくは、各突起は少なくとも係合縁と後縁とから形成さ れ、係合縁は約90°の角度でリードの外縁に配置され、後縁は100°乃至1 50°の角度で外縁に介在配置される。 各リードは、第2の端部に隣接して配置される破砕性素子を含むことができる 。各破砕性素子は、1つのノッチ、即ち、リードの外縁から略内方へ延びて、外 縁間の幅よりも実質上小さい幅を有する首部を画成するノッチを含むことができ る。 本発明の別の観点によれば、本体と細長いリードとを備え、各リードは本体に 配置されたアンカー部と、本体の縁部を介してアンカー部から延びる接続部とを 有する接続構成素子が提供されている。例えば、各接続部は、本体の外縁を介し てかつ本体から離れて延びるように形成することができる。あるいは、各接続部 は本体の縁部を介して延びて上記したようにギャップまたは窓を画成することが できる。各リードは、縁部の近傍を長手方向に延びるテーパ部を有することによ り、縁部と交差する曲げにおけるリードの慣性モーメントは縁部から離れて長手 方向へ徐々に小さくなる。使用の際には、各接続部の結合領域は下方へ変位され 、好ましくは上記したように他の方向にも変位される。テーパ部により、リード は縁部でよじれるのではなく滑らかなカーブを描いて曲がる。これにより、リー ドは疲労および熱サイクルに対して耐性を発揮することができる。 図面の簡単な説明 本発明の他の利点と特徴を実施例に関して説明するが、実施例は本発明を説明 するためのもので、本発明を限定するものではない。実施例は図面に示されてい るが、図面において、 図1は、本発明に係る接続構成素子と半導体チップ集成体との接続を示す概略 斜視図であり、 図2は、本発明の結合方法を示す側面図であり、 図3は、半導体チップ集成体と接続構成素子との接続を示す平面図であり、 図4は、初期の並置状態にある半導体チップと接続素子とを示す平面図であり 、 図5は、結合処理の際の本発明の素子間の対応関係を示す概略図であり、 図6は、接続リードの破砕部の別の実施例を示す概略図であり、 図7は、破砕部と突起を有する本発明の1対の接続リードを示す平面図であり 、 図8は、突起を有する2つの接続リードの部分平面図であり、 図9は、外縁から延びる1つの突起を有する接続リードを示す部分平面図であ り、 図10は、上面から延びる突起を有する接続リードを示す部分平面図であり、 図11は、入れ子式の突起を有する1対の接続リードを示す部分概略図であり 、 図12は、2つの隣接する突起間の領域を拡大して示す概略図であり、 図13は、接続部の別の実施例を示す部分平面図である。 発明を実施するための最良の形態 以下、本発明の特定の実施例を図面に関して説明するが、下記の実施例は単な る例示であって、本発明の原理の適用を示す数多くの可能な特定の実施例の幾つ かを単に示すものに過ぎない。従って、当業者に自明の種々の変更と修正が、請 求の範囲に記載の本発明の精神、範囲および目的に包含されるものである。 本明細書において使用されている「上方」(”upwardly”)および「 下方」(”downwardly”)並びに「上」(”top”)および「底」 (”bottom”)なる語は、集成体に対する方向だけを示すものであり、基 準となる重力の枠について云うものではない。 本発明の一の実施例に係る集成体10が、図1および2に明瞭に示されており 、半導体チップ12と接続構成素子20とを備えている。従来の半導体チップ1 2は、上面14および底面16を有するとともに、多くの場合チップの外周部に 隣接して配置される中実体として一般には形成される少なくとも1列の電気接点 即ち接続パッド18を有している。チップはまた、上面に複数の校正マーク10 4を有しており、マークは接点18に対して所定の場所に配置されている。 ポリイミドのような誘電材料のフレキシブルな薄膜から形成される上部誘電層 22と、エラストマまたはゲルのような比較的軟質の従順な材料あるいは液体材 料を含む複合構造体から形成される底部層24とを有する接続構成素子20が形 成されている。上部および底部層は、接続構成素子の本体即ち支持構造体を構成 する。支持構造体は、双方の層を介して延びるとともに支持構造体を中央部28 と外側部27とに分離する少なくとも1つの細長い窓即ちギャップ26を有して いる。図1においては一つだけが図示されている導電性の端子31が、支持構造 体の中央部に配置されている。各端子は、導電性金属接続リード30に接続され ている。各リードには、ギャップを介して延びる細長いストリップ上の接続部3 2が設けられている。接続部は、ギャップ26を介して並行して延びている。接 続構成素子は、リードに対して所定の位置に配置された校正マーク102を本体 に有している。 各リードの接続部は、中央部28に取着される第1の端部即ち基端部34と、 支持構造体の外側部27に解放自在に連結される第2の端部即ち先端部36とを 有している。接続部の第2の端部36は、破砕性素子即ち破砕部38により支持 構造体の外側部27に取着されている。各破砕部は、接続部の第2の端部を外側 部に接続している。リードは、典型的には、金、銅または金と銅の双方を含む複 合材料のような1つ以上の展性のある金属から形成される。図1−4に明瞭に示 すように、各リードの各破砕部即ち破砕性素子は、リードの外縁40および42 から略内方に延びてネックを画成する1対のノッチ37および39により形成さ れている。かかるネックは、外縁間の接続リードの幅よりも実質上小さい幅を有 している。各ノッチに面により画定される夾角は、望ましくは約120乃至約1 50度、より好ましくは約135乃至約150度である。更に、ノッチのサイズ は、破砕部の幅が結合領域のリード自体の幅の約0.5倍となるように調整され る。 各接続リードには結合領域29が配設されており、この結合領域は接続部の第 2の端部と破砕部に隣接して配置されている。少なくとも1つの突起が各接続リ ードの本体から外方へ延びて、停止部46を形成している。以下において説明す るように、これらの停止部は結合工具と係合し、リードに対する工具の長手方向 の動きを制限しおよび/または停止させるようになっている。図1−4の実施例 においては、各接続リードの停止部46は細長い接続部の両外縁から外方へかつ 対称に延びる1対の突起47および48を有している。各突起は少なくとも、外 側部27の方向を向く係合壁52と、中央部28の方向を向く後壁54とにより 形成されている。図8に示すように、突起47および48の係合壁はリードの外 縁に対して約90°の角度αで配置され、一方、後壁は120°乃至150°の 角度βで外縁に対して介在配置されている。 本発明の一の実施例に係る方法においては、半導体チップが先づ、基板即ち平 坦な支持面25に配置される。次に、接続構成素子29をチップ12の上に配置 し(図1参照)、接続構成素子の底部層24をチップの上面14と対面させる。 接続構成素子は、該構成素子のギャップ26がチップの接点18の列と整合され るようにチップと並列して配置される。かくして、ギャップ26の長手方向の軸 線は、接点即ち接続パッド18の列の長手方向の軸線と整合し、即ち、該軸線と 略平行に延びる。各リードの接続部は、接点の列の長手方向の軸線と交差して延 びるギャップ26を介して位置決めされる。この並列配置工程は、TAB(テー プ自動化結合)テープに対して半導体チップを配置するのに広く使用されるタイ プの従来の位置決め素子を使用して行うことができる。位置決め装置は、1つ以 上のビデオカメラ108と、コンピュータ装置110と、サーボ機構112とを 有している。並列配置工程の際には、ビデオカメラとコンピュータ装置が接続構 成素子の本体とチップの基準マーク102および104の位置を検出する。カメ ラ108と装置110はまた、接続構成素子の相対的な位置を調整して、接続構 成素子とチップとの所望の整合を達成するようにサーボ機構に指令を出すことが できる。しかしながら、かかる補正によっても、接続構成素子の本体の全ての部 分をチップの連係部と整合させることは通常は不可能である。 図1および4に明瞭に示すように、集成体が並列配置状態にあるときには、各 リードの接続部は、チップの上面14のかかる接続部の垂直方向の突起35が図 1、2および4においてベクトルFにより示される第1の方向へ対応する接点か ら偏位するように、対応する接点を基準に配置される。これは、接続リード30 および連係する接点18に関して3次元で示す図1に明示されている。並列配置 状態にある部材の2次元平面図である図4においては、このような各偏位は、接 続部自体の中心線と対応する接点の中心線との間の空間として現れている。第1 の方向Fの偏位は、接続部の列に沿った方向、即ち、各接続部の長手方向と交差 する方向にある。かくして、接続部の第1の接続リードと係合させるように工具 50を配置する前に、半導体チップの各接点18の中心線と対応する接続部32 の中心線との間に第1の方向Aの所定の距離が存在している。所定の偏位即ち空 間Aの基準値は、結合処理において使用される工具50のシャンク即ち上部の外 周の寸法を含めた検討に従って選定され、特にこの基準値は上部の幅によって選 定される。かくして、工具の上部の幅が大きい場合には、偏位即ち空間を大きく すべきである。更に、偏位Aは、構成素子におけるトレランスおよび配置工程に おけるトレランスにより導入することができる基準値からの最大のずれと少なく とも同じにすべきであり、好ましくはかかるずれよりも大きくすべきである。 かかる点に関して、表IおよびIIは、図5に示す本発明の方法における接続 リードまたはその接続部32、接点18および結合工具60の好ましい寸法を示 す。図5において、リード接続部32aは、その基準位置が実線で示され、基準 位置からずれた位置が破線で示されている。位置32a’は、偏位Aの基準量か らの負のずれ(「−tol」)を示し、位置32a”は正のずれ(「+tol」 )即ち基準よりも大きい偏位を示す。表IIに示すように、基準偏位Aは、大き さが基準偏位からの最大の負のずれ(−tol)に等しいので、実際の偏位は零 よりも小さくなることはない。即ち、実際の偏位は常に零以上であり、リードの 接続部は常に、接点パッドから第1の方向へ変位し、即ち、最大トレランス状態 にはほとんどならず、接続部は接点パッドと整合させることができる。第1の方 向とは反対の第2の方向Sの負の実際の偏位は、トレランスのない(in−to lerance)集成体においては生じない。この場合、本明細書で云う偏位の 基準値は、使用される表示の如何に拘わらず、数多くの単位に亘って本方法にお いて得られる平均偏位である。幾つかの寸法系においては、基準偏位と実際の偏 位の範囲とは、例えば、「0、+50ミクロン、−0」のような、明確な基準偏 位を持たない非対称のトレランスとして示すことができる。しかしながら、かか る非対称のトレランスは、最大のずれと少なくとも等しい非ゼロの基準値を含む ことは明らかである。 自動視覚系により、種々のリードの実際の偏位が測定される。接続構成素子が チップに対して組み立てられると、視覚系のコンピュータ110が、チップの校 正マーク102に対する接続構成素子の校正マーク104の実際の位置に基づい て各列のリードの偏位値を算出する。一組の校正マークが1つの列の接点および リードに隣接して配置される場合には、この組の接続構成素子のマークの基準と なる相対的位置からのずれが、この列の全てのリードに関する基準となる相対的 な位置からのずれとして捉えることができる。かくして、接続構成素子のマーク 104が、チップの連係するマーク102に対するその基準位置から第1の方向 Fへ3ミクロン変位する場合には、系は、各接続部も同様にその基準位置から同 じ方向3ミクロンずれ、従って、全ての接続部の実際の変位は基準よりも3ミク ロン大きくなるとの推定を行う。他の校正マーク対に隣接するリードの他の列は 、異なるずれを有することができる。 チップの接点に対する接続部の長手方向の位置決めは、臨界性が実質上少ない 。接続部が細長いという特性を考えれば、各接続部は、接続部の長さの約半分以 下のかなりの量だけ、その基準位置から変位することができるが、対応する接点 と係合する接続部の部分を適宜の位置に残す。 接続構成素子20と半導体チップ12が上記のように、かつ、図1および4に 示すように並列配置されると、工具は1つのリードの接続部の結合領域と係合を 行うように略下方へ動く。 工具は、1993年7月23日付で出願され、本譲受人に同じく譲渡された同 時係属の米国特許出願第096,700号に記載のような半導体インナリード結 合工具とすることができる。本明細書においては、この出願を引用してその説明 に代える。 工具60(図1参照)には、下端64と上端66との間を延びる本体62が配 設されている。溝68が下端64に形成され、本体内を内方へ延びている。この 溝は、結合されるべき接続部32を収容するとともに、該接続部と係合するよう になっている。前記700’出願に記載のように、工具はまた、他のリードに関 して使用することができるように、溝68と交差して延びる溝69を有すること ができる。工具のシャンク即ち上部72が、本体62の上部から上方へ延びてい る。シャンクは多くの場合、本体62から離隔した上端に接続部と肩部74とを 有する。かかる構成は、工具を結合装置(図示せず)の作動位置に保持すること ができるように結合装置の工具ホルダと連係するようになっているので、装置が 発生する力とエネルギを以下において説明するように工具を介して案内すること ができる。 工具72のシャンク即ち上部がピラミッド状の形状をなしていることが、図1 に示されている。シャンクは、本体62との接合部に位置する下部から肩部74 に近接して配置された上端へかけて実質上広幅となるように形成されているので 、シャンクの上部の外径寸法は下部と比べて実質上大きくなっている。シャンク 62は多くの場合、底端部の長さが0.3−0.4mm(約8−10ミル)で、 直線部の断面が均一の寸法を有している。直線部の断面の上方の隣の部分の断面 においては、溝68と垂直方向に整合する中央線から面73へかけての第1の方 向Fのシャンクの深さ寸法Zは、シャンクの上端へ向けて増加する。このテーパ が付された形状により、シャンクには結合操作のための十分な強度が提供される 。しかしながら、かかる形状のシャンクは、工具が以下に説明するように下方へ 動くときに特に、余分なスペースが必要となる。 図1においては、シャンク72は工具の垂直方向の軸線B−Bから両方向へ傾 斜するように図示されているが、この垂直軸線と略平行に配置された1つ以上の 辺を有するシャンクを備えた工具は本発明の範囲に含まれるものである。かくし て、工具は、第1の方向F(列の未結合のリードの方向)を向く垂直な辺を有す ることができるとともに、他の方向を向く傾斜した辺を有することができる。か かるシャンクを有する工具の精確な形状は、特定の結合装置の構成および結合さ れるべき素子の特性とともに変わる。 結合操作においては、工具60は、下方向(図1におけるベクトルVの方向と は逆の方向)に動き、リードの接続部と係合して下方に付勢する。 工具60のこの下方への動きにより生ずる力は、接続部の結合領域39に印加 される。工具が更に下方へ動くと、破砕性素子38が破壊し、接続部の第2の端 部36を支持構造体の外側部27との接続から解除する。しかしながら、第1の 端部34は依然として支持構造体の中央部に接続している。この状態では、工具 50の垂直方向の動きにより、接続リードの結合領域39はチップの上面14へ 向けて略下方へ動くようになる。同時に、工具60はまた、接続部の第1の端部 34へ向けてリードの長手方向へ略水平に動かされる。同じく、工具とリードの 係合部は、対応する接続接点即ちパッド18の方向に横へ動く。図1においては 、工具の動きの水平長手方向の成分はベクトルHにより示されており、一方、こ の動きの横方向の成分はベクトルVで示されている。動きの横方向の成分は、列 に沿った、即ち、第1の方向即ち偏位方向Fとは反対の第2の方向Sにある。 各リードに関する工具の動きの横方向の成分は、視覚系により予め算出される ように、対応する接点からのリードの実際の偏位と大きさが等しい。かくして、 工具の横方向の動きは、接続部を対応する接点パッド18の方向へ変位させるの に十分である。即ち、工具と係合部は、(ベクトルFで示される)第1の方向即 ち偏位方向とは反対の(ベクトルSで示される)第2の水平方向へ動く。 図2に明瞭に示すように、この横方向の動きの成分により、工具と未結合のリ ードとの間に干渉を引き起こすことなく、不整合が補償される。工具60が当初 リード接続部32aと係合すると、工具とリードは、隣接する次の未結合の接続 部32bから離れて第2の方向へ動く。この動きの基準の大きさは、基準偏位A である。基準偏位(+/−tol)からのずれにより、系は第2の方向の大きさ を増減するが、工具の反対の第1の方向の動きを引き起こすことはない。これに 対して、系が工具の横方向の動きを提供して、基準偏位はない(A=0)が、基 準位置からのずれを補償するように構成されている場合には、基準位置からのリ ードの負の(第2の方向の)ずれが生ずるには、工具が隣接する次の未結合の接 続部へ向けて第1の方向に動くことが必要となる。かかる構成は、隣接するリー ド間の間隔を大きくすることが必要となる。 第2の方向の動きがあると、シャンクにクリアランスを設け易くなる。工具6 0は当初はリードの接続部と係合するので、その幅広の肩部74は、実線で示す ように、まだ接続されていない接続部30a、30bおよび30cの面の上方に 配置される。しかしながら、工具は下方向への動きを継続し、係合した接続部を チップの接点へ導くので、シャンクは未結合の接続部30b、30cなどへ向け て下降する。第2の方向Sへの横方向の動きにより、工具従ってシャンク72は 隣接する次の未結合の接続部30bから離れて動くとともに、工具は対応するチ ップの接点18aと整合するようになる。かくして、工具とシャンクは破線72 ’で示す位置まで動き、シャンクを接続部から離隔した状態とする。一方、横方 向の動きなしに操作を行おうとする場合には、工具とシャンクは72”で示すよ うな位置まで動き、ここで、シャンクは次の接続部30bを妨害することになる 。 垂直方向と横方向の動きの際には、工具はまた、第1の端部34へ向けてリー ドの長手方向のベクトルHの向きへ水平に動く。接続部と工具との摩擦および機 械係合が弱いと、工具は当初接続部に沿って長手方向へ摺動する可能性がある。 しかしながら、工具60が結合領域に接近すると、接続リードに沿った更なる摺 動は停止部46により阻止される。突起47および48の外周は結合工具の溝よ りも実質上幅広であるので、突起は工具が接続部に沿って摺動するのを阻止する とともに、工具のリードに対するブロック動作を阻止する。従って、この動きの 水平な長手方向の成分の次の部分において、工具と接続部は1つのユニットとし て結合する。 動きの長手方向の成分は、破砕性素子の破壊と下方向の動きとにより引き起こ される、接続部の第1の端部と結合領域との間の距離の増加を妨げるのに十分な ものとすべきである。水平な動きは、リードの接続部を略S字形状に曲げるのに 十分なものである。曲がった状態にあるリードに沿った、接続部の第1の端部と 結合領域との間の距離は、第1の端部を結合領域に接続する直線の長さよりも大 きい。即ち、リードは結合処理の際にはテンションを受けていない。動きの水平 成分により、リードは略S字形状を形成、即ち、略S字形に変形する傾向があり 、第1の端部34および結合領域39に隣接する部分はほぼ水平であり、間に挟 まれる部分は湾曲する。接続部の余分な長さの部分により生ずるS字状の曲がり により、接続構成素子の端子領域とチップの接点との接続の信頼性を高めること ができる。S字状の曲がりは、結合処理の際に工具50を接続部に適用すると形 成されるので、本発明の方法のこの工程の信頼性は、リードと結合工具との係合 の質による。リードの側部から外方へ延びる突起を有する停止部により、この係 合の質は高まり、リード形成処理の質を高めることができる。リードと結合工具 との係合の信頼性が一層高まることにより、停止部は、工具がリードを処理する 能力を高めることができるとともに、水平運動とS字形成機能の効率を高めるこ とができる。 結合装置は、リードを接点に結合するのに熱および/または超音波振動が利用 される。1つの接続リードと対応する接点との信頼性のある結合を形成すると、 結合工具50は、略上方に退却し、溝の軸線の方向即ち接点列の方向に沿って動 かされる。次に、結合工具50は、連係する接点から偏位した当初の位置にある 次の未形成かつ未結合のリードと係合される。この動きにおいては、既に結合さ れたリードと現在使用されているリードおよびパッドとの間に形成される開放ス ペースにより、工具およびその幅広の上部が少なくとも垂直および横方向へ容易 に動くことができる。工具および現在結合されているリードは、既に結合された リードに損傷を与えることなく、あるいは隣接する次の未結合のリードと接触す ることなく処理することができる。このようにして、接続サイクルは、第一の方 向Fの列に沿って連続するリードに対して繰り返される。製造操作は連続サイク ルで継続するので、開放スペースは結合が形成されるにつれて結合の列を下方に 伝播し、外観がジッパー状の素子に近似したものとなる。 接続部の異なるタイプの破砕部が図6に示されている。結合操作の前は、破砕 部38は接続部の第2の端部36を第2端部取着部31に接続している。図6に 示す各破砕部は、第2の端部取着部31および接続部の第2の端部36よりも横 断面積が小さい首部(33、33’または33”)を有している。図6に示す各 首部は、第2端部取着部36、36’36”を接続部の第2の端部31、31’ 、31”と接続している。図示されている初期の未変形の状態では、各首部33 、33’および33”は、接続部から第2端部止着部へベクトルSで示される方 向に傾斜している。かかる非対称の首部により、結合操作の際に接続部が第2の 方向Sへ容易に動くことができる。本発明は、いかなる動作理論によっても制限 を受けるものではないが、首部により加えられる力が接続部を側方へ引っ張るの で、結合工具は横方向の動きを容易に付与することができるものと考えられる。 図6の各破砕部は、接続部内を外縁から中央部へ向けて内方に延びる2つのノッ チにより形成されている。各ノッチは頂点を有している。図6の実施例Aでは、 細長い首部33は、所定の角度で互いに対して配置されている2つの側部33( a)および33(b)により画成されている。実施例Bの首部33’は均一な厚 さを有し、互いに略平行をなす2つの側部により画成されている。エッチングを 容易にするために、実施例AおよびBの頂点41および41’はそれぞれ、互い に長手方向に離隔して配置されている。実施例Cの比較的短い首部33”は、頂 点41”が互いに近接して配置されるように形成されている。 図11には、互いに干渉することなくインターフェースすることができる停止 部の入れ子式の突起を有するリードを備えた、本発明の実施例が示されている。 突起を入れ子式とすることにより、隣接するリードの停止部が互いに影響し合う ことなく、接続構成素子の接続リードを一層密に詰め込むことができる。 結合リードの突起は、長くかつ広幅である必要はない。図12に示すように、 かかる突起はスパー(spur)状形状物の形態に形成することができる。狭く てとがった突起を互いに近接して配置し、隣接するストリップが互いに極く近接 して配置されるようにすることができる。隣接する突起は、最も接近したポイン トで狭くすべきであり、これにより、リードを互いに接続するめっきブリッジに 欠陥がある場合には、ブリッジ接続は、結合の際に力が印加されたときに破砕し て自由になる。 本発明の停止部は、接続部から外方へ延びる1つの突起をもって有効に動作す ることができる。これらの実施例が図9および10に示されている。図9におい ては、1つの突起49が第1の水平な方向に延びている。図10においては、停 止部46の突起45は、接続部の上部から略上方へ延びている。図9の実施例に おいては、突起49は、接続部の1つの外縁に隣接して形成されている。いずれ の場合にも、リードに沿った工具の長手方向の摺動運動は、工具の溝と突起45 および49との係合があると、有効に停止させることができる。 ベクトルSで示される第2の水平方向のこの動きにおいては、工具60は当初 は、結合されるべきリードの接続部に対応する接点から最も離れた側から接近す る。結合操作の際に工具と接続部との係合を容易にするために、図6に示す接続 部には停止部が配設され、各停止部は工具とリードの動きとは逆の方向に延びる 1つの突起49を有している。かかる場合には、工具の溝は、接続部と接触する と突起49に係合する。 図13に示すように、別の実施例に係る構成素子は、接続構成素子の本体のギ ャップ即ち窓開口202を介して延びる細長いストリップ状金属リード200を 有している。上記したように、各リードはスロット202を介して延びる接続部 204を有しており、接続部は開口の一方の側で本体に取着された第1の端部2 06と、結合領域210と、他方の側で取着された第2の端部とを有している。 各第2の端部208は、上記したように破砕部212により本体に接続されてい る。突起214が結合領域210に隣接する接続部から突出し、工具の動きを拘 束する。 図13の構成においては、各リードは、接続部の固定端部即ち第1の端部20 6に隣接するテーパ部216を有している。テーパ部は、接続部の第1の端部に おいてギャップ即ち窓202を画成する本体の縁部218に隣接して配置されて いる。テーパ部の幅従って横断面積は、縁部218および接続部の第1の端部2 06から離れて接続部の第2の端部208へ向けて徐々に減少する。更に、(縁 部218と平行な)接続部と交差する水平の中立軸線を中心とする曲げの際のテ ーパ部の慣性モーメントは、同じ方向に減少する。好ましくは、テーパ部の形状 は、結合領域210において印加される垂直方向の力に対する曲げにおいて均一 な強度のビームに近似するように選定される。即ち、長手方向の距離に対する慣 性モーメントの変化の割合は、所定の垂直方向の力が結合領域210に印加され る場合に、曲げにおける最大の応力がビームの長手方向に沿った任意の位置にお いてほぼ同じになるように選定することができる。好ましくは、結合領域におけ る垂直な力により誘起される曲げモーメントに対するテーパ部の慣性モーメント の割合は均一となる。 テーパ部は、本体の縁部218にオーバーラップさせることができる。好まし くは、テーパ部は接続部204の隣接部と、リードの固定端部即ち第1の端部2 06とに滑らかに合流している。図13に示す構成素子は、上記したのと同じ態 様で使用される。この場合にも、各リードは接続部の第2の端部を本体から取り 外すように破砕部212において破壊される。結合領域は下方に動かされ、望ま しくは、第1の端部206へ向けて長手方向にかつ上記した理由により横向き水 平方向に水平に動かされる。この動きにより、リードは下方へ曲げられ、略S字 形状に形成される。テーパ部216により、第1の端部206に隣接しかつ接続 構成素子本体に隣接して、リードにおける徐々に湾曲する曲げ部の形成が促進さ れる。即ち、テーパ部により、この場所におけるリードのよじれの防止が促進さ れる。更に、完成品の使用の際には、テーパ部およびテーパ部の結果として形成 される漸次湾曲部により、リードの曲げの繰り返しにより生ずる疲労応力に対す る耐性を発揮することができる。 図13に示す構成においては、リードは結合操作の前は略平面をなし、テーパ 部216は、かかる面において互いに向けて、即ち、矢印FとSにより示される 方向に傾斜する1対の対向する壁により画成されている。他の形状も使用するこ とができる。例えば、テーパ部216を画成する直壁を、徐々に湾曲する壁によ り置き換えてリードを第2の端部208へ向かう方向に徐々に狭めることができ る。更に、リードは図示の面において均一な幅を有することができるが、厚さは 、同じ領域において図13に示すように図面と直交する垂直方向に徐々に小さく することができる。厚さを徐々に小さくすると同時に、幅を徐々に小さくするこ とができる。これらの変形例はいずれも、テーパ領域216において第1の端部 206から離れる方向へ徐々に小さくなる水平の中間面を中心とする慣性モーメ ントを有するリードを提供するのに使用することができる。 上記した特徴を有する数多くの変形および組み合わせを、本発明から逸脱する ことなく利用することができる。各リードには、図示のような2つのノッチによ るのではなく、一方の側から内方へ延びる1つのノッチにより画成される破砕部 を設けることができる。あるいは、破砕部は、リードの上面または底面にあるい は上面と底面の双方に溝を有することができる。あるいはまたは更に、破砕部は リードの他の部分とは異なる組成または硬度を有することができる。 リードは、破砕部を有する必要は全くない。かくして、各リードの接続部の第 2の端部は、該第2の端部が結合操作まで支持され、次いで工具が接続部を下方 へ偏位させたときに取り外されるように、接続構成素子の本体に解放自在に取着 することができる。 更に、本発明は、接続構成素子とともに適用することができ、接続構成素子の 第2の端部は結合操作の前は接続構成素子によっては支持されない。従来のTA Bテープのような構成素子は多くの場合、結合窓の縁部において平行に列をなし て配置されるリード列を有している。各リードは第1の端部においてのみ構成素 子の本体に取着され、第2の端部はリード自体によってのみ支持されている。各 リードは、自立する片持ち梁を形成している。本発明は、かかるタイプの構成素 子に適用することができる。 更にまた、リードの列は、チップおよび接続構成素子の周辺に隣接して配置す る必要はない。結合されるべきチップその他の構成素子の接点の位置に整合リー ドのあらゆる位置を使用することができる。チップその他の構成素子がその接点 担持面の中心に隣接して1列以上の接点を有する場合には、接続構成素子は構成 素子の中心に隣接して対応する列のリードを有する。 上記した実施例においては、リードは1つだけが各サイクルにおいて係合され 結合される。しかしながら、本発明は、結合工具が各サイクルにおいて複数のリ ードと係合する「ギャング結合」(”gang bonding”)に適用する こともできる。かかる工具は、複数のリードに係合するように平行する複数のス ロットを有するプレート状チップを有することができる。しかしながら、各サイ クルにおいては、工具は、次のサイクルにおいて複数の新しいリードと係合する ように、一層長い距離に亘って列に沿って変位される。本発明の種々の特徴を省 略することができる。例えば、各リードの突起は、リードと結合工具との摩擦係 合がS字状の曲げを形成するのに十分なものである場合には、省略することがで きる。 産業上の利用可能性 本発明の方法と装置は、半導体チップのような超小形電子素子を外部回路に、 接続工具によりチップおよび回路の部分が妨害されることなく、接続することが できる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グレインジ,ジョン アメリカ合衆国95014カリフォルニア州 クパーチノ,スターン・アヴェニュー・ 10380

Claims (1)

  1. 【特許請求の範囲】 1.列をなして配置された複数の接点を有する超小形電子集成体の部分を並列に 配置された接続部を有する複数のリードを含む接続構成素子に接続する方法であ って、 (a)接続部の前記列が接点の前記列と整合して該接点列の上方に配置されか つ各接続部が前記列に沿った第1の方向に対応する接点から偏位するように前記 接続構成素子を超小形電子集成体の前記部分と並列配置する工程と、 (b)前記第1の方向へ列に沿って順次前記接続部に対して接続サイクルを実 施することにより接続部を対応する接点に接続する工程とを備え、各接続部に対 する接続サイクルは、接続部を工具と係合させる工程と、係合した接続部と工具 とを下方にかつ前記第1の方向と反対の第2の方向に動かして対応する接点と係 合させる移動工程とを有し、各接続サイクルに際して工具および係合した接続部 は隣接する次の未接続の接続部から離れて動くことを特徴とする方法。 2.前記並列配置工程は前記リードが基準偏位により前記第1の方向へ前記接点 から偏位するように行われるが、前記並列配置工程は各リードと対応する接点と の間の実際の偏位距離が前記基準偏位の距離からずれることができるように基準 状態からのずれを受け、前記方法は更に前記リードに関する実際の偏位距離を測 定するとともに各接続サイクルにおいて係合する接続部に関する実際の偏位距離 に等しくなるように各接続サイクルにおける前記第2の方向の前記工具の動きの 量を調整する工程を備えることを特徴とする請求の範囲第1項に記載の方法。 3.前記並列配置工程は実際の偏位を少なくする傾向がある方向のずれの最大量 が前記基準偏位以下であるように行われることを特徴とする請求の範囲第2項に 記載の方法。 4.前記接続工程の前は接続部は実質上まっすぐでありかつ互いに平行であるこ とを特徴とする請求の範囲第1項に記載の方法。 5.前記接続構成素子は上面および底面と、該上面および底面間を前記接続構成 素子を介して延びるギャップとを有する本体を備え、前記各接続部は前記ギャッ プを介して延びるとともに前記ギャップの両側で前記接続構成素子に取着された 第1および第2の端部を有し、各接続部の前記第2の端部は前記第2の端部がリ ードに印加される力に応答して前記本体に対して略下方に変位することができる ように前記接続素子に取着され、前記各リードの前記接続部は両端部が前記移動 工程の前は接続構成素子により支持され、前記各リードの接続部は前記接続工程 の際に下方へ曲げられて対応する接点と係合することを特徴とする請求の範囲第 1項に記載の方法。 6.前記各接続部は前記底面から離隔して前記ギャップと交差して延びることを 特徴とする請求の範囲第5項に記載の方法。 7.前記各接続部の前記各第2の端部は前記接続構成素子に取り外し自在取着さ れ、前記移動工程は前記変位の際に前記接続構成素子から前記各接続部の前記第 2の端部を下方向へ取り外すように行われることを特徴とする請求の範囲第5項 に記載の方法。 8.前記各リードは接続部の前記第2の端部に隣接して配置された破砕性素子を 更に有し、該破砕性素子は前記接続工程において破壊されることを特徴とする請 求の範囲第5項に記載の方法。 9.前記各リードの前記各破砕性素子は前記リードの外縁間の幅よりも実質上小 さい幅を有する首部を画成するように前記リードの前記外縁から内方へ延びる1 対のノッチを有することを特徴とする請求の範囲第8項に記載の方法。 10.前記各接続サイクルの際に工具は接続部の第1の端部へ向かう方向へ動か され、前記各接続部は本体から外方へ延びかつ停止部を形成する少なくとも1つ の突起を有し、前記停止部は前記工具を停止するとともに前記接続部に沿った前 記工具の長手方向の動きを停止し、突起に隣接する前記各接続部の結合領域は接 続部の第1の端部へ向けて動かされることを特徴とする請求の範囲第9項に記載 の方法。 11.前記少なくとも1つの突起は前記接続リードの上面から外方へ延びること を特徴とする請求の範囲第10項に記載の方法。 12.前記少なくとも1つの突起は接続リードの前記外縁から外方へ延びること を特徴とする請求の範囲第11項に記載の方法。 13.前記各接続リードは前記両外縁から外方へかつ対称に延びて前記停止部を 画成する1対の突起を有することを特徴とする請求の範囲第10項に記載の方法 。 14.前記各突起は少なくとも前記工具と対向する係合縁と外縁とにより形成さ れ、前記係合縁は約90°の角度でリードの外縁と交差し、前記後縁は120° 乃至150°の角度で前記外縁と交差することを特徴とする請求の範囲第13項 に記載の方法。 15.前記各接続サイクルは更に前記工具を使用して前記接続リードを対応する 接点に結合する工程を含むことを特徴とする請求の範囲第1項に記載の方法。 16.前記移動工程において前記接続部は前記接続構成素子に対して前記第2の 端部を変位するようにギャップの中へ略下方に変位されることを特徴とする請求 の範囲第4項に記載の方法。 17.前記各接続サイクルは工具を持ち上げる工程と工具を前記列に沿って変位 させる工程とを含むことを特徴とする請求の範囲第2項に記載の方法。 18.複数の接点を有する超小形電子集成体の部分を、外方へ延びる少なくとも 1つの突起を有する細長い接続部をそれぞれ備えた複数のリードを含む接続構成 素子に接続する方法であって、 (a)前記各リードが対応する接点に隣接するように前記接続構成素子を半導 体チップ集成体の前記部分と並列配置する工程と、 (b)前記工具の前記少なくとも1つの突起との係合により接続部に対する前 記工具の長手方向への動き制限するように接続部を工具と係合させるとともに、 接点と係合するように前記各接続部の結合領域を変位させることにより前記各接 続部の前記結合領域を対応する接点に接続する工程とを備え、前記変位工程は工 具を長手方向に動かすことにより係合した接続部の結合領域を長手方向に動かす 工程を含むことを特徴とする方法。 19.前記並列配置工程は前記接続構成素子の支持構造体が前記接点が配置され た前記部分の前面に位置するとともに、前記リードの前記接続部が前記接点の上 方を前記支持構造体から延びるように行われ、前記変位工程は係合した工具と結 合領域とを前記部分へ向けて下方へ変位させるとともに、接合部の第1の端部を 前記支持構造体に取着した状態に保持する工程を含み、前記工具と結合領域を前 記長手方向に動かす前記工程は工具と結合領域を前記支持構造体と前記接続部の 第1の端部に対して接続部の第1の端部へ向けて長手方向に動かす工程を含むこ とを特徴とする請求の範囲第18項に記載の方法。 20.各リードに関して前記工具を長手方向に動かす前記工程は前記工具を接続 部と係合させた後に開始されることを特徴とする請求の範囲第19項に記載の方 法。 21.各リードに関して工具と結合領域を前記長手方向に動かす前記工程は、工 具の下方への動きの少なくとも一部に関して工具と結合領域とが動きの水平およ び垂直方向の成分を有する経路に沿って動くように、前記工具と結合領域を下方 へ変位させる工程の際に行われることを特徴とする請求の範囲第19項に記載の 方法。 22.(a)上面と底面とを有する支持構造体と、 (b)複数の導電性リードとを備え、各リードは前記支持構造体から長手方向 に延びる細長い接続部を有し、各リードは前記支持構造体に取着された第1の端 部と前記支持構造体に対して移動自在の第2の端部とを有し、前記各接続部は構 成素子が超小形電子集成体の部分に配置されてから工具と係合して下方に曲げら れて接点と係合し、前記各接続部は長手方向と交差して接続部から延びる少なく とも1つの突起を有し、該突起はリードに沿った工具の長手方向の動きを制限す ることを特徴とする超小形電子接続構成素子。 23.前記支持構造体は前記面間を延びるギャップを有し、前記リードは各リー ドが前記ギャップの一方の側で支持構造体に取着された前記第1の端部と、前記 ギャップの他方の側で前記支持構造体に取り外し自在に取着された第2の端部と を有し、前記各リードの接続部は前記構成素子の配置の際に前記支持構造体によ り両端部が支持されることを特徴とする請求の範囲第22項に記載の構成素子。 24.前記ギャップは細長いスロットであり、複数の前記接続部は第1と第2の 水平方向に延びるように列をなして並行して配置されていることを特徴とする請 求の範囲第23項に記載の構成素子。 25.前記各リードは第2端部取着部と、接続部の第2の端部を該第2端部取着 部と接続させる破砕部とを有し、前記各第2端部取着部は前記支持構造体に取着 され、前記接続部の前記第2の端部は前記リードの前記破砕部を介して前記支持 構造体に取着されていることを特徴とする請求の範囲第24項に記載の構成素子 。 26.前記各リードの破砕部は第2端部取着部およびリードの接続部よりも横断 面が小さい首部を有し、前記各首部は前記接続部から前記第2端部取着部へ前記 第2の水平方向に傾斜して延びることを特徴とする請求の範囲第25項に記載の 構成素子。 27.前記各リードは2つの対向する外縁と中央部とを有し、前記首部は頂点を 有するとともに前記外縁の一方から前記中央部へ向けて延びる少なくとも1つの ノッチにより形成されていることを特徴とする請求の範囲第26項に記載の構成 素子。 28.破砕部の前記首部は前記両外縁から前記中央部へ延びる2つの前記ノッチ により形成されていることを特徴とする請求の範囲第27項に記載の構成素子。 29.前記2つのノッチの前記頂点は互いに対面して配置されていることを特徴 とする請求の範囲第28項に記載の構成素子。 30.前記2つのノッチの前記頂点は長手方向に互いに離隔して配置されていこ とを特徴とする請求の範囲第29項に記載の構成素子。 31.前記各ノッチは互いに対して角度をなして配置された2つのまっすぐな辺 により形成されていることを特徴とする請求の範囲第29項に記載の構成素子。 32.前記各停止部は前記第1の水平方向に延びる突起を有することを特徴とす る請求の範囲第23項に記載の構成素子。 33.前記突起は接続部の外縁から外方へ延びることを特徴とする請求の範囲第 32項に記載の構成素子。 34.前記各停止部は前記接続リードの上面から上方へ延びる突起を有すること を特徴とする請求の範囲第23項に記載の構成素子。 35.前記各接続リードは両外縁から外方へ対称的に延びる1対の前記突起を有 することを特徴とする請求の範囲第32項に記載の構成素子。 36.前記各突起は少なくとも係合縁と後縁とにより形成され、係合縁は約90 °の角度でリードの前記外縁に対して配置され、前記後縁は120°乃至150 °の角度で前記外縁に対して介在配置されていることを特徴とする請求の範囲第 32項に記載の構成素子。 37.(a)支持構造体と、 (b)複数の導電性リードとを備え、各リードは細長い接続部を有し、各接続 部は前記支持構造体に取着された第1の端部と前記支持構造体に対して移動自在 の第2の端部とを有し、前記各リードは接続部の第1の端部に隣接する支持構造 体の縁部を介して延びるとともに前記支持構造体から長手方向に延びており、前 記各接続部は構成素子が超小形電子集成体の部分に配置されてから接点と係合す るように工具と係合して下方に曲がることができ、前記各接続部は縁部に隣接し てテーパ部を有し、各テーパ部は水平中立軸線を中心とする曲げにおいてリード の第1の端部から離れかつ支持構造体の縁部から離れて長手方向に徐々に減少す る慣性モーメントを有することを特徴とする超小形電子接続構成素子。 38.前記各テーパ部は前記縁部を介して延びることを特徴とする請求の範囲第 37項に記載の構成素子。 39.前記リードは結合工具が係合するようになっている前記第1の端部から離 隔して結合領域を有し、前記各テーパ部は前記結合領域において印加される垂直 方向の力に対して曲げにおいて均一な強度のビームに近似することを特徴とする 請求の範囲第37項に記載の構成素子。 40.前記各接続部は伸びの方向と交差して延びる突起を有し、各リードの前記 結合領域はリードの第1の端部から離隔する側で前記突起にすぐ隣接して配置さ れていることを特徴とする請求の範囲第39項に記載の構成素子。
JP51102896A 1994-09-19 1995-09-19 リードの動きをともなう超小形電子結合 Expired - Lifetime JP3658407B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/308,741 US5491302A (en) 1994-09-19 1994-09-19 Microelectronic bonding with lead motion
US08/308,741 1994-09-19
PCT/US1995/011899 WO1996009745A1 (en) 1994-09-19 1995-09-19 Microelectronic bonding with lead motion

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004325234A Division JP3822892B2 (ja) 1994-09-19 2004-11-09 超小形電子集成体の部分を接続構成素子に接続する方法及び超小形電子接続構成素子

Publications (2)

Publication Number Publication Date
JPH10506235A true JPH10506235A (ja) 1998-06-16
JP3658407B2 JP3658407B2 (ja) 2005-06-08

Family

ID=23195203

Family Applications (2)

Application Number Title Priority Date Filing Date
JP51102896A Expired - Lifetime JP3658407B2 (ja) 1994-09-19 1995-09-19 リードの動きをともなう超小形電子結合
JP2004325234A Expired - Lifetime JP3822892B2 (ja) 1994-09-19 2004-11-09 超小形電子集成体の部分を接続構成素子に接続する方法及び超小形電子接続構成素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2004325234A Expired - Lifetime JP3822892B2 (ja) 1994-09-19 2004-11-09 超小形電子集成体の部分を接続構成素子に接続する方法及び超小形電子接続構成素子

Country Status (8)

Country Link
US (2) US5491302A (ja)
EP (1) EP0800753B1 (ja)
JP (2) JP3658407B2 (ja)
KR (1) KR100334990B1 (ja)
AT (1) ATE256378T1 (ja)
AU (1) AU3555995A (ja)
DE (1) DE69532298T2 (ja)
WO (1) WO1996009745A1 (ja)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5852326A (en) * 1990-09-24 1998-12-22 Tessera, Inc. Face-up semiconductor chip assembly
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5977618A (en) * 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5915752A (en) * 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
JPH07101699B2 (ja) * 1993-09-29 1995-11-01 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷回路基板及び液晶表示装置
US20020053734A1 (en) * 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US6486003B1 (en) 1996-12-13 2002-11-26 Tessera, Inc. Expandable interposer for a microelectronic package and method therefor
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
KR100407055B1 (ko) 1995-09-18 2004-03-31 테세라, 인코포레이티드 유전체층을갖는마이크로전자리드구조
US6239384B1 (en) 1995-09-18 2001-05-29 Tessera, Inc. Microelectric lead structures with plural conductors
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US5966592A (en) 1995-11-21 1999-10-12 Tessera, Inc. Structure and method for making a compliant lead for a microelectronic device
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US6460245B1 (en) * 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
US5868301A (en) * 1996-04-10 1999-02-09 Tessera, Inc. Semiconductor inner lead bonding tool
JPH09289404A (ja) 1996-04-24 1997-11-04 Honda Motor Co Ltd リボンとボンディングワイヤとマイクロ波回路用パッケージ
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
US6081035A (en) * 1996-10-24 2000-06-27 Tessera, Inc. Microelectronic bond ribbon design
US5977624A (en) * 1996-12-11 1999-11-02 Anam Semiconductor, Inc. Semiconductor package and assembly for fabricating the same
US6266872B1 (en) 1996-12-12 2001-07-31 Tessera, Inc. Method for making a connection component for a semiconductor chip package
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6130116A (en) 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US6083837A (en) * 1996-12-13 2000-07-04 Tessera, Inc. Fabrication of components by coining
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5937276A (en) 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
AU6878398A (en) 1997-04-02 1998-10-22 Tessera, Inc. Chip with internal signal routing in external element
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
US6255723B1 (en) 1997-10-27 2001-07-03 Tessera, Inc. Layered lead structures
JP3061017B2 (ja) * 1997-10-31 2000-07-10 日本電気株式会社 集積回路装置の実装構造およびその実装方法
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
SG73490A1 (en) 1998-01-23 2000-06-20 Texas Instr Singapore Pte Ltd High density internal ball grid array integrated circuit package
US6518160B1 (en) 1998-02-05 2003-02-11 Tessera, Inc. Method of manufacturing connection components using a plasma patterned mask
US6403891B1 (en) * 1998-03-27 2002-06-11 Intel Corporation Metallization removal under the laser mark area for substrates
US6274822B1 (en) 1998-03-27 2001-08-14 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
US6465744B2 (en) * 1998-03-27 2002-10-15 Tessera, Inc. Graded metallic leads for connection to microelectronic elements
US6196042B1 (en) 1998-04-03 2001-03-06 Tessera, Inc. Coining tool and process of manufacturing same for making connection components
US6309910B1 (en) 1998-05-18 2001-10-30 Tessera Inc. Microelectronic components with frangible lead sections
US6218213B1 (en) 1998-06-03 2001-04-17 Tessera, Inc. Microelectronic components with frangible lead sections
JP2924898B1 (ja) * 1998-06-19 1999-07-26 住友電気工業株式会社 リード用部材
US6492201B1 (en) 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6248656B1 (en) 1998-08-13 2001-06-19 Tessera, Inc. Metal-jacketed lead manufacturing process using resist layers
JP2000208181A (ja) * 1999-01-08 2000-07-28 Aisin Aw Co Ltd 電子部品及びその製造装置
US6078100A (en) 1999-01-13 2000-06-20 Micron Technology, Inc. Utilization of die repattern layers for die internal connections
US6378758B1 (en) 1999-01-19 2002-04-30 Tessera, Inc. Conductive leads with non-wettable surfaces
US6334942B1 (en) * 1999-02-09 2002-01-01 Tessera, Inc. Selective removal of dielectric materials and plating process using same
JP2003502866A (ja) * 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10116069C2 (de) * 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
JP2003007773A (ja) * 2001-06-25 2003-01-10 Nec Corp ボンディングツールおよびボンディング方法
US6730134B2 (en) 2001-07-02 2004-05-04 Intercon Systems, Inc. Interposer assembly
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US20040216504A1 (en) * 2003-04-29 2004-11-04 William Yueh Bond tool for notching a lead in semiconductor package
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
JP2007528120A (ja) * 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
US20050085016A1 (en) * 2003-09-26 2005-04-21 Tessera, Inc. Structure and method of making capped chips using sacrificial layer
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US20050189622A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
US8608080B2 (en) * 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents
US8240022B2 (en) * 2006-09-26 2012-08-14 Feinics Amatech Teorowita Methods of connecting an antenna to a transponder chip
US7979975B2 (en) * 2007-04-10 2011-07-19 Feinics Amatech Teavanta Methods of connecting an antenna to a transponder chip
US7581308B2 (en) 2007-01-01 2009-09-01 Advanced Microelectronic And Automation Technology Ltd. Methods of connecting an antenna to a transponder chip
US8322624B2 (en) * 2007-04-10 2012-12-04 Feinics Amatech Teoranta Smart card with switchable matching antenna
US7546671B2 (en) * 2006-09-26 2009-06-16 Micromechanic And Automation Technology Ltd. Method of forming an inlay substrate having an antenna wire
US20080179404A1 (en) * 2006-09-26 2008-07-31 Advanced Microelectronic And Automation Technology Ltd. Methods and apparatuses to produce inlays with transponders
JP5130867B2 (ja) * 2006-12-14 2013-01-30 日立電線株式会社 半導体装置用テープキャリアおよびその製造方法
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US7980477B2 (en) * 2007-05-17 2011-07-19 Féinics Amatech Teoranta Dual interface inlays
TW200905824A (en) * 2007-07-19 2009-02-01 Advanced Semiconductor Eng Method of cutting signal wire reserved on circuit board and circuit layout thereof
CN101874296B (zh) 2007-09-28 2015-08-26 泰塞拉公司 利用成对凸柱进行倒装芯片互连
JP5350962B2 (ja) * 2009-09-30 2013-11-27 富士通株式会社 電子部品、基板ユニット及び情報処理装置
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091825A (en) * 1988-03-29 1992-02-25 Hughes Aircraft Company Orthogonal bonding method and equipment
US4859806A (en) * 1988-05-17 1989-08-22 Microelectronics And Computer Technology Corporation Discretionary interconnect
US5041901A (en) * 1989-05-10 1991-08-20 Hitachi, Ltd. Lead frame and semiconductor device using the same
JP2534132B2 (ja) * 1989-05-15 1996-09-11 株式会社新川 ボンデイング方法
JPH034547A (ja) * 1989-06-01 1991-01-10 Matsushita Electric Ind Co Ltd 半導体装置
US5127570A (en) * 1990-06-28 1992-07-07 Cray Research, Inc. Flexible automated bonding method and apparatus
EP0464232B1 (de) * 1990-06-30 1994-03-16 Dr. Johannes Heidenhain GmbH Lötverbinder und Verfahren zur Herstellung einer elektrischen Schaltung mit diesem Lötverbinder
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5153981A (en) * 1991-06-20 1992-10-13 Hughes Aircraft Company Universal apparatus for forming lead wires
US5915752A (en) * 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion

Also Published As

Publication number Publication date
JP3658407B2 (ja) 2005-06-08
WO1996009745A1 (en) 1996-03-28
KR970706712A (ko) 1997-11-03
DE69532298T2 (de) 2004-09-16
ATE256378T1 (de) 2003-12-15
KR100334990B1 (ko) 2002-06-20
DE69532298D1 (de) 2004-01-22
EP0800753A4 (en) 2001-01-17
AU3555995A (en) 1996-04-09
EP0800753B1 (en) 2003-12-10
EP0800753A1 (en) 1997-10-15
US5619017A (en) 1997-04-08
US5491302A (en) 1996-02-13
JP3822892B2 (ja) 2006-09-20
JP2005101638A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
JPH10506235A (ja) リードの動きをともなう超小形電子結合
US5398863A (en) Shaped lead structure and method
KR100322191B1 (ko) 와이어 본딩방법
JPH08501907A (ja) 半導体インナリードボンディングツール
JP2004214676A (ja) 半導体デバイスを実装するための複合金属柱状部
TWI395301B (zh) 使用在金屬氧化物半導體場效電晶體球閘陣列封裝技術上之摺疊框架載體
JP2009177078A (ja) 実装構造
EP1189722B1 (en) Efficient energy transfer capillary
US6527163B1 (en) Methods of making bondable contacts and a tool for making such contacts
JPH02170548A (ja) 半導体装置
JP2002170838A (ja) 半導体装置およびその製造方法
US5662263A (en) Single point bonding method
US6509205B2 (en) Apparatus and method for providing mechanically pre-formed conductive leads
KR100346514B1 (ko) 와이어 본딩방법
US6657286B2 (en) Microelectronic assembly formation with lead displacement
JP2976947B2 (ja) バンプ形成方法
JP2849181B2 (ja) 半導体装置の外部リード成形方法
JP2592252B2 (ja) ブラシアセンブリーの製造方法
US20020182843A1 (en) Method for connecting semiconductor unit to object via bump
DE102012203699A1 (de) Konzept zur spannungsarmen mechanischen Verbindung eines Halbleiterbauelements mit einem Substrat
JPH104096A (ja) バンプ構造体及びバンプ形成方法
JP2005340677A (ja) ワイヤボンダの押さえパーツおよび支持パーツ
JPH0488646A (ja) フィルムキャリア型半導体装置の製造方法
JPH07130749A (ja) 電子部品のリード接合装置並びに接合方法
JPS61183935A (ja) 半導体チツプの装着方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040810

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080318

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term