JPH10504952A - 直接変換受信機 - Google Patents

Abstract

(57)【要約】 受信機は、アンテナおよびブロッキングフィルタを有する入力手段を含んでおり、ブロッキングフィルタの出力側は増幅器に接続されている。入力信号は分岐されかつそれぞれ発振器によって生成される同相信号および直交位相信号とミキサ回路において混合される。それぞれのミキサ回路からの出力はローパスフィルタおよび制限回路に供給される。それぞれのローパスフィルタからの出力はそれぞれ加算器回路の入力側に供給され、加算器回路の一方は同相信号および直交位相信号を加算するために設けられており、加算器回路の他方は同相信号および直交位相信号を減算するために設けられている。これは、同相信号および直交位相信号軸の中間にある軸を有しているそれぞれの出力信号を生成するためである。これらの信号は、同相信号および直交位相信号と一緒に、それぞれ制限回路を通って、データを回復するためにデコーダ回路に供給される。制限回路の出力は、４５°づつ分離されている８つの可能な位相状態に量子化された信号を表している。入力信号が変調されたＧＦＳＫであるとき、ベクトルは常に、少なくとも１つの軸と交差し、従ってデータ回復の前に回転の方向を確定することができる。択一的な実施例において、加算器回路に代わって、レシオメトリックな組み合わせ回路を使用することができ、かつこのことは特に、シンボル当たりの位相ずれがビット対組み合わせに依存して±４５°または±１３５°であるπ／４ＤＱＰＳＫ変調に対して有用であり、かつこの実施例では、１６個のセクタおよび２２．５°の位相解豫度を有する少なくとも８つの軸が生成される。

Description

【発明の詳細な説明】 直接変換受信機 本発明は、無線系に使用される直接変換受信機に関する。 無線受信機に、嵩ばりかつ高価な帯域中間周波フィルタの使用を回避する直接 変換を採用することは公知である。また、高周波フィルタの使用は著しく簡素化 されておりかつ受信機全体を単一チップ上に集積することができる。 実際に、特にデジタル通信環境において、直接変換の成功する設計企画に対し て障害となる主なものの１つは、自動利得制御（ＡＧＣ）に対する要求である。 ＡＧＣはベースバンドから導き出さなければならず、このためにＡＧＣは、今日 のデジタル系において通例使用されているバースト信号を用いた使用の場合著し く緩慢になることが多い。 第１図および第２図を参照するに、第１図は、低データレートページング受信 機においてしばしば使用される装置を示している。この装置は、ブロッキングフ ィルタ４の入力側に接続されているアンテナ２を含んでおり、このフィルタの出 力側は増幅器６の入力側に接続されている。増幅器の出力は、それぞれミキサ８ ，１０の入力側に供給され、これらミキサはそれぞれ の第２入力側において発振器１２からの出力を受信する。ミキサ８は発振器１２ から０°の位相にある信号を受信し、かつミキサ１０は発振器１２から９０°の 位相にある信号を受信する。ミキサ８および１０はそれぞれローパスフィルタ１ ４，１６の入力側に供給され、その出力はそれぞれリミッタ１８，１９に供給さ れる。リミッタ１８からの出力は同相信号Ｉであり、かつリミッタ１９からの出 力は直交位相信号Ｑである。ここに説明した回路はいずれのＡＧＣも必要としな い。 受信機の入力が周波数シフトキーイング信号（ＦＫＳ）であるならば、第２図 に図示されているようにベクトル表示することができる。第２図の左側の図は、 入力がいずれのの位相角度をとることもできることを示しており、一方厳格な制 限後は、Ｉ信号およびＱ信号は、第２図の右側の図に示されているように、いず れか４つの可能な位相状態に量子化されている。 ＦＳＫ変調を復調するために、ベクトルの回転方向を確定することが必要であ る。このことは、ベクトルがそれぞれのデータビットに対して数サイクル回転す るはずであるので、変調指数が高いページング系においてはまっすぐな前進方向 である。その場合制限されたＩおよびＱ出力信号は相互に９０°における矩形波 のバーストになり、回転の方向に依存して進んでいるかまたは遅れている。制限 されたＩおよびＱ信号を位 相感応検出器（例えばＤ形フリップフロップ）において比較することによって、 位相差の極性、およびひいては変調を回復することができる。 しかし、ガウス周波数シフトキーイング（ＧＦＳＫ）のような一層スペクトル 的に敏感で、低い変調指数の方式では、ベクトルはデータビット当たり５０°程 度に僅かしか回転することができない。このことは、ベクトルが、１つの象限内 に完全に留まる可能性があることを意味し、その場合リミッタ出力側において変 化がない。この場合データは回復可能でない。 本発明の課題は、ＡＧＣを必要としない、位相変調信号を用いた使用に対する 直接変換受信機を提供することである。 本発明によれば、無線媒体を介して送信される入力信号を受信するための手段 と、受信された入力信号から同相信号および直交位相信号を生成するための手段 と、厳格に制限された信号のバーストの形の同相信号および直交位相出力信号を 生成するための手段とを有している受信機において、該受信機は、同相信号およ び直交位相信号軸に対して中間にある付加的な軸を生成するように設けられてい る回路手段を備え、前記中間の軸から厳格に制限された信号のバーストが生成さ れ、かつ該厳格に制限された信号のバーストを受信するために設けられかつ受信 された無線信号に相応するデータを生成するために設けられている復号化手段を 備えていることを特徴とする受信機が提供される。 上記の回路手段は、第１および第２の加算器回路を含むことができ、その第１ の加算器回路は、同相および直交位相信号を加算するために設けられており、か つその第２の加算器回路は、同相および直交位相信号を減算するために設けられ ており、これにより同相および直交位相信号軸の中間にある軸を有する信号を生 成する。 上記の回路手段は、同相および直交位相信号軸の中間にある８つの軸を生成す るために設けられているレシオメトリックな組み合わせ回路を含むことができる 。 次に本発明の種々の実施例を、添付図面を参照して説明する。その際 第３図は、４つのリミッタを使用した直接変換受信機を示し、 第４図は、４軸受信機におけるベクトル信号表示を示し、 第５図は、ＦＳＫデコーダのブロック図を示し、 第６図は、‘ｎ’個のリミッタを使用する直接変換受信機のブロック図を示し、 第７図は、Π／４ＤＱＰＳＫ（差分直交位相シフトキーイング）デコーダのブロ ック図を示す。 第３図を参照するに、４つのリミッタを使用した直接変換受信機のブロック図 が示されている。図示のよ うな受信機は、従来の技術に関して述べた欠点を、同相Ｉ信号および直交位相Ｑ 信号の軸に対して中間にある付加的な軸を効果的に導入することによって克服し ている。このことの最も簡単な実現は、図示されているように、同相Ｉ信号およ び直交位相Ｑ信号の和および差をとりかつＡおよびＢで示されている２つの新し い信号を厳格に制限することによって、４５°および１３５°にある２つの付加 的な軸を付加することである。受信機は、ブロッキングフィルタ２４に接続され ているアンテナ２２を有しており、ブロッキングフィルタの出力は増幅器２６に 供給される。増幅器の出力は、ミキサ回路２８，３０の第１入力側にそれぞれ供 給される。ミキサ回路２８は発振器３２から同相信号Ｉを受信し、かつミキサ回 路３０は発振器３２から直交位相信号Ｑを受信する。それぞれのミキサ回路２８ ，３０の出力は、それぞれローパスフイルタ３４，３６の入力側に供給される。 フィルタ３４の出力は同相信号を表しかつリミッタ４２の入力側、加算器回路３ ８の入力側および加算器回路４０の入力側に供給される。相応に、直交位相信号 を表すフィルタ３６の出力は、リミッタ４８の入力側、加算器回路４０の別の入 力側および加算器回路３８の別の入力側に供給される。加算器回路３８は２つの 入力信号の和である出力信号Ａを生成し、かつ加算器回路４０は２つの入力信号 の差である出力信号Ｂを生成する。加算器回路３８の 出力はリミッタ４４に供給され、かつ加算器回路４０の出力はリミッタ４６の入 力側に供給される。リミッタ４２〜４８のそれぞれは、デコーダ５０に供給され る出力信号を生成し、デコーダから出力データ信号が出力線５２に送出される。 第３図と関連したベクトル線図が第４図に示されている。今や４つの軸によっ て、８つのセクタがあり、かつ厳格に制限された信号は効果的に、４５°づつ分 離されている、８つの可能な位相状態に量子化されている信号を表す。入力信号 がＧＦＳＫ変調信号であるとき、ベクトルはここでは少なくとも１つの軸におい て交差することになるので、回転の方向は確定しかつデータを回復することがで きる。 第４図を参照するに、左側の線図は、入力信号がいずれかの位相角度をとる可 能性があることを示し、かつ右側の線図は、厳格な制限の後に、出力は８つの可 能な位相状態に量子化されることを示している。 データの復号化は、第４図におけるリミッタ４２〜４８の出力側におけるバイ ナリ信号からデジタルに実施することができ、かつ復号化は第５図に示されてい る。第５図は、第４図に示された、リミッタ４２〜４８からのＩ，Ａ，Ｂおよび Ｑ入力を受信する組み合わせ論理回路５４を有しているＦＳＫデコーダを示して いる。組み合わせ論理回路の出力側は、遅延回路５６の入力側および加算器回路 ５８の入力側に接続されて いる。遅延回路５６の出力側は加算器回路５８の別の入力側に接続されている。 加算器回路５８の出力側は平均回路６０の入力側に接続されており、平均回路の 出力は厳格なリミッタ６２に供給され、そこからデータは出力線６４に出力され る。 簡単な組み合わせ論理は、信号が瞬時的に存在する位相セクタを表している０ ないし７のバイナリセクタ出力を発生するために使用することができる。現在の セクタ値からその前のセクタ値を減算することによって（８を法とする算術）、 回転の方向に依存して正または負であるパルス列が得られる。有利には、標本化 された周波数弁別器が形成されている。アライアジングを回避するために、遅延 要素は、ビット周期の１／２以下でなければならない。それからパルス列は回路 ６０において平均化されかつデータを抽出するために回路６２によって制限され る。 （Ｂが変調フィルタの帯域幅でありかつＴがビット周期である非常に低いＢＴ 係数を有するπ／４ＤＱＰＳＫまたはＧＦＳＫのような）ビット当たりの位相ず れがまさに少ない変調方式において、この技術は、多くの軸を導入することによ って拡張することができ、それ故に位相解像度が改善される。この構想は、第６ 図に示されている。 次に、第６図を参照して、本発明の別の実施例を説明する。これは、‘ｎ’個 のリミッタを使用している 直接変換受信機を示している。 個の受信機は、高周波フィルタ６８に給電するアンテナ６６を有しており、こ のフィルタの出力側は増幅器７０の入力側に接続されている。増幅器の出力はミ キサ回路７２の入力側およびミキサ回路７４の入力側に供給される。これらミキ サ回路７２，７４の第２の入力側は、ミキサ回路７２に供給される同相信号およ びミキサ回路７４に供給される直交位相信号の形の、発振器７２からの出力を受 信する。ミキサ回路７２の出力はローパスフィルタ７８に供給されかつ類似にミ キサ回路７４の出力はローパスフィルタ７８に供給される。これらフィルタ７８ ，８０の出力はそれぞれ、レシオメトリックな組み合わせ回路８２と、制限器８ ４および制限器９２とに供給される。レシオメトリックな組み合わせ回路８２は 多数の出力信号を生成し、これらのそれぞれはリミッタ８６〜９０の入力側に供 給される。それぞれのリミッタからの出力は、出力線９６に出力信号を生成する ために設けられているデコーダ回路９４の入力側に供給される。 π／４ＤＱＰＳＫ変調において、シンボル当たりの位相ずれは、ビット対組み 合わせ（００，０１，１０または１１）に依存して、±４５°または±１３５° である。受信機において第６図に図示のような装置では、１６個のセクタおよび ２２．５°の位相解像度を発生するには少なくとも８つの軸（および８つのリミ ッタ）が必要ということになる。位相シフトの大きさ並びに極性を検出するため に３つの判断しきい値が必要であるので、復号もＦＳＫ方式から少し異なること になる。 第７図を参照するに、デコーダ回路は、リミッタ回路８４〜９２（第６図）か らの入力信号を受信する論理回路９８を有している。論理回路からの出力は、加 算器回路１０２の入力側および遅延回路１００の入力側に供給される。遅延回路 １００からの出力側は加算器回路１０２の別の入力側に接続されている。加算器 回路１０２の出力側は平均化回路１０４の入力側に接続されており、その出力は ３つのしきい回路１０６，１０８，１１０に供給される。これらしきい回路は、 平均化回路１０４の出力を第２入力側に供給されるしきい信号と比較するために 設けられている。それぞれのしきい回路１０６〜１１０の出力はそれぞれ論理回 路１１２の入力側に供給され、この論理回路は出力線１１４および出力線１１６ に出力データを送出するために設けられている。 変形および修正は以下の請求の範囲の範囲内であれば可能であることは当業者 には自明のことである。本発明の受信機は主に、位相または周波数変調方式に向 いている。しかし、包絡線変化が維持されなければならない（例えば等化のため に）系において、信号包絡線はリミッタによって受信される信号強度指示器（Ｒ ＳＳＩ）出力から得ることができることは明確である。これは対数圧縮された包 絡線であるので、線形の振幅変化を回復するためには逆対数関数が必要である。

───────────────────────────────────────────────────── 【要約の続き】 し、従ってデータ回復の前に回転の方向を確定すること ができる。択一的な実施例において、加算器回路に代わ って、レシオメトリックな組み合わせ回路を使用するこ とができ、かつこのことは特に、シンボル当たりの位相 ずれがビット対組み合わせに依存して±４５°または± １３５°であるπ／４ＤＱＰＳＫ変調に対して有用であ り、かつこの実施例では、１６個のセクタおよび２２． ５°の位相解豫度を有する少なくとも８つの軸が生成さ れる。

Claims (1)

1. 【特許請求の範囲】 １．無線媒体を介して送信される入力信号を受信するための手段と、受信され た入力信号から同相信号および直交位相信号を生成するための手段と、厳格に制 限された信号のバーストの形の同相信号および直交位相出力信号を生成するため の手段とを有している受信機において、 該受信機は、同相信号および直交位相信号軸に対して中間にある付加的な軸を生 成するために設けられている回路手段を備え、前記中間の軸から厳格に制限され た信号のバーストが生成され、かつ該厳格に制限された信号のバーストを受信す るために設けられかつ受信された無線信号に相応するデータを生成するために設 けられている復号化手段を備えている ことを特徴とする受信機。 ２．前記回路手段は、第１および第２の加算器回路を含むことができ、その第 １の加算器回路は、同相および直交位相信号をいずれかの比において加算するた めに設けられており、かつその第２の加算器回路は、同相および直交位相信号を いずれかの比において減算するために設けられており、これにより同相および直 交位相信号軸の中間にある軸を有する信号を生成する 請求項１記載の受信機。 ３．第１および第２の加算器からの出力信号はそれ ぞれ制限回路に供給され、制限回路から厳格に制限された信号のバーストが生成 され、かつ前記同相および直交位相信号はそれぞれ制限回路に供給され、該制限 回路からの出力信号はそれぞれ前記復号化回路の入力側に供給される 請求項２記載の受信機。 ４．復号化回路は、制限回路からの出力信号を受信するために設けられており かつ、信号が瞬時的に存在している位相セクタを表している、４つの軸が使用さ れているとき、０から７までのセクタ出力を与えるために設けられている組み合 わせ論理回路と、ベクトルの回転の方向に依存するパルス列を生成するために現 在のベクトルからその前のベクトルを減算するための手段とを有している 請求項１から３までのいずれか１項記載の受信機。 ５．前記パルス列は、平均化回路と、前記パルス列からデータを抽出するため に設けられている制限回路とに供給される 請求項４記載の受信機。 ６．復号化手段は、ＦＳＫデコーダである 請求項１から５までのいずれか１項記載の受信機。 ７．前記回路手段は、同相および直交位相信号軸の中間にある８つの軸を生成 するために設けられているレシオメトリックな組み合わせ回路を有している 請求項１記載の受信機。 ８．前記レシオメトリックな組み合わせ回路からの出力信号、および同相およ び直交位相信号はそれぞれ制限回路に供給され、かつ該制限回路からの出力信号 はそれぞれデコーダ回路の入力側に供給される 請求項７記載の受信機。 ９．前記復号化回路は、前記制限回路からの入力信号を受信するために設けら れておりかつ、８つの軸が使用されているとき、０から１５までの範囲における セクタ出力を生成するために設けられている入力論理手段と、出力信号列を生成 するために現在のベクトルからその前のベクトルを減算するための手段とを含ん でいる 請求項８項記載の受信機。 １０．前記出力信号列は平均化回路に供給され、該平均化回路の出力はそれぞ れ、３つの判断回路の入力側に供給され、該判断回路は位相シフトの大きさおよ び極性を検出するために設けられており、該判断回路の出力側は、出力データ線 にデータ出力信号を生成するために設けられている出力論理回路に接続されてい る 請求項９記載の受信機。 １１．復号化手段はπ／４ＤＱＰＳＫデコーダである 請求項１または請求項７から１０までのいずれかに記載の受信機。 １２．実質的に、添付図面の第３図、第４図、第５図、第６図および第７図に 関連して説明したような受信機。