JPH10503328A - 電子装置の製造方法 - Google Patents

電子装置の製造方法

Info

Publication number
JPH10503328A
JPH10503328A JP8533910A JP53391096A JPH10503328A JP H10503328 A JPH10503328 A JP H10503328A JP 8533910 A JP8533910 A JP 8533910A JP 53391096 A JP53391096 A JP 53391096A JP H10503328 A JPH10503328 A JP H10503328A
Authority
JP
Japan
Prior art keywords
layer
wafer
semiconductor wafer
contact window
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8533910A
Other languages
English (en)
Other versions
JP4060882B2 (ja
Inventor
ヘンリクス ホデフリダス ラファエル マース
ロナルド デッケル
デルゼン マリア ヘンリカ ウィルヘルミナ アントニア ファン
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JPH10503328A publication Critical patent/JPH10503328A/ja
Application granted granted Critical
Publication of JP4060882B2 publication Critical patent/JP4060882B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/928Front and rear surface processing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/977Thinning or removal of substrate

Abstract

(57)【要約】 絶縁層(3)上に配置された半導体材料層(4)が設けられた半導体ウエファ(1)の第1側部(2)に、半導体素子(5)および導体トラック(14)を有する層構体(15,16;15,28)を形成するようにした電子装置の製造方法。半導体ウエファを前記第1側部で支持ウエファ(18)に膠層(17)により固着し、前記支持ウエファには金属化層(20)を設ける。半導体ウエファの他の第2側部(19)から前記絶縁層が露出されるまで材料除去を行う。半導体ウエファが支持ウエファに固着される前に前記半導体ウエファの第1側部から前記絶縁層に接点窓(21)を設ける。これら接点窓には絶縁層に対し選択的に除去され得る材料を充填する。半導体ウエファを支持ウエファに固着した後、且つ絶縁層を露出した後半導体ウエファの第2側部から接点窓をあける。さらに、開口(22)を前記層構体および前記膠層の接点窓の区域に設け、この開口を前記支持ウエファの金属化層まで延在させ、その後接点窓および形成された開口に導電性素子を設ける。クリーンルームの高価なフォトリソグラフ装置は接点窓の形成に用いることができる。かかる高価な装置は最終装着に用いられるスペースには必要ではない。

Description

【発明の詳細な説明】 電子装置の製造方法 発明の技術分野 本発明は絶縁層上に配置された半導体材料層が設けられた半導体ウエファの第 1側部に、半導体素子および導体トラックを有する層構体を形成し、その後半導 体ウエファを前記第1側部で支持ウエファに膠層により固着し、前記支持ウエフ ァには金属化層を設け、その後半導体ウエファの他の第2側部から前記絶縁層が 露出されるまで材料除去を行い、且つ、前記絶縁層には接点窓を設け、前記層構 体と前記膠層の前記接点窓の区域とに開口を形成し、これら開口を前記支持ウエ ファの前記金属化層まで延在させ、前記接点窓および斯くして形成された開口に は導電性素子を設けるようにした電子装置の製造方法に関するものである。 発明の背景 従って、集積回路として用い得るバイポーラトランジスタまたはMOS トランジ スタのような多数の半導体素子を具える電子装置を形成することができる。支持 ウエファの金属化層は例えばコイルまたは抵抗を具えるが、その代わりにこれを 装置の作動中接地し得る導電性遮蔽層とすることもできる。また、これら装置は 例えば液晶ディスプレイの一部分を構成する装置とすることができる。この場合 には、半導体素子はディスプレイの画素を作動し得るスイッチング素子とし、支 持ウエファの金属化層は液晶を局部的に整列し得る電極とする。 実際上、半導体ウエファは半導体素子の製造時に数回に亘り 200℃以上の温度 に加熱する。即ち、例えば、半導体領域の形成中ほぼ 900℃まで、半導体材料層 のエピタキシヤル成長中ほぼ1000℃まで、および絶縁材料層の堆積中、ほぼ400 乃至 700℃までそれぞれ加熱する。半導体素子を形成した後ウエファは実際上続 く処理工程中ほぼ 200℃以上の温度には加熱しない。その理由は、半導体素子を 有するウエファをガラス支持体に例えばエポキシまたはアクリル膠のような合成 樹脂の膠によって固着するからである。ガラスは半導体ウエファの材料の膨張係 数とは異なる膨張係数を有する。 EP-A-570224 には前述した種類の方法が記載されており、これにより半導体ウ エファを支持ウエファに膠着した後、且つ絶縁層を半導体ウエファの他の第2側 部から露出した後絶縁層に接点窓を設け、且つ支持ウエファ上の金属化層まで延 在する開口を層構体および膠層に形成する。支持ウエファの金属化層は液晶を局 部的に整列させるために用いる液晶ディスプレイの透明電極とする。 実際上、膠着前の処理工程は半導体素子の製造に好適な特定のクリーンルーム で行うが、膠着自体およびこれに続く処理工程は最終装着に好適な低いクリーン スペースで行うのが好適である。膠着を行った後露出された絶縁層に既知の方法 で接点窓を設ける。実際上、比較的少ない接点窓の比較的複雑なかかるパターン の製造には、比較的小さな寸法のフォトレジストパターンを得る処理が必要とな る。これは、上述した双方のスペースに極めて高価なフォトリソグラッフィック 装置を存在させる必要があることを意味する。 発明の概要 本発明の目的は製品を2つの異なるスペースで製造し得るようにするとともに 高価な製造装置はクリーンルームにのみ必要とし、最終装着に好適な他のルーム には必要としないようにした上述した種類の電子装置の製造方法を提供せんとす るにある。 本発明方法は絶縁層上に配置された半導体材料層が設けられた半導体ウエファ の第1側部に、半導体素子および導体トラックを有する層構体を形成し、その後 半導体ウエファを前記第1側部で支持ウエファに膠層により固着し、前記支持ウ エファには金属化層を設け、その後半導体ウエファの他の第2側部から前記絶縁 層が露出されるまで材料除去を行い、且つ、前記絶縁層には接点窓を設け、前記 層構体と前記膠層の前記接点窓の区域とに開口を形成し、これら開口を前記支持 ウエファの前記金属化層まで延在させ、前記接点窓および斯くして形成された開 口には導電性素子を設けるようにして電子装置を製造に当たり、前記半導体ウエ ファを前記支持ウエファに固着する前に半導体ウエファの第1側部から前記絶縁 層に接点窓を設け、次いでこの接点窓に前記絶縁層に対し選択的に除去し得る材 料を充填し、次いで半導体ウエファを支持ウエファに固着した後、且つ絶縁層を 露出した後半導体ウエファの第2側部から接点窓をあけるようにしたことを特徴 とする。 これら接点窓は、半導体ウエファの第1の側部に半導体素子および導電性トラ ックを製造するクリーンルームに用いられるリソグラッフィック装置と同一の装 置によって絶縁層に形成することができる。接点窓に設けられた材料は絶縁層を 露出する処理中露出する。次いで、この材料を選択的に除去して半導体ウエファ の第2の側部から接点窓をあける。この目的のために露出絶縁層にフォトレジス トマスクを必要としない。 次いで接点窓に設けられた絶縁層をマスクとして用いて層構体および膠層に開 口を形成する。従って、これら開口もクリーンルームの外側に配列すべき高価な リソグラッフィック装置がなくても製造することができる。 本発明製造方法の第1の好適な例では、層構体に属し、絶縁層の材料に対し選 択的に除去し得る材料より成る層の1つをも接点窓に堆積するようにして、絶縁 層に対し選択的に除去し得る材料を接点窓に充填する。接点窓に設けられた層構 体は絶縁層の露出処理中露出し、次いで接点窓から選択的に除去することができ る。これは、絶縁層の露出に用いられたエッチング材に耐えられない種類の膠を 用いることができることを意味する。 本発明製造方法の第1の好適な例では、前記層構体には前記絶縁層の材料と同 一の材料より成る層を設けない。その理由は絶縁層を前記層にあける開口のエッ チング中にエッチング除去するからである。絶縁層を酸化珪素層とする場合には 層構体に酸化珪素層を含めてはならない。この材料選択の制限は、絶縁層に接点 窓を設けるとともに前記半導体ウエファにはこれを前記支持ウエファに固着する 前に半導体ウエファの第1側部から層構体をも設け、次いでこの層構体に前記接 点窓にも充填される材料を充填するようにした本発明方法の第2の好適例におい ては解消することができる。 接点窓の開口中および層構体に開口を形成する間に絶縁層の材料に対し選択的 に除去し得る材料を除去する。好適には、前記層構体の開口および前記接点窓に は絶縁層半導体ウエファを前記支持ウエファに固着する膠を充填する。 実際上、通常のエポキシまたはアクリル膠材は半導体スライスの材料、実際に は珪素を酸化珪素より成る絶縁層に対し選択的に除去し得るKOH溶液によって は浸食されない。この膠層自体は絶縁層および層構体の層に対し選択的に除去す ることができる。従って膠層の開口は層構体の開口と同時に形成することができ る。接点窓を有する絶縁層はこの処理中マスクとして用いることができる。 図面の簡単な説明 図1乃至図10は本発明方法の第1の好適な例によって製造された多数の種々の 製造工程における電子装置の一部分を示す断面図、 図11乃至図13は本発明方法の第2の好適な例によって製造された数製造工程に おける電子装置の一部分を示す断面図、 図14および図15は本発明方法の好適な例によって製造された1製造工程におけ る2つの特定の電子装置の一部分を示す断面図である。 発明を実施するための最良の形態 図1乃至図10は本発明方法の第1の好適例によって多数の製造行程における装 置の一部分を示す断面図である。電子装置の製造は、絶縁層3上に配置された半 導体材料4の層が第1の側部2に設けられた厚さがほぼ700 μmの半導体ウエフ ァ1から出発する。本例では、これを単結晶珪素の半導体ウエファ1とし、これ に厚さがほぼ0.4 μmの酸化珪素層3を酸素イオンの注入によって存在させる。 しかし、これは発明の本質に背くものである。或は又、半導体材料層は多結晶ま たはアモルファス半導体材料の層とし、これを珪素以外の半導体材料とすること ができる。又、絶縁層は酸化珪素以外の材料で造ることができる。 半導体素子および導体トラックを有する層構体は通常のようにその第1側部2 に設ける。例えば半導体素子はバイポーラトランジスタおよびMOS トランジスタ とすることができる。本例では、説明の便宜上、MOS トランジスタの形態の単一 素子を設ける場合を示す。この目的のために、図2に示すように、珪素層4に通 常のようにp−型ドーピングを施し、次いで個別の絶縁された島5に細分割し、 本例では、これを島5間の絶縁層3から珪素層4を除去することによって行う。 これら島5の各々にMOS トランジスタを形成する。この目的のために、珪素層4 にその通常の熱酸化によりゲート誘電体層6を設ける。次いで多結晶珪素層7を 堆積する。 次に、図3に示すように、多結晶珪素層7にゲート電極8を形成する。次いで ゲート電極8をマスクとして作用させて、n−型ドーパントのイオン注入により ソース9およびドレイン10を形成する。最後に斯くして形成されたトランジスタ に絶縁酸化珪素層11を被覆する。 次いで、通常のフォトレジストマスク12を設け(図6)、これにより酸化珪素 層11に接点窓13をエッチングにより形成する(図7)。その後半導体ウエファ1 の第1側部2に導体トラック14を通常のように形成する。 最後に、斯くして形成された装置全体に通常のように金属化処理を施して窒化 珪素層15およびオキシ窒化珪素層16を設ける。窒化珪素層15は通常のプラズマエ ンハンスCVD(化学蒸着)処理によって堆積するとともにオキシ窒化珪素層16 は低温で実施される通常のCVD処理によって堆積する。 その後、図9に示すように、半導体ウエファ1をその第1側部2で膠層17によ り支持ウエファ18に固着する。本例では、半導体ウエファ1をアクリレート膠層 17によって厚さがほぼ1.5 mmのガラス支持ウエファ18に固着する。この半導体 ウエファ1は支持ウエファ18に固着後ほぼ200 ℃以上の温度に加熱する必要はな く、これが半導体ウエファ1および支持ウエファ18間の固着並びに支持ウエファ 18自体への固着に何等外的要求を課する必要のない理由である。半導体ウエファ 1は例えばエポキシ膠、または本例ではアクリレート膠のような合成樹脂の膠に よって固着する。支持ウエファ18は本例ではガラスで造る。この支持ウエファ18 の膨張係数は半導体ウエファの材料の膨張係数とは相違させる。この膨張係数の 差は続く処理工程中僅かなものであり、従ってこの膠層によって吸収することが できる。 半導体ウエファ1を支持ウエファ18に固着した後半導体ウエファの第2側部19 から絶縁層3が露出されるまで材料を除去する(図10)。この目的のため、酸化 珪素絶縁層3に数μm近づくまで、第2側部19にまず最初通常の化学−機械研磨 処理を施し、その後、この絶縁層3をエッチング槽中でKOHにより露出する。 このエッチング処理は絶縁層3に到達すると自動的に停止するため、この層はエ ッチングストッパと称する。 支持ウエファ18には金属化層20を設ける。この金属化層20は例えばコイルまた は抵抗を具えることができるが、これを導電性遮蔽層とすることもでき、これを 装置の作動中接地することができる。 絶縁層3には接点窓23を設け、層構体15、16には開口22を設け、膠層17の前記 接点窓21の箇所には開口23を設ける。これら開口22、23は支持ウエファ18の金属 化層20まで延在する。接点窓21およびこれに形成された開口22、23には導電性素 子24を設け、これにより支持ウエファ18上で金属化素子20と接触させることがで きる。 接点窓21は、半導体ウエファ1を支持ウエファ18に固着した後に半導体ウエフ ァ1の第1側部から絶縁層3に設ける。次いで、図4に示すように絶縁層上にフ ォトレジストマスク25を設け、その上にMOS トランジスタを形成し、その後絶縁 層に接点窓21を形成する。次いで、これら窓に、絶縁層3に対し選択的に除去し 得る材料を充填する。接点窓21は、半導体ウエファ1が支持ウエファ18に固着あ れ、且つ絶縁層3が露出されたのちに半導体ウエファ1の第2側部19から開口す る(図10)。接点窓21に充填した材料は絶縁層3が露出された処理と同一処理中 に露出し、次いで選択的に、即ち、マスクを用いることなく、除去することがで きる。 半導体ウエファ1の第1側部2にMOS トランジスタおよび導体トラック14を製 造するためにクリーンルームで用いられる装置と同様のリソグラフィック装置を 用いて絶縁層3に接点窓21を設けることができ、このためにフォトレジストマス ク25を用いる。 本例では、図8に示すように、層構体15、16に属する層のうちのひとつ、本例 では、窒化珪素層15をも接点窓21内に堆積すると云う点で、接点窓21に絶縁層3 に対して選択的に除去し得る材料を充填する。接点窓21に充填された窒化珪素層 15は、絶縁層3を露出する処理と同一の処理で露出し、次いで通常のように接点 窓21から選択的に除去する。絶縁層をKOH溶液中で露出する際に、膠層17は接 点窓に設けられた層15により保護する。これは、かかるKOH溶液に溶解されな い種類の膠層をも用い得ることを意味する。 次いで、層構体15、16の開口22および膠層17の開口23を接点窓21を設け、マス クとして作用する絶縁層3でエッチング除去する。これがため、開口22、23はク リーンルームの外側で用いられる高価なフォトリソグラフィック装置を用いる必 要なく形成することができる。 上述した実施例において、開口22は窒化珪素層15およびオキシ窒化珪素層16を 具える層構体によって設けた。これらの材料は絶縁層3の酸化珪素に対して選択 的に除去することができる。層構体15、16は絶縁層3の材料と同一の材料の層を 具える必要はない。その理由はこの場合絶縁層3も層構体の開口22のエッチング 中にエッチング除去されるからである。従って上述した例では層構体15、16は酸 化珪素を具える必要はない。これは層構体に用いるべき材料の選択制限を受ける ことを意味する。 かかる材料の選択上の制限は図11乃至図13に示す本発明方法の第2の好適例に おいて緩和することができる。本例では、接点窓21を絶縁層3に設けるだけでな く、半導体ウエファ1を支持ウエファ18に固着する前に半導体ウエファ1の第1 側部2から層構体15、28に開口22を設ける。 MOS トランジスタを形成したのち(図3)、フォトレジストマスク27を設け、 これにより接点窓13を酸化珪素層11にエッチングによって形成する。次いで、上 述したように、半導体ウエファ1の第1側部2に通常のように導体トラック14を 形成するとともに斯くして形成された全体を通常のように窒化珪素層15により、 本例では酸化珪素層28により金属化する。本例では酸化珪素層28は絶縁層3の材 料と同一材料とするが、これは続く処理工程において何等問題はないこと明らか である。 他のフォトレジストマスク29を設けた後(図12)、層構体15、28に開口22をエ ッチングにより設けるとともに絶縁層3に接点窓21を設ける。 本例では、再び、接点窓21に絶縁層3の材料に対し選択的に除去し得る材料を 充填する。本例では接点窓21だけでなく、層構体15、28の開口22にも接点窓21に 充填されたものと同一の材料を充填する(図13)。次いで半導体ウエファ1が支 持ウエファ18に固着された後および絶縁層3を露出した後に半導体ウエファ1の 第2側部19から接点窓21をあけ、その後層構体15、28に開口22をエッチングによ り設ける。斯様にして図10に示すような装置を得る。 接点窓21の開口中および層構体15、28への開口22のエッチング中、絶縁層3の 材料に対し選択的に除去し得る材料を除去する。好適には、本例では図13に示す ように、接点窓21および層構体15、28の開口22に膠層17を充填し、これにより半 導体ウエファ1を支持ウエファ18に固着する。 実際上、通常のエポキシまたはアクリル膠はKOH溶液には殆ど浸食されない ため、この溶液によって半導体ウエファ1から酸化珪素の絶縁層3に対し選択的 に珪素を除去することができる。この膠層17自体は絶縁層、本例では酸化珪素層 および層構体15、28の他の層に対し例えば酸素プラズマ中で選択的に除去するこ とができる。この際、膠層17の開口23は層構体15、28の開口22と同時に形成する ことができる。接点窓21を有する絶縁層3はこの処理中マスクとして作用する。 最後に、接点窓21および形成された開口22、23には好適には電気化学的に導電 性素子24を設け、これにより支持ウエファ18の金属化層20を接触させ得るように する。斯様にして接点窓21および開口22、23に材料を選択的に成長させるように する。従って、再び、導電性素子を設けるために高価なフォトリソグラフィック 装置を必要とすることはない。 図14は、層構体14,15,28に開口22を設け、そのうちの一部分によってMOS トラ ンジスタのソース9に接続された導電性トラック14を構成するようにして上述し たように製造した装置を示す。斯様にして、導電性素子24によって前記ソース9 を開口22および23の支持ウエファの金属化層20に接続する。これがためかかる接 続に高価な装置を必要とすることはない。導電性トラック14を形成する層は図1 乃至図10に説明した窒化珪素層に関する例の場合と同様に接点窓に充填する。 最後に、図15は、支持ウエファ30の半導体ウエファ1とは反対側に設けられた 金属化層31を有する支持ウエファ30に膠層17により半導体ウエファ1を固着して 上述したように製造した装置を示す。支持ウエファには開口32をも設けて導電性 素子24を金属化層31に接触させるようにする。この開口32は支持ウエファに形成 する際に接点窓21を有する絶縁層3をマスクとして用いることができる。従って 支持ウエファ30は絶縁層3の酸化珪素に対し選択的にエッチング可能な材料とす る必要がある。例えば、支持ウエファ30は酸化アルミニウムとすることができる 。支持ウエファ30に半導体ウエファ1を固着する前に開口32を形成する場合には 、支持ウエファをガラスで造ることができる。この場合の条件は、半導体ウエフ ァ1を支持ウエファ30に固着する場合に接点窓21および開口32を相互整列するこ とである。支持ウエファ30に開口32を形成するために何等高価な装置を必要とし ない。上述した処理によれば、集積回路として用い得るバイポーラトランジスタ またはMOS トランジスタのような多数の半導体素子を具える装置だけでなく、例 えば液晶ディスプレイの一部分を形成する装置をも形成することができる。この 場合には形成された装置は液晶を収容する一方のプレートとすることができる。 従ってこの液晶は例えば支持ウエファの半導体ウエファとは反対側に位置するよ うになる。また、半導体素子はディスプレイの画素を作動し得るスイッチング素 子とし、支持ウエファの金属化層は液晶を局部的に整列し得る電極とする。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ファン デルゼン マリア ヘンリカ ウ ィルヘルミナ アントニア オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ 1 【要約の続き】 用いられるスペースには必要ではない。

Claims (1)

  1. 【特許請求の範囲】 1.絶縁層上に配置された半導体材料層が設けられた半導体ウエファの第1側部 に、半導体素子および導体トラックを有する層構体を形成し、その後半導体ウエ ファを前記第1側部で支持ウエファに膠層により固着し、前記支持ウエファには 金属化層を設け、その後半導体ウエファの他の第2側部から前記絶縁層が露出さ れるまで材料除去を行い、且つ、前記絶縁層には接点窓を設け、前記層構体と前 記膠層の前記接点窓の区域とに開口を形成し、これら開口を前記支持ウエファの 前記金属化層まで延在させ、前記接点窓および斯くして形成された開口には導電 性素子を設けるようにして電子装置を製造に当たり、前記半導体ウエファを前記 支持ウエファに固着する前に半導体ウエファの第1側部から前記絶縁層に接点窓 を設け、次いでこの接点窓に前記絶縁層に対し選択的に除去し得る材料を充填し 、次いで半導体ウエファを支持ウエファに固着した後、且つ絶縁層を露出した後 半導体ウエファの第2側部から接点窓をあけるようにしたことを特徴とする電子 装置の製造方法。 2.前記層構体と前記半導体ウエファの第2側部から前記膠層とに開口をエッチ ングにより形成し、接点窓を有する絶縁層をマスクとして用い、半導体ウエファ が支持ウエファに固着された後に絶縁層を露出し、且つ接点窓をあけるようにし たことを特徴とする請求項1に記載の電子装置の製造方法。 3.前記半導体ウエファを前記支持ウエファに固着する前に半導体ウエファの第 1側部から前記絶縁層に接点窓を設け、次いでこの接点窓に層構体に属する層の うちのひとつをも接点窓内に堆積するような材料を充填することを特徴とする請 求項1または2に記載の電子装置の製造方法。 4.前記半導体ウエファを前記支持ウエファに固着する前に半導体ウエファの第 1側部から層構体をも設け、次いでこの層構体に前記接点窓にも充填される材料 を充填するようにしたことを特徴とする請求項1または2に記載の電子装置の製 造方法。 5.前記層構体の開口および前記接点窓には絶縁層半導体ウエファを前記支持ウ エファに固着する膠を充填することを特徴とする請求項4に記載の電子装置の 製造方法。 6.前記接点窓および前記層構体の開口には導電性素子を電気化学的に設けるよ うにしたことを特徴とする請求項1〜5の何れかの項に記載の電子装置の製造方 法。 7.前記層構体の開口は前記半導体ウエファの第1側部の導電性トラックを具え る層構体に設けるようにしたことを特徴とする請求項1〜6の何れかの項に記載 の電子装置の製造方法。 8.前記支持ウエファの前記半導体ウエファとは反対側の金属化層を設けるよう にしたことを特徴とする請求項1〜7の何れかの項に記載の電子装置の製造方法 。
JP53391096A 1995-05-10 1996-04-18 電子装置の製造方法 Expired - Lifetime JP4060882B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP95201201 1995-05-10
NL95201201.1 1995-05-10
PCT/IB1996/000350 WO1996036072A2 (en) 1995-05-10 1996-04-18 Method of manufacturing a device, by which method a substrate with semiconductor element and conductor tracks is glued to a support body with metallization

Publications (2)

Publication Number Publication Date
JPH10503328A true JPH10503328A (ja) 1998-03-24
JP4060882B2 JP4060882B2 (ja) 2008-03-12

Family

ID=8220279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53391096A Expired - Lifetime JP4060882B2 (ja) 1995-05-10 1996-04-18 電子装置の製造方法

Country Status (6)

Country Link
US (1) US5770487A (ja)
EP (1) EP0770267B1 (ja)
JP (1) JP4060882B2 (ja)
DE (1) DE69622339T2 (ja)
TW (1) TW297917B (ja)
WO (1) WO1996036072A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003503854A (ja) * 1999-06-29 2003-01-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0746875B1 (en) * 1994-12-23 2002-03-06 Koninklijke Philips Electronics N.V. Method of manufacturing semiconductor devices with semiconductor elements formed in a layer of semiconductor material glued on a support wafer
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
JP3116085B2 (ja) * 1997-09-16 2000-12-11 東京農工大学長 半導体素子形成法
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US6355950B1 (en) * 1998-09-23 2002-03-12 Intel Corporation Substrate interconnect for power distribution on integrated circuits
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
JP2001267578A (ja) * 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
US6906847B2 (en) * 2000-12-07 2005-06-14 Reflectivity, Inc Spatial light modulators with light blocking/absorbing areas
US7056810B2 (en) 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
US9012232B2 (en) * 2005-07-15 2015-04-21 Nipro Diagnostics, Inc. Diagnostic strip coding system and related methods of use
GB2492442B (en) * 2011-06-27 2015-11-04 Pragmatic Printing Ltd Transistor and its method of manufacture
GB2492532B (en) * 2011-06-27 2015-06-03 Pragmatic Printing Ltd Transistor and its method of manufacture
DE102011116409B3 (de) * 2011-10-19 2013-03-07 Austriamicrosystems Ag Verfahren zur Herstellung dünner Halbleiterbauelemente
US20200249588A1 (en) * 2019-02-01 2020-08-06 Micro Engineering, Inc. Adhesive residue removal apparatus and adhesive residue removal method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936930A (en) * 1972-07-10 1976-02-10 Rca Corporation Method of making electrical connections for liquid crystal cells
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
JPH04320216A (ja) * 1991-04-19 1992-11-11 Nec Corp 液晶表示パネルおよびその製造方法
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JP2821830B2 (ja) * 1992-05-14 1998-11-05 セイコーインスツルメンツ株式会社 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
US5591678A (en) * 1993-01-19 1997-01-07 He Holdings, Inc. Process of manufacturing a microelectric device using a removable support substrate and etch-stop
US5537234A (en) * 1993-01-19 1996-07-16 Hughes Aircraft Company Relective liquid crystal display including driver devices integrally formed in monocrystalline semiconductor layer and method of fabricating the display
US5479048A (en) * 1994-02-04 1995-12-26 Analog Devices, Inc. Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level
US5627106A (en) * 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
BE1008384A3 (nl) * 1994-05-24 1996-04-02 Koninkl Philips Electronics Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met halfgeleiderelementen gevormd in een op een dragerplak aangebrachte laag halfgeleidermateriaal.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003503854A (ja) * 1999-06-29 2003-01-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス

Also Published As

Publication number Publication date
DE69622339T2 (de) 2003-03-06
EP0770267B1 (en) 2002-07-17
US5770487A (en) 1998-06-23
WO1996036072A3 (en) 1997-01-16
JP4060882B2 (ja) 2008-03-12
WO1996036072A2 (en) 1996-11-14
TW297917B (ja) 1997-02-11
EP0770267A2 (en) 1997-05-02
DE69622339D1 (de) 2002-08-22

Similar Documents

Publication Publication Date Title
KR100348233B1 (ko) 반도체장치의제조방법
JP4319251B2 (ja) 半導体素子を有し導体トラックが形成されている基板が接着層により結合されている支持本体を有する半導体装置
JPH10503328A (ja) 電子装置の製造方法
US4870475A (en) Semiconductor device and method of manufacturing the same
JPS63308386A (ja) 半導体装置とその製造方法
US4426407A (en) Process for producing thin-film transistors on an insulating substrate
US4119992A (en) Integrated circuit structure and method for making same
GB2083282A (en) Conductive layers on semiconductor devices
US8003459B2 (en) Method for forming semiconductor devices with active silicon height variation
JP3371121B2 (ja) 半導体製造方法
JPH06302791A (ja) 半導体基板及びその製造方法
JPH10209167A (ja) 半導体装置及びその製造方法
KR100389979B1 (ko) 박막트랜지스터,및트랜지스터몸체와도전체사이의상호접속형성방법
JPS61203670A (ja) 固体撮像装置の製造方法
JPS58170030A (ja) 半導体装置の製造方法
JPH03214735A (ja) 半導体装置の製造方法
JPH0845943A (ja) Soi半導体ウェーハのゲッタリング方法及びこれに用いられるsoi半導体ウェーハの製造方法
JPH0420266B2 (ja)
JPS6047437A (ja) 半導体装置およびその製造方法
JP2000164892A (ja) 半導体装置及びその製造方法
JP2002305294A (ja) 半導体基板及びその製造方法
JPS5935464A (ja) 相補型mos半導体装置及びその製造方法
JPH04299859A (ja) 半導体装置の製造方法
JPS61127131A (ja) 半導体装置の製造方法
GB2083698A (en) Semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070402

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20070514

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071005

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

S343 Written request for registration of root pledge or change of root pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316354

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R316Z02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S343 Written request for registration of root pledge or change of root pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316354

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R316Z02

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

S343 Written request for registration of root pledge or change of root pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316350

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term