JPS61127131A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61127131A JPS61127131A JP24886784A JP24886784A JPS61127131A JP S61127131 A JPS61127131 A JP S61127131A JP 24886784 A JP24886784 A JP 24886784A JP 24886784 A JP24886784 A JP 24886784A JP S61127131 A JPS61127131 A JP S61127131A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor
- insulating substrate
- etching
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title description 9
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000005498 polishing Methods 0.000 claims abstract description 6
- 230000001681 protective effect Effects 0.000 claims abstract description 3
- 239000000853 adhesive Substances 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係ジ、特に絶縁基板に
半導体素子の表面を取ｐ付は半導体素子と絶縁基板との
間で回路配線を形成した半導体集積回路装置の製造方法
に関する。
半導体素子の表面を取ｐ付は半導体素子と絶縁基板との
間で回路配線を形成した半導体集積回路装置の製造方法
に関する。
従来の絶縁分離型半導体装置は、第２図（ａ）〜（ｅ）
Ｋ示すように、単結晶半導体基板１にエツチング等で凹
部２を設は絶縁膜３ｔ−介してポリシリコン４ｔ−形成
する。さらに単結晶側から研磨を行い互いに絶縁分離さ
れた島領域６ｔ−形成し、不純物拡散によシ例えば島領
域と逆の導電Ｕｔ−有する不純物拡散層７を形成し、ト
ランジスタ等の機能を持たせ絶縁膜８で覆われていない
部分から外部へ金属等の導電材９で電極を取シ出す。
Ｋ示すように、単結晶半導体基板１にエツチング等で凹
部２を設は絶縁膜３ｔ−介してポリシリコン４ｔ−形成
する。さらに単結晶側から研磨を行い互いに絶縁分離さ
れた島領域６ｔ−形成し、不純物拡散によシ例えば島領
域と逆の導電Ｕｔ−有する不純物拡散層７を形成し、ト
ランジスタ等の機能を持たせ絶縁膜８で覆われていない
部分から外部へ金属等の導電材９で電極を取シ出す。
ここで、島領域６の機械的支持材としては逆導電屋の不
純物拡散層７の形成等で８００℃以上の高温処理が後に
施されるので、不純物源とならずしかも高温に耐えるも
のでなければいけない。このため、現在量も適している
材料としてポリシリコン４が使用されているが、ポリシ
リコン４の成長は高価であり、島状領域６の単結晶部分
とは熱膨張係数が異るため高温で形成後の室温状態では
歪もしくはそりが発生するという欠点があった。
純物拡散層７の形成等で８００℃以上の高温処理が後に
施されるので、不純物源とならずしかも高温に耐えるも
のでなければいけない。このため、現在量も適している
材料としてポリシリコン４が使用されているが、ポリシ
リコン４の成長は高価であり、島状領域６の単結晶部分
とは熱膨張係数が異るため高温で形成後の室温状態では
歪もしくはそりが発生するという欠点があった。
また、半導体ウヱハー状態で数十〜数十個の半導体素子
を一括処理しているため、よく知られている様に、機械
的支持体としてのポリシリコン４は数百μｍの厚さが必
要であり、最も一般的な気相成長法でも形成に数時間を
必要とし、高度な技術を必要としかつ高価な・ものとな
っていた。
を一括処理しているため、よく知られている様に、機械
的支持体としてのポリシリコン４は数百μｍの厚さが必
要であり、最も一般的な気相成長法でも形成に数時間を
必要とし、高度な技術を必要としかつ高価な・ものとな
っていた。
本発明によれば、半導体素子が形成された半導体ウェハ
ーの半導体素子形成面を絶縁基板に貼り付ける工程と、
半導体ウェハーの裏面を所定量研磨し除去した後エツチ
ングして各半導体素子形成領域を物理的に分離する工程
と、半導体素子形成領域の裏面に保護膜を形成する工程
とを含む半導体装置の製造方法金得る。望ましくは半導
体素子間の回路配線は半導体ウェハーを絶縁基板に取り
付ける前に半導体ウェハー上でなされる。
ーの半導体素子形成面を絶縁基板に貼り付ける工程と、
半導体ウェハーの裏面を所定量研磨し除去した後エツチ
ングして各半導体素子形成領域を物理的に分離する工程
と、半導体素子形成領域の裏面に保護膜を形成する工程
とを含む半導体装置の製造方法金得る。望ましくは半導
体素子間の回路配線は半導体ウェハーを絶縁基板に取り
付ける前に半導体ウェハー上でなされる。
このように、本発明によれば、機械的支持体としてポリ
シリコンの代シに安価なガラス等の絶縁基板が使用でき
、製品完成後のソリの問題もなく、特に高度な製造技術
を必要とすることなく安価に形成できる。
シリコンの代シに安価なガラス等の絶縁基板が使用でき
、製品完成後のソリの問題もなく、特に高度な製造技術
を必要とすることなく安価に形成できる。
次に、図面を参照して、本発明をより詳細に説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例を示すもので
ある。単結晶半導体ウェハーＩＫ不純物拡散層７や絶縁
膜８および金属配線９を先づ設け、接着剤１０で例えば
ガラス等の絶縁体支持体１１に配線形成面を貼り付け、
半導体クエハー１の裏面を所定の厚さ研磨して除き半導
体ウェハーを薄くする。
ある。単結晶半導体ウェハーＩＫ不純物拡散層７や絶縁
膜８および金属配線９を先づ設け、接着剤１０で例えば
ガラス等の絶縁体支持体１１に配線形成面を貼り付け、
半導体クエハー１の裏面を所定の厚さ研磨して除き半導
体ウェハーを薄くする。
しかる後に、半導体ウェハー１内の各素子部を物理的に
独立させるためエツチング等により部分的に食刻して凹
部２を設け、独立した各素子部の裏面に絶縁膜１２を設
け、外部への電極取出し部のみ絶縁膜１２および８を除
去する。
独立させるためエツチング等により部分的に食刻して凹
部２を設け、独立した各素子部の裏面に絶縁膜１２を設
け、外部への電極取出し部のみ絶縁膜１２および８を除
去する。
この様にして、高価な支持体を使用せず、又、拡散工程
で歪及びそりを考慮せずにすむ半導体装置の製造方法が
得られる。
で歪及びそりを考慮せずにすむ半導体装置の製造方法が
得られる。
湖、凹部２を形成するフォトリソグラフィ工程では両面
目金せ機を用い、絶縁基板１１全通して表面のパターン
を見て裏面の目合せをする。このため、絶縁基板１１は
透明もしくは半透明な方が良い。又、接着剤１０は絶縁
膜１２を形成する雰囲気でも不具合の生じないものを選
択する。
目金せ機を用い、絶縁基板１１全通して表面のパターン
を見て裏面の目合せをする。このため、絶縁基板１１は
透明もしくは半透明な方が良い。又、接着剤１０は絶縁
膜１２を形成する雰囲気でも不具合の生じないものを選
択する。
本発明によれば安価で容易にソリ等の問題のない集積回
路を得ることができる。
路を得ることができる。
第１図（ａ）〜（ｅ）は本発明の一実施例による半導体
装置の製造方法を工程順に示した断面図で１、第２図（
ａ）〜（ｅ）は従来の絶縁分離型半導体装置の製造方法
を工程順に示した断面図である。 １・・・・・・半導体ウェハー、２・・・・・・凹部、
３，８゜１２・・・・・・絶縁膜、４・・・・・・ポリ
７リコン、６・・・・・・素子部、７・・・・・・不純
物拡散層、９・・・・・・導電体、１゜Ｃ釦 （Ｃン 齋 ｌ 図
装置の製造方法を工程順に示した断面図で１、第２図（
ａ）〜（ｅ）は従来の絶縁分離型半導体装置の製造方法
を工程順に示した断面図である。 １・・・・・・半導体ウェハー、２・・・・・・凹部、
３，８゜１２・・・・・・絶縁膜、４・・・・・・ポリ
７リコン、６・・・・・・素子部、７・・・・・・不純
物拡散層、９・・・・・・導電体、１゜Ｃ釦 （Ｃン 齋 ｌ 図
Claims (1)
- 表面に半導体素子が形成された半導体基板の半導体素
子形成表面を、絶縁基板に接着する工程と、該半導体ウ
ェハーの裏面を所定量研磨する工程と、該半導体ウェハ
ーの研磨された裏面の前記半導体素子に対応する部分に
耐エッチング被膜を設ける工程と、該半導体ウェハーの
前記耐エッチング被膜で覆れていない裏面をエッチング
除去して前記半導体素子を物理的に分離する工程と、分
離された前記半導体素子の裏面に保護膜を形成する工程
とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24886784A JPS61127131A (ja) | 1984-11-26 | 1984-11-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24886784A JPS61127131A (ja) | 1984-11-26 | 1984-11-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61127131A true JPS61127131A (ja) | 1986-06-14 |
Family
ID=17184598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24886784A Pending JPS61127131A (ja) | 1984-11-26 | 1984-11-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61127131A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6415506B1 (en) | 1998-12-22 | 2002-07-09 | Hidaka Seiki Kabushiki Kaisha | Method of manufacturing heat exchanger |
-
1984
- 1984-11-26 JP JP24886784A patent/JPS61127131A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6415506B1 (en) | 1998-12-22 | 2002-07-09 | Hidaka Seiki Kabushiki Kaisha | Method of manufacturing heat exchanger |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3922705A (en) | Dielectrically isolated integral silicon diaphram or other semiconductor product | |
| JP2729005B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JP2987081B2 (ja) | 半導体装置製造方法 | |
| JP4060882B2 (ja) | 電子装置の製造方法 | |
| JPS615544A (ja) | 半導体装置の製造方法 | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPS61127131A (ja) | 半導体装置の製造方法 | |
| JP2811798B2 (ja) | 半導体基板の製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| US3531857A (en) | Method of manufacturing substrate for semiconductor integrated circuit | |
| US4411060A (en) | Method of manufacturing dielectrically-isolated single-crystal semiconductor substrates | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPS62229855A (ja) | 半導体装置の製造方法 | |
| JPS6293954A (ja) | 誘電体分離基板の製造方法 | |
| JP3016512B2 (ja) | 誘電体分離型半導体基板の製造方法 | |
| JPH0420266B2 (ja) | ||
| KR940000984B1 (ko) | 실리콘 다결정을 이용한 기판제조방법 | |
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPH08222625A (ja) | 誘電体分離基板の製造方法 | |
| JPS6047437A (ja) | 半導体装置およびその製造方法 | |
| JPH061778B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60117752A (ja) | 半導体集積回路装置の製造法 | |
| JPH03142854A (ja) | 誘電体分離基板およびその製造方法 |