JPH1041324A - Ｌｏｃ用リードフレームおよびそれを利用した半導体装置 - Google Patents
Ｌｏｃ用リードフレームおよびそれを利用した半導体装置Info
- Publication number
- JPH1041324A JPH1041324A JP8194522A JP19452296A JPH1041324A JP H1041324 A JPH1041324 A JP H1041324A JP 8194522 A JP8194522 A JP 8194522A JP 19452296 A JP19452296 A JP 19452296A JP H1041324 A JPH1041324 A JP H1041324A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- adhesive
- adhesive layer
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Punching Or Piercing (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 プレス加工によるリードに接着剤を塗布して
も、搭載される半導体素子とリード間の絶縁を確保でき
るようにする。 【解決手段】 プレス加工により作られたリードフレー
ムのインナーリード１の所定位置に接着剤を塗布して接
着剤層４を形成するに際し、この接着剤層４をインナー
リード１のだれ面に設ける。だれ面にはバリが発生して
おらず、また中心部が膨出した形状であるため、バリに
起因したリード面と半導体素子の接触が防止され、十分
な絶縁を確保することができる。
も、搭載される半導体素子とリード間の絶縁を確保でき
るようにする。 【解決手段】 プレス加工により作られたリードフレー
ムのインナーリード１の所定位置に接着剤を塗布して接
着剤層４を形成するに際し、この接着剤層４をインナー
リード１のだれ面に設ける。だれ面にはバリが発生して
おらず、また中心部が膨出した形状であるため、バリに
起因したリード面と半導体素子の接触が防止され、十分
な絶縁を確保することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレームお
よびそれを利用した半導体装置に係り、特に、ＬＯＣ構
造の半導体装置に最適なＬＯＣ用リードフレームおよび
それを利用した半導体装置に関するものである。
よびそれを利用した半導体装置に係り、特に、ＬＯＣ構
造の半導体装置に最適なＬＯＣ用リードフレームおよび
それを利用した半導体装置に関するものである。
【０００２】
【従来の技術】高密度実装が可能なＬＯＣ（Lead On Ch
ip）構造等の半導体装置に用いられるリードフレームと
して、その片面または両面に熱可塑性や熱硬化性の接着
層が塗布された高耐熱絶縁フィルムを貼着し、この高耐
熱絶縁フィルム（通常、ポリイミド系フィルム）に半導
体チップを加熱及び加圧して搭載する方式のリードフレ
ームがある。
ip）構造等の半導体装置に用いられるリードフレームと
して、その片面または両面に熱可塑性や熱硬化性の接着
層が塗布された高耐熱絶縁フィルムを貼着し、この高耐
熱絶縁フィルム（通常、ポリイミド系フィルム）に半導
体チップを加熱及び加圧して搭載する方式のリードフレ
ームがある。
【０００３】高耐熱絶縁フィルムをリードフレームに貼
り付けるには、従来、金型による打ち抜き貼り付け方法
が用いられてきた。この方法は、リール状に巻かれたフ
ィルムを金型で所定の形に打ち抜き、これをリードフレ
ームに加熱及び加圧して貼り付けるものである。しか
し、この方法によると、両面接着剤付きポリイミドフィ
ルムを用いているため、テープの価格が高い、ポリ
イミドフィルムの吸湿量が大きいため、パッケージの信
頼性が不十分、テープが厚いためにパッケージの薄型
化が困難、等の問題がある。
り付けるには、従来、金型による打ち抜き貼り付け方法
が用いられてきた。この方法は、リール状に巻かれたフ
ィルムを金型で所定の形に打ち抜き、これをリードフレ
ームに加熱及び加圧して貼り付けるものである。しか
し、この方法によると、両面接着剤付きポリイミドフィ
ルムを用いているため、テープの価格が高い、ポリ
イミドフィルムの吸湿量が大きいため、パッケージの信
頼性が不十分、テープが厚いためにパッケージの薄型
化が困難、等の問題がある。
【０００４】このような不具合を解消するため、リード
フレーム上の半導体素子を搭載すべき部分に接着剤のみ
を塗布し、この接着剤によって半導体素子とリードフレ
ームを接合（接着）する方法が提案されている（例え
ば、特開平４−７５３５５号公報）。接着剤を塗布する
方法として、一般には、Ｘ−Ｙロボットとディスペンサ
とを組み合わせた装置を使用し、リードフレーム上の半
導体素子を搭載すべき部分（例えば、インナーリードの
先端部）にワニス状の接着剤（例えば、接着性の樹脂を
溶媒で溶いたもの）が塗布される。特に、リードの先端
部に接着剤を塗布する場合、ニードル（又はノズル）を
移動させながら接着剤をニードルからリードフレームの
所定部分に空気圧によって吐出する点塗布方式が用いら
れる。この方法は、必要量をリードフレーム上に塗布す
るのみであるため、材料に余りが発生せず、かつ高価な
金型も必要としないので、製造コストを低減できるとい
う利点がある。
フレーム上の半導体素子を搭載すべき部分に接着剤のみ
を塗布し、この接着剤によって半導体素子とリードフレ
ームを接合（接着）する方法が提案されている（例え
ば、特開平４−７５３５５号公報）。接着剤を塗布する
方法として、一般には、Ｘ−Ｙロボットとディスペンサ
とを組み合わせた装置を使用し、リードフレーム上の半
導体素子を搭載すべき部分（例えば、インナーリードの
先端部）にワニス状の接着剤（例えば、接着性の樹脂を
溶媒で溶いたもの）が塗布される。特に、リードの先端
部に接着剤を塗布する場合、ニードル（又はノズル）を
移動させながら接着剤をニードルからリードフレームの
所定部分に空気圧によって吐出する点塗布方式が用いら
れる。この方法は、必要量をリードフレーム上に塗布す
るのみであるため、材料に余りが発生せず、かつ高価な
金型も必要としないので、製造コストを低減できるとい
う利点がある。
【０００５】ところで、接着剤塗布型のＬＯＣ用リード
フレームの量産化が進むにつれて、リードフレームはエ
ッチングによるリードフレームからプレスによるリード
フレームへと移行している。
フレームの量産化が進むにつれて、リードフレームはエ
ッチングによるリードフレームからプレスによるリード
フレームへと移行している。
【０００６】
【発明が解決しようとする課題】しかし、従来のＬＯＣ
用リードフレームによると、エッチングリードフレーム
の場合、表、裏いずれの面に接着剤を塗布しても、接着
剤の塗布状況に差は見られない。ところが、量産に適し
ているプレスリードフレームでは、パンチ側表面とダイ
側表面ではリードフレーム表面の平坦度やバリ発生状況
が異なり、それに伴って接着剤を塗布した場合の塗布状
況が著しく異なる。特に、接着剤の厚さ、厚さの均一
性、リードフレームのバリ発生状況の違いによる絶縁性
の確保等は重要な課題である。そして、この接着剤の塗
布状況によって、半導体素子がリードフレームに固定さ
れる状態は、著しく影響を受けることになる。しかし、
プレスリードフレームの接着剤の塗布面を指定すること
は行われておらず、バリ面に接着剤層４が設けられるこ
とは避けられなかった。
用リードフレームによると、エッチングリードフレーム
の場合、表、裏いずれの面に接着剤を塗布しても、接着
剤の塗布状況に差は見られない。ところが、量産に適し
ているプレスリードフレームでは、パンチ側表面とダイ
側表面ではリードフレーム表面の平坦度やバリ発生状況
が異なり、それに伴って接着剤を塗布した場合の塗布状
況が著しく異なる。特に、接着剤の厚さ、厚さの均一
性、リードフレームのバリ発生状況の違いによる絶縁性
の確保等は重要な課題である。そして、この接着剤の塗
布状況によって、半導体素子がリードフレームに固定さ
れる状態は、著しく影響を受けることになる。しかし、
プレスリードフレームの接着剤の塗布面を指定すること
は行われておらず、バリ面に接着剤層４が設けられるこ
とは避けられなかった。
【０００７】そこで本発明は、プレス加工によるリード
に接着剤を塗布しても、搭載される半導体素子に絶縁に
関する影響を与えることのないＬＯＣ用リードフレーム
およびそれを利用した半導体装置を提供することを目的
としている。
に接着剤を塗布しても、搭載される半導体素子に絶縁に
関する影響を与えることのないＬＯＣ用リードフレーム
およびそれを利用した半導体装置を提供することを目的
としている。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、プレス加工で作られることによりだれ
面とばり面を有したインナーリードの所定位置に接着剤
層を形成し、この接着剤層を介して半導体素子を前記イ
ンナーリードに固定するＬＯＣ用リードフレームにおい
て、前記接着剤層は、前記インナーリードの前記だれ面
に設けることを特徴とするＬＯＣ用リードフレームにし
ている。
めに、本発明は、プレス加工で作られることによりだれ
面とばり面を有したインナーリードの所定位置に接着剤
層を形成し、この接着剤層を介して半導体素子を前記イ
ンナーリードに固定するＬＯＣ用リードフレームにおい
て、前記接着剤層は、前記インナーリードの前記だれ面
に設けることを特徴とするＬＯＣ用リードフレームにし
ている。
【０００９】この構成によれば、バリが発生しておら
ず、中心部が膨出した形状のだれ面に接着剤層を設けた
ことにより、リード面が半導体素子に接触することがな
くなるので、十分な絶縁性を確保することができる。本
発明は、上記の目的を達成するため、更に、プレス加工
で作られることによりだれ面とばり面を有したインナー
リードの所定位置に形成された接着剤層によって半導体
素子を前記インナーリードに固定する半導体装置におい
て、前記半導体素子は前記だれ面に形成された前記接着
剤層によって前記インナーリードと固定されていること
を特徴とする半導体装置を提供する。
ず、中心部が膨出した形状のだれ面に接着剤層を設けた
ことにより、リード面が半導体素子に接触することがな
くなるので、十分な絶縁性を確保することができる。本
発明は、上記の目的を達成するため、更に、プレス加工
で作られることによりだれ面とばり面を有したインナー
リードの所定位置に形成された接着剤層によって半導体
素子を前記インナーリードに固定する半導体装置におい
て、前記半導体素子は前記だれ面に形成された前記接着
剤層によって前記インナーリードと固定されていること
を特徴とする半導体装置を提供する。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を基に説明する。図１は本発明によるＬＯＣ用リ
ードフレームの１枚のリードを示す断面図である。プレ
スリードフレームのインナーリード１は、図２に示すよ
うに、プレス加工の際、片面の端部には丸みを持つだれ
部２が形成され、他面の端部にはバリ３が生じた形状を
有している。プレス加工はパンチとダイを用いて行わ
れ、図２の上面がパンチ側の面（以下、「だれ面」とい
う）であり、下面がダイ側の面である。パンチ側の面は
材料が引き込まれるためにだれ込みが生じ、ダイ側の面
には材料が最後に破断する際の破断部の一部が残るため
にバリ３が発生する。このダイ側の面は、一般にバリ面
と呼ばれる。このバリは、打ち抜き条件にもよるが、数
十μｍの大きさになることもある。
て図面を基に説明する。図１は本発明によるＬＯＣ用リ
ードフレームの１枚のリードを示す断面図である。プレ
スリードフレームのインナーリード１は、図２に示すよ
うに、プレス加工の際、片面の端部には丸みを持つだれ
部２が形成され、他面の端部にはバリ３が生じた形状を
有している。プレス加工はパンチとダイを用いて行わ
れ、図２の上面がパンチ側の面（以下、「だれ面」とい
う）であり、下面がダイ側の面である。パンチ側の面は
材料が引き込まれるためにだれ込みが生じ、ダイ側の面
には材料が最後に破断する際の破断部の一部が残るため
にバリ３が発生する。このダイ側の面は、一般にバリ面
と呼ばれる。このバリは、打ち抜き条件にもよるが、数
十μｍの大きさになることもある。
【００１１】接着剤塗布型のＬＯＣ用リードフレームに
おいては、塗布される接着剤の厚みは２０μｍ程度であ
り、この厚み以上にしようとすれば、接着剤の粘度を高
くしたり、塗布回数を増やす必要があり、実用的ではな
い。図３はインナーリード１のだれ面に接着剤を塗布し
て接着剤層４を形成した状況を示す断面図である。この
状況では、接着剤層４の厚みをバリ３の高さが越えてい
る。このようにバリ３が生じている面に設けられた接着
剤層４に半導体素子５を固定した場合、バリ３の高さが
接着剤層４の厚み以下であれば問題ない。しかし、バリ
３の高さが接着剤層４の厚み以上であれば、図４に示す
ように半導体素子５の下面に接触し、半導体素子５とリ
ードフレームの絶縁性を確保できなくなる恐れがある。
おいては、塗布される接着剤の厚みは２０μｍ程度であ
り、この厚み以上にしようとすれば、接着剤の粘度を高
くしたり、塗布回数を増やす必要があり、実用的ではな
い。図３はインナーリード１のだれ面に接着剤を塗布し
て接着剤層４を形成した状況を示す断面図である。この
状況では、接着剤層４の厚みをバリ３の高さが越えてい
る。このようにバリ３が生じている面に設けられた接着
剤層４に半導体素子５を固定した場合、バリ３の高さが
接着剤層４の厚み以下であれば問題ない。しかし、バリ
３の高さが接着剤層４の厚み以上であれば、図４に示す
ように半導体素子５の下面に接触し、半導体素子５とリ
ードフレームの絶縁性を確保できなくなる恐れがある。
【００１２】そこで、本発明では、図１に示すように、
だれ面に接着剤層４を塗布している。だれ面は、中央部
が端部に比べて盛り上がっている。このため、図１の状
態の接着剤層４上に半導体素子５を固定しても、図５に
示すように、半導体素子５の下面はリードフレームの表
面に接触することはなく、絶縁状態が確実に確保され
る。
だれ面に接着剤層４を塗布している。だれ面は、中央部
が端部に比べて盛り上がっている。このため、図１の状
態の接着剤層４上に半導体素子５を固定しても、図５に
示すように、半導体素子５の下面はリードフレームの表
面に接触することはなく、絶縁状態が確実に確保され
る。
【００１３】
【実施例】次に、本発明の実施例について説明する。４
２ピンのＴＳＯＰ（Thin Small Outline Package）のＬ
ＯＣ用リードフレームをプレス加工で製作した後、表面
にＡｇめっきを行った。このリードフレームのインナー
リードの先端には、プレス加工の際、最大高さ２５μｍ
のバリがダイ側の面（バリ面）に発生した。このＬＯＣ
用リードフレームの先端に、ディスペンサを用いて熱可
塑性の接着剤を塗布し、接着剤層を形成した。この塗布
後に乾燥処理を行った。
２ピンのＴＳＯＰ（Thin Small Outline Package）のＬ
ＯＣ用リードフレームをプレス加工で製作した後、表面
にＡｇめっきを行った。このリードフレームのインナー
リードの先端には、プレス加工の際、最大高さ２５μｍ
のバリがダイ側の面（バリ面）に発生した。このＬＯＣ
用リードフレームの先端に、ディスペンサを用いて熱可
塑性の接着剤を塗布し、接着剤層を形成した。この塗布
後に乾燥処理を行った。
【００１４】ＬＯＣ用リードフレームは、だれ面に接着
剤を塗布したものと、バリ面に接着剤を塗布したものの
２種類を製作し、いずれの塗膜も２０μｍの厚さにし
た。各々のＬＯＣ用リードフレームについて、図５に示
したように、半導体素子を接着剤層に接着固定し、半導
体装置を構成した。この接着は、４００℃に加熱された
ステージに半導体素子を載置し、この上方に接着剤層の
形成されたリードフレームを位置合わせし、４２０℃の
加熱ツールでプレスすることにより実施した。なお、加
熱ツールに加える荷重は、４ｋｇにした。
剤を塗布したものと、バリ面に接着剤を塗布したものの
２種類を製作し、いずれの塗膜も２０μｍの厚さにし
た。各々のＬＯＣ用リードフレームについて、図５に示
したように、半導体素子を接着剤層に接着固定し、半導
体装置を構成した。この接着は、４００℃に加熱された
ステージに半導体素子を載置し、この上方に接着剤層の
形成されたリードフレームを位置合わせし、４２０℃の
加熱ツールでプレスすることにより実施した。なお、加
熱ツールに加える荷重は、４ｋｇにした。
【００１５】この接着後の半導体素子のインナーリード
下の表面を観察した。更に、半導体素子の電気特性を調
査した。その結果は表１の如くであった。
下の表面を観察した。更に、半導体素子の電気特性を調
査した。その結果は表１の如くであった。
【００１６】
【表１】
【００１７】表１から明らかなように、だれ面に接着剤
を塗布したリードフレームを使用した場合、半導体素子
の表面にクラックは発生せず、電気特性も良好であっ
た。一方、バリ面に接着剤を塗布したリードフレームの
場合、半導体素子の表面にクラックが見られ、電気特性
に異常の見られるものが発生した。この様に、プレスリ
ードフレームを使用した接着剤塗布型のＬＯＣ用リード
フレームの場合、だれ面を接着剤塗布面にすることで、
半導体素子にダメージを与えることなく半導体素子をリ
ードフレームに搭載できることが確かめられた。
を塗布したリードフレームを使用した場合、半導体素子
の表面にクラックは発生せず、電気特性も良好であっ
た。一方、バリ面に接着剤を塗布したリードフレームの
場合、半導体素子の表面にクラックが見られ、電気特性
に異常の見られるものが発生した。この様に、プレスリ
ードフレームを使用した接着剤塗布型のＬＯＣ用リード
フレームの場合、だれ面を接着剤塗布面にすることで、
半導体素子にダメージを与えることなく半導体素子をリ
ードフレームに搭載できることが確かめられた。
【００１８】
【発明の効果】以上より明らかな如く、本発明によれ
ば、プレス加工により作られたインナーリードの所定位
置に設けられる接着剤層をインナーリードのだれ面に設
けるようにしたので、リード面と半導体素子の接触は生
ぜず、リード面と半導体素子の絶縁を確保することがで
きる。この結果、半導体素子のリードフレームへの実装
効率が向上し、パッケージの信頼性を向上させることが
できる。
ば、プレス加工により作られたインナーリードの所定位
置に設けられる接着剤層をインナーリードのだれ面に設
けるようにしたので、リード面と半導体素子の接触は生
ぜず、リード面と半導体素子の絶縁を確保することがで
きる。この結果、半導体素子のリードフレームへの実装
効率が向上し、パッケージの信頼性を向上させることが
できる。
【図面の簡単な説明】
【図１】本発明によるＬＯＣ用リードフレームの１枚の
リードを示す断面図である。
リードを示す断面図である。
【図２】プレスリードフレームのインナーリード部を示
す断面図である。
す断面図である。
【図３】インナーリードのだれ面に接着剤を塗布して接
着剤層を形成した状況を示す断面図である。
着剤層を形成した状況を示す断面図である。
【図４】リードのバリ面のバリ高さが接着剤層の厚み以
上である時の短絡発生を示す断面図である。
上である時の短絡発生を示す断面図である。
【図５】本発明によるＬＯＣ用リードフレームに半導体
素子を搭載した状態を示す断面図である。
素子を搭載した状態を示す断面図である。
１ インナーリード ２ だれ部 ３ バリ ４ 接着剤層 ５ 半導体素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹谷 則明 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 吉岡 修 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内
Claims (2)
- 【請求項１】プレス加工で作られることによりだれ面と
ばり面を有したインナーリードの所定位置に接着剤層を
形成し、この接着剤層を介して半導体素子を前記インナ
ーリードに固定するＬＯＣ用リードフレームにおいて、 前記接着剤層は、前記インナーリードの前記だれ面に設
けることを特徴とするＬＯＣ用リードフレーム。 - 【請求項２】プレス加工で作られることによりだれ面と
ばり面を有したインナーリードの所定位置に形成された
接着剤層によって半導体素子を前記インナーリードに固
定する半導体装置において、 前記半導体素子は前記だれ面に形成された前記接着剤層
によって前記インナーリードと固定されていることを特
徴とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19452296A JP3261987B2 (ja) | 1996-07-24 | 1996-07-24 | Ｌｏｃ用リードフレームおよびそれを利用した半導体装置 |
| TW087207045U TW367102U (en) | 1996-07-24 | 1997-07-14 | LOC used lead frame and semiconductor apparatus by using that lead frame |
| KR1019970033527A KR100464227B1 (ko) | 1996-07-24 | 1997-07-18 | 리드온칩(loc)용리드프레임및그것을이용한반도체장치 |
| US08/897,828 US5880522A (en) | 1996-07-24 | 1997-07-21 | Stamped lead frame with adhesive layer for fixing to semiconductor device |
| SG1997002510A SG54533A1 (en) | 1996-07-24 | 1997-07-21 | Lead frame for loc and semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19452296A JP3261987B2 (ja) | 1996-07-24 | 1996-07-24 | Ｌｏｃ用リードフレームおよびそれを利用した半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041324A true JPH1041324A (ja) | 1998-02-13 |
| JP3261987B2 JP3261987B2 (ja) | 2002-03-04 |
Family
ID=16325939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19452296A Expired - Fee Related JP3261987B2 (ja) | 1996-07-24 | 1996-07-24 | Ｌｏｃ用リードフレームおよびそれを利用した半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5880522A (ja) |
| JP (1) | JP3261987B2 (ja) |
| KR (1) | KR100464227B1 (ja) |
| SG (1) | SG54533A1 (ja) |
| TW (1) | TW367102U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11996299B2 (en) | 2018-10-23 | 2024-05-28 | Mitsubishi Electric Corporation | Methods for manufacturing a semiconductor device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1070230A (ja) * | 1996-08-27 | 1998-03-10 | Hitachi Cable Ltd | Ｌｏｃ用リードフレーム |
| JP3888228B2 (ja) * | 2002-05-17 | 2007-02-28 | 株式会社デンソー | センサ装置 |
| US8647966B2 (en) * | 2011-06-09 | 2014-02-11 | National Semiconductor Corporation | Method and apparatus for dicing die attach film on a semiconductor wafer |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2632528B2 (ja) * | 1988-02-08 | 1997-07-23 | 新光電気工業株式会社 | リードフレーム |
| US5091251A (en) * | 1989-05-29 | 1992-02-25 | Tomoegawa Paper Co., Ltd. | Adhesive tapes and semiconductor devices |
| US5175060A (en) * | 1989-07-01 | 1992-12-29 | Ibiden Co., Ltd. | Leadframe semiconductor-mounting substrate having a roughened adhesive conductor circuit substrate and method of producing the same |
| JP2503738B2 (ja) * | 1990-07-18 | 1996-06-05 | 日立電線株式会社 | リ―ドフレ―ムへの半導体素子の接合方法 |
| US5221642A (en) * | 1991-08-15 | 1993-06-22 | Staktek Corporation | Lead-on-chip integrated circuit fabrication method |
| KR940006083B1 (ko) * | 1991-09-11 | 1994-07-06 | 금성일렉트론 주식회사 | Loc 패키지 및 그 제조방법 |
| DE69322334T2 (de) * | 1992-09-09 | 1999-06-02 | Texas Instruments Inc | Leiterrahmen mit reduzierter Kapazitanz für Leiter-auf-Chip-Packung |
| SG48170A1 (en) * | 1993-05-14 | 1998-04-17 | Hitachi Cable | Method and apparatus for sticking an insulating film to a lead frame |
| JP2923170B2 (ja) * | 1993-05-26 | 1999-07-26 | 日立電線株式会社 | 打抜き性に優れたフィルム及びこれを用いたリードフレーム |
| US5559366A (en) * | 1994-08-04 | 1996-09-24 | Micron Technology, Inc. | Lead finger tread for a semiconductor lead package system |
-
1996
- 1996-07-24 JP JP19452296A patent/JP3261987B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-14 TW TW087207045U patent/TW367102U/zh unknown
- 1997-07-18 KR KR1019970033527A patent/KR100464227B1/ko not_active IP Right Cessation
- 1997-07-21 SG SG1997002510A patent/SG54533A1/en unknown
- 1997-07-21 US US08/897,828 patent/US5880522A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11996299B2 (en) | 2018-10-23 | 2024-05-28 | Mitsubishi Electric Corporation | Methods for manufacturing a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3261987B2 (ja) | 2002-03-04 |
| SG54533A1 (en) | 1998-11-16 |
| KR980012388A (ko) | 1998-04-30 |
| TW367102U (en) | 1999-08-11 |
| US5880522A (en) | 1999-03-09 |
| KR100464227B1 (ko) | 2005-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100684625B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0355859A (ja) | 半導体ダイボンディング方法 | |
| US9653424B2 (en) | Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method | |
| JP3261987B2 (ja) | Ｌｏｃ用リードフレームおよびそれを利用した半導体装置 | |
| US8455303B2 (en) | Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method | |
| JP2006156437A (ja) | リードフレーム及び半導体装置 | |
| US20110068457A1 (en) | Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method | |
| JPH11289040A (ja) | リードフレーム及びこれを用いた半導体装置 | |
| JP4948436B2 (ja) | レーザ素子用フレームパッケージおよびその製造方法 | |
| JP3018881B2 (ja) | リードフレームへのフィルム貼付け方法及びリードフレームへのチップ貼付け方法 | |
| JPS6050346B2 (ja) | 半導体装置の製造方法 | |
| JP3583403B2 (ja) | Ｌｏｃ用リードフレーム及びその製造方法 | |
| KR100437894B1 (ko) | 씨에스피용 엘라스토머 접착필름의 가압착 장치 및 그 방법 | |
| JP2000031170A (ja) | 結合用指部を用いてフレ―ム上に集積回路を実装する装置および方法 | |
| JP2000114446A (ja) | 放熱板付リードフレームの製造方法 | |
| JP3087553B2 (ja) | 多層リードフレームの製造方法 | |
| JPH11286662A (ja) | 半導体用接着フィルム及びこれを用いたリードフレーム | |
| JPH09205173A (ja) | リードフレームの製造方法 | |
| JP2000216319A (ja) | 電子部品の位置決めリ―ド曲げ装置及び曲げ法 | |
| JPH07263487A (ja) | 半導体装置の製造方法 | |
| JP3514432B2 (ja) | リードフレームの製造方法 | |
| JP2000228463A (ja) | 半導体装置製造用金属フレーム、その製造方法及び半導体装置の製造方法 | |
| JPH0817997A (ja) | 半導体装置用配線基板の製造方法 | |
| JPH02154435A (ja) | 半導体装置 | |
| JP2004007013A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |