JPH1036996A - Icパッケージ用基板のめっき処理装置 - Google Patents

Icパッケージ用基板のめっき処理装置

Info

Publication number
JPH1036996A
JPH1036996A JP20888696A JP20888696A JPH1036996A JP H1036996 A JPH1036996 A JP H1036996A JP 20888696 A JP20888696 A JP 20888696A JP 20888696 A JP20888696 A JP 20888696A JP H1036996 A JPH1036996 A JP H1036996A
Authority
JP
Japan
Prior art keywords
plating
package
tank
substrate
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20888696A
Other languages
English (en)
Inventor
Takeshi Miyazaki
毅 宮崎
Shinya Yamamoto
晋也 山本
Shigeharu Matsunaga
繁春 松永
Yoji Hirayama
洋治 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHIMONOSEKI MEKKI KK
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
SHIMONOSEKI MEKKI KK
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHIMONOSEKI MEKKI KK, Sumitomo Metal SMI Electronics Device Inc filed Critical SHIMONOSEKI MEKKI KK
Priority to JP20888696A priority Critical patent/JPH1036996A/ja
Publication of JPH1036996A publication Critical patent/JPH1036996A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 中空状のスルーホールが形成され、このスル
ーホールの一端がソルダレジスト層で閉塞された状態の
BGA型パッケージ用基板(ICパッケージ用基板)に
めっき処理を施す際、スルーホール内部にもめっき被膜
を形成する必要があるが、従来のめっき処理装置を使用
してめっき処理を施すと、スルーホール内部の気泡を排
出し切れず、まためっき処理中に水素等のガスが発生す
る場合があるため、めっき被膜が形成されない部分が生
じてしまう。 【解決手段】 めっき槽11に超音波発生槽12が付設
され、めっき槽11と超音波発生槽12とが枠体18に
シール材19を介して接着された隔壁板17により仕切
られているめっき処理装置10を使用し、ICパッケー
ジ用基板13をめっき液11aに浸漬させ、続いて超音
波を発生させながら、又は超音波を発生させた後、IC
パッケージ用基板13にめっき処理を施す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はICパッケージ用基
板のめっき処理装置に関し、より詳細にはボールグリッ
ドアレイ型パッケージ(以下、BGA型パッケージと記
す)におけるスルーホール部又はフォトビア部等、直径
の小さな凹部が形成されたICパッケージ用基板の前記
凹部にめっき処理を施すためのICパッケージ用基板の
めっき処理装置に関する。
【0002】
【従来の技術】半導体素子を保護すると同時に、マザー
ボード上に形成された配線との接続を図るため、半導体
素子は種々のパッケージに実装される。前記パッケージ
としては、例えばQFP(Quad Flat Package) 、PGA
(Pin Grid Array)型パッケージ等が挙げられ、これらパ
ッケージは、現在盛んに使用されている。しかし、最近
の半導体素子の高集積化に伴い、半導体素子に形成され
る接続端子の数は急激に増加してきている。従って、マ
ザーボードとの接続を図るためのパッケージの接続端子
の数も増加させる必要があるが、上記したQFP、PG
A型パッケージでは、その構造上接続端子の数を増加さ
せるのには限界がある。
【0003】そこで、最近注目されているのが、BGA
型パッケージである。図3は、プラスチック製のBGA
型パッケージの一例を模式的に示した部分拡大断面図で
ある。
【0004】このBGA型パッケージ40においては、
半導体素子42がダイボンディングによりプラスチック
基板41に接続、固定されている。プラスチック基板4
1の両主面には銅(Cu)等からなる導体層44a、4
4bが形成され、これら導体層44a、44bは中空状
のスルーホール43壁面に形成された導体層44cによ
り接続されている。また、マザーボード接続面48に
は、スルーホール43周囲に形成された導体層44bに
近接して電極パッド49が接続形成され、電極パッド4
9にボール形状のハンダ端子46が接続されている。ま
た、半導体素子搭載面47に搭載された半導体素子42
の電極パッド(図示せず)と導体層44aとは、ワイヤ
45を用いたワイヤボンディングにより接続されてい
る。
【0005】マザーボード(図示せず)との接続を行う
場合には、例えばこのBGA型パッケージ40の電極パ
ッド49に接続されたハンダ端子46がマザーボードに
形成された接続端子(図示せず)の直上にくるように位
置合わせを行い、ハンダ端子46をリフローさせる。
【0006】しかし、このBGA型パッケージ40で
は、ハンダ端子46を接続するための電極パッド49を
スルーホール43と異なる位置に形成しているため、パ
ッケージの面積を大きくとらざるを得ず、パッケージが
大型化してしまうという問題があった。
【0007】そこで本出願人らは、先に、パッケージの
小型化を図るための手段として、プラスチック基板に形
成された中空状のスルーホール直下にボール状のハンダ
端子が接続されたBGA型パッケージを提案した(特願
平8−64977号)。
【0008】図4(a)〜(c)は、上記構造を有する
BGA型パッケージの製造工程の一部を模式的に示した
部分拡大断面図である。
【0009】まず、完成したBGA型パッケージ50に
ついて説明する。図4(c)に示したように、このBG
A型パッケージ50においては、プラスチック基板51
の両主面に導体層54a、54bが形成され、これら導
体層54a、54bはスルーホール53壁面に形成され
た導体層54cにより接続されている。また、半導体素
子搭載面57は、導体層54a、54bを保護するため
にソルダレジスト層52でほぼ全面が被覆されており、
マザーボード接続面58も、スルーホール53が形成さ
れている部分の周囲を除き、同様にソルダレジスト層5
2で被覆されている。従って、半導体素子搭載面57の
スルーホール53はソルダレジスト層52により閉塞さ
れているが、その他の部分(スルーホール53の大部
分、及びマザーボード接続面58におけるスルーホール
53の周囲)は、ソルダレジスト層52が除去されてい
る。また、ソルダレジスト層52で被覆されていないス
ルーホール53壁面の導体層54c、及びマザーボード
接続面58の導体層54b上には、めっき被膜55(N
i層、又はNi層とAu層)が形成されている。そし
て、このスルーホール53の直下にボール状のハンダ端
子56が接続されている。
【0010】マザーボードとの接続方法は、図3に示し
たBGA型パッケージ40の場合とほぼ同様である。
【0011】このBGA型パッケージ50においては、
スルーホール53の直下にハンダ端子56が接続されて
いるため、図3に示したBGA型パッケージ40のよう
に電極パッド49を形成するための領域を必要としなく
なり、パッケージの小型化を図ることができる。
【0012】図4に示したBGA型パッケージ50にお
いて、半導体素子との接続をフリップチップボンディン
グにより行う場合、ハンダ端子用の電極パッド(図示せ
ず)を小さな面積の中に整然と配置する必要があるた
め、プラスチック基板51の表面に導体層54aを形成
するのみでは配線が複雑になりすぎ、電極パッドへの接
続配線を形成することが困難な場合がある。そこで、プ
ラスチック基板51上に、ソルダレジスト層と導体層と
を交互に形成して配線を引き回す、いわゆるビルトアッ
プ基板を形成することにより、フリップチップボンディ
ング用の電極パッドを形成する方法が採用されている。
【0013】図5(a)、(b)は、プラスチック基板
上にビルトアップ基板を形成する際のめっき処理工程を
模式的に示した部分拡大断面図である。
【0014】スルーホール63及び導体層64(64
a、64b、64c)が形成されたプラスチック基板6
1上に、感光性樹脂(例えば感光性ポリイミド等)から
なるソルダレジスト層62aを形成した後、その一部を
開口することによりフォトビア67を形成する。次に、
フォトビア67内部を含んだ所定パターンの導体層65
aをスパッタリング、CVD(Chemical vapor depositi
on) 等の気相法により形成して、下層の導体層64aと
接続する。続いて、必要により上記したソルダレジスト
層62形成工程と導体層65形成工程とを繰り返し、最
上層のソルダレジスト層62cにフォトビア67を形成
した後(図5(a))、めっき処理を施し、フォトビア
67により露出した導体層65b上にNi層、又はNi
層とAu層とからなるめっき被膜66を形成する(図5
(b))。このめっき被膜66の形成部分が電極パッド
となり、この電極パッドにボール状のハンダ端子(図示
せず)を接続する。
【0015】
【発明が解決しようとする課題】図4(c)に示したB
GA型パッケージ50を製造する際には、導体層54
a、54b、54cが形成されたプラスチック基板51
のスルーホール53内部を含む両主面にソルダレジスト
層52を形成した後、マザーボード接続面58にフォト
マスクを介して紫外線等を照射し、マザーボード接続面
58のスルーホール53周囲のソルダレジスト層52、
及びスルーホール53内部に充填されたソルダレジスト
層52の大部分を除去する。上記処理により、スルーホ
ール53は、半導体素子搭載面57側の部分ではソルダ
レジスト層52が充填され、閉塞された状態となってい
るが、その他の部分では導体層54cが露出した状態と
なっている(図4(a))。
【0016】このBGA型パッケージ基板50aにめっ
き処理を施すことにより、露出している導体層54b、
54c部分にめっき被膜55を形成し(図4(b))、
その後スルーホール53の直下にハンダ端子56を接続
することによりBGA型パッケージ50を製造する(図
4(c))。
【0017】しかし、従来のめっき法では、その直径が
小さいスルーホール53内部の気泡を排出し切れず、ま
ためっき処理中にスルーホール53内部に水素等のガス
が発生する場合があるため、スルーホール53の壁面に
めっき被膜55が形成されない部分が生じてしまうとい
う課題があった。
【0018】また、図5(a)に示したBGA型パッケ
ージ用基板60aにおいても、フォトビア67の形成に
より露出した導体層65b部分にめっき被膜66を形成
するが、フォトビア67内部に残存する気泡、又はめっ
き液との反応により発生する水素ガスを排出し切れず、
導体層65bにめっき被膜66が形成されない部分が生
じてしまうという課題があった。
【0019】本発明はこれらの課題に鑑みなされたもの
であり、プラスチックICパッケージ基板等のICパッ
ケージ用基板に形成された直径の小さな凹部(例えばス
ルーホール、フォトビア等)の内部を含む部分にめっき
処理を施す際、前記凹部の内部全体にめっき被膜を形成
することができるICパッケージ用基板のめっき処理装
置を提供することをを目的としている。
【0020】
【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係るICパッケージ用基板のめ
っき処理装置(1)は、ICパッケージ用基板にめっき
被膜を形成するためのめっき槽に超音波発生槽が付設さ
れていることを特徴としている。
【0021】また本発明に係るICパッケージ用基板の
めっき処理装置(2)は、上記ICパッケージ用基板の
めっき処理装置(1)において、超音波発生槽がめっき
槽の対向する両側面に付設されていることを特徴として
いる。
【0022】また本発明に係るICパッケージ用基板の
めっき処理装置(3)は、上記ICパッケージ用基板の
めっき処理装置(1)又は(2)において、めっき槽と
超音波発生槽とが超音波の振動を伝搬し得る隔壁板によ
り仕切られていることを特徴としている。
【0023】上記ICパッケージ用基板のめっき処理装
置(1)〜(3)のいずれかによっても、ICパッケー
ジに形成された直径の小さな凹部の内部を含む部分にめ
っき処理を施す際、上記めっき処理装置により前記凹部
の内部に存在する気泡を外部に排出することができるの
で、前記凹部の内部全体にめっき被膜を形成することが
できる。
【0024】また本発明に係るICパッケージ用基板の
めっき処理装置(4)は、上記ICパッケージ用基板の
めっき処理装置(1)〜(3)のいずれかにおいて、め
っき被膜形成部と、前処理部及び/又は後処理部とが一
体的に形成され、前記前処理部及び/又は後処理部の全
部又は一部に超音波発生槽が付設されていることを特徴
としている。
【0025】上記ICパッケージ用基板のめっき処理装
置(4)によれば、ICパッケージに形成された直径の
小さな凹部の内部を含む部分にめっき処理を施す際、前
記前処理や後処理を含む一連のめっき処理工程におい
て、前記凹部の内部に存在する気泡を排出した状態で上
記処理を施すことができ、効率的かつ低コストで前記凹
部の内部を含む部分にめっき被膜を形成することができ
る。
【0026】また本発明に係るICパッケージ用基板の
めっき処理装置(5)は、上記ICパッケージ用基板の
めっき処理装置(1)〜(4)のいずれかにおいて、め
っき被膜形成部がNiめっき被膜を形成するためのめっ
き槽、Auストライク被膜を形成するためのめっき槽、
及びAuめっき被膜を形成するためのめっき槽を含んで
構成されていることを特徴としている。
【0027】上記ICパッケージ用基板のめっき処理装
置(5)によれば、前記ICパッケージ用基板にNiめ
っき被膜及びAuめっき被膜を連続して形成することが
できる。
【0028】また本発明に係るICパッケージ用基板の
めっき処理装置(6)は、上記ICパッケージ用基板の
めっき処理装置(1)〜(5)のいずれかにおいて、隔
壁板が剛体又は弾性体により構成され、前記隔壁板がシ
ール材を介してめっき槽と超音波発生槽との間に配置さ
れた枠体に接着されていることを特徴としている。
【0029】また本発明に係るICパッケージ用基板の
めっき処理装置(7)は、上記ICパッケージ用基板の
めっき処理装置(1)〜(6)のいずれかにおいて、隔
壁板がガラス材、メッキ液により不動態化する金属材
料、又はプラスチック材料よりなることを特徴ととして
いる。
【0030】また本発明に係るICパッケージ用基板の
めっき処理装置(8)は、上記ICパッケージ用基板の
めっき処理装置(1)〜(7)のいずれかにおいて、シ
ール材がフッ素樹脂、又はブタジエン系合成ゴムよりな
ることを特徴としている。
【0031】上記ICパッケージ用基板のめっき処理装
置(6)〜(8)によれば、前記隔壁が弾性体を介して
接着されているので、超音波発生槽中で発生させた超音
波をめっき槽中に良好に伝搬させることができ、ICパ
ッケージに形成された直径の小さな凹部の内部に存在す
る気泡を排出させた状態で、めっき処理を施すことがで
きる。
【0032】
【発明の実施の形態】以下、本発明に係るICパッケー
ジ用基板のめっき処理装置の実施の形態を図面に基づい
て説明する。
【0033】実施の形態に係るICパッケージ用基板の
めっき処理装置がめっき処理の対象とするICパッケー
ジの種類は特に限定されず、直径の小さい凹部が形成さ
れ、前記凹部の内部にめっき被膜を形成する必要のある
ICパッケージであれば前記めっき処理装置を使用して
めっき処理を施すことができる。特に中空状のスルーホ
ール53(図4)やソルダレジスト層にフォトビア67
(図5)が形成されたプラスチック製のBGA型パッケ
ージを主たる対象とする。
【0034】図1は実施の形態に係るICパッケージ用
基板のめっき処理装置(以下、単にめっき処理装置と記
す)を模式的に示した断面図である。
【0035】このめっき処理装置10は、ICパッケー
ジ用基板にめっき処理を施すためのめっき槽11と、め
っき槽11に付設された超音波発生槽12とを含んで構
成されており、このめっき槽11と超音波発生槽12と
の間は、枠体18にシール材19を介して接着された隔
壁板17により仕切られている。めっき槽11はめっき
液11aで満たされており、その内部には、導電性部材
で構成され、ICパッケージ用基板13に対する配線の
役割も果たす基板固定用部材15が配置されており、こ
の基板固定用部材15にICパッケージ用基板13が固
定、接続されている。一方、この基板固定用部材15に
は、ICパッケージ用基板13の両側に配設されるアノ
ード14も固定されているが、アノード14と基板固定
用部材15とが導通しないように、ICパッケージ用基
板13と接触している部分を除いて基板固定用部材15
全体が絶縁性の樹脂で被覆されている。アノード14及
び基板固定用部材15はそれぞれ配線14a、15aを
介して電源(図示せず)に接続されており、電源をオン
にするとめっき液11aに所定の電流が流れ、ICパッ
ケージ用基板13の所定の箇所にめっき被膜が形成され
るようになっている。
【0036】超音波発生槽12は純水(反応活性を有さ
ない液体)12aで満たされており、内部には超音波振
動子16が配置されている。この超音波振動子12によ
り超音波を発生させると、超音波は隔壁板17を介して
めっき槽11中に伝搬し、ICパッケージ用基板13を
振動させることができるようになっている。
【0037】隔壁板17を構成する材料は、超音波を吸
収しない、剛体、又は弾性体が好ましく、具体的にはガ
ラス材、チタンのようにめっき液に浸漬しても溶解せ
ず、不動態化する金属材料、又は塩化ビニルのようにめ
っき液に対して耐久性を有するプラスチック材料が好ま
しい。また、隔壁板17を直接的に枠体18に接着、固
定すると、超音波を伝搬しにくくなるので、弾性体から
なるシール材19を介して枠体18に接着する。シール
材19としては、例えばポリ四フッ化エチレン(PTF
E)、ポリフッ化エチレンプロピレン(PFE)等のフ
ッ素樹脂、ブタジエンスチレン共重合体、ニトリルゴ
ム、クロロプレンラバーのようなブタジエン系合成ゴム
等が挙げられる。
【0038】超音波振動子16は一般使用されているも
のを用いることができるが、振動周波数は20〜40k
Hzが好ましく、38kHzのものがより好ましい。ま
た超音波の強さは特別な強さを必要としないが、めっき
槽内の位置により超音波の強弱があるので、超音波によ
る振動を必要とする部分が強の位置(例えば40mmの
倍数となる位置)になるようにICパッケージ用基板1
3を配置するのが望ましい。めっき処理の条件は特別の
条件を必要とせず、従来の場合と同様の条件でよい。
【0039】超音波発生槽12は、めっき槽11の両側
面に付設されていてもよく、まためっき槽11の底面側
に付設されていてもよい。
【0040】次に、このめっき処理装置10を用いたI
Cパッケージ用基板13のめっき処理方法を説明する。
ここでは、ICパッケージ用基板13として、図4に示
したBGA型パッケージ基板50aを使用し、このBG
A型パッケージ基板50aにNiめっき処理及びAuめ
っき処理を施す場合について説明することにする。
【0041】まず、BGA型パッケージ基板50aに、
水洗や酸洗浄等、所定の前処理を施す。この場合、スル
ーホール53内部も同様に前処理を施す必要があるた
め、所定の前処理については超音波処理を併用し、スル
ーホール53内部の気泡を排出した後前処理を施す。次
に、前処理が施されたBGA型パッケージ基板50aを
めっき槽11内の基板固定用部材15に取り付け、めっ
き槽11の内部にNiめっき用のめっき液を満たす。次
に、超音波発生槽12内に配置された超音波振動子16
を作動させて超音波を発生させ、めっき槽11内のBG
A型パッケージ基板50aに超音波処理を施してスルー
ホール53内部の気泡を排出した後、配線14a、15
aに電流を流して電気めっき処理を行い、導体層54
b、54c上にめっき被膜55(Ni層)を形成する。
Niめっき処理では、アノード14として、Ni板、メ
ッシュタイプの白金めっきTi、メッシュタイプの不溶
解性アノード材等を用いるが、Ni板は超音波の伝搬を
妨げるので、超音波処理時にはめっき槽11から引き上
げておくのが望ましい。
【0042】次に、Ni層の上にAu層を形成するが、
Auめっき処理を施す場合には、置換めっき現象が生じ
るため、スルーホール53内部で水素が発生する。従っ
て、Auめっき処理を施す場合には、めっき処理を行っ
ている間も、超音波をかけておくことが望ましい。超音
波処理の条件は上記Niめっき処理の場合と同様でよ
い。Auめっき処理では、アノード14として、通常、
メッシュタイプの白金めっきTiを使用するので、超音
波をかけながらAu層を形成することが可能である。
【0043】図5(a)に示したBGA型パッケージ用
基板60aのフォトビア67のめっき処理方法も上記し
ためっき処理方法と同様に行えばよい。
【0044】ICパッケージ用基板13のめっき処理を
効率的に行うために、一連の前処理、めっき被膜の形
成、及び後処理を連続めっき処理装置を用いて行うこと
ができる。図2(a)は連続めっき処理装置の一例を模
式的に示した斜視図であり、(b)はその断面図であ
る。
【0045】連続めっき処理装置20は、横に長い直方
体形状をなしており、その内部は連設された多数の箱形
の槽に分割されている。これらの槽は、前処理、めっき
被膜の形成、及び後処理に用いられる槽で、めっき被膜
形成部分の脱脂を行う前洗浄槽22、水洗槽23、酸化
被膜の除去を行うマイクトエッチング槽24、酸洗浄槽
25、Niめっき槽26、Auストライクめっき槽2
7、Auめっき槽28、温水洗浄槽29、乾燥処理槽3
0、及びこれらの槽の一部に付設された超音波発生槽2
1等である。図2には示していないが、Niめっき槽2
6等には、電気めっきを行うための装置が配置されてい
る。まためっき処理を施す対象となるICパッケージ用
基板13は、基板釣支具31の一端に吊設されており、
他端は図示しない自動浸漬装置に取り付けられている。
この自動浸漬装置はレールの上に載置され、左右に自由
に移動できるようになっており、また基板釣支具31の
端部を上下に移動させることができるようになってい
る。基板釣支具31の中央部分はリング状になってお
り、ガイド棒32に回転自在に支持されている。従っ
て、この自動浸漬装置によりICパッケージ用基板13
の上下の移動や左右への移動を自由に行うことができ、
例えば前洗浄槽22の処理液に所定の時間ICパッケー
ジ用基板13を浸漬させた後引き上げ、横に移動して水
洗槽23の純水中に再びICパッケージ用基板13を所
定時間浸漬させた後、引き上げるという作業を繰り返す
ことができる。また、基板釣支具31を介してICパッ
ケージ用基板13に電流を流すことができるので、例え
ばNiめっき槽26のめっき液にICパッケージ用基板
13を浸漬し、そのままめっき被膜を形成することもで
きる。
【0046】この連続めっき処理装置20を用いて、I
Cパッケージ用基板13にめっき処理を施す場合には、
この自動浸漬装置により、前洗浄槽22等の前処理槽、
めっき槽、後処理槽中の処理液に順次ICパッケージ用
基板13を浸漬させ、一連の処理を施すことができる。
【0047】上記連続めっき処理装置20を使用するこ
とにより、効率的かつ低コストでICパッケージ用基板
13にめっき処理を施すことができる。
【0048】上記実施の形態に係るめっき処理装置は、
ICパッケージ用基板13に無電解めっき処理を施す場
合にも、用いることができることは言うまでもない。
【0049】
【実施例及び比較例】以下、本発明に係るICパッケー
ジ用基板のめっき処理装置の実施例を説明する。また、
比較例として、前記めっき処置装置を用い、超音波を発
生させることなくめっき処理を施した場合についても説
明する。
【0050】本実施例及び比較例の場合には、縦が33
0mm、横が250mm、厚さが0.3mmのBT(ビ
スマレイミド・トリアジン)レジン製プラスチック基板
に図4(a)に示したBGA型パッケージ用基板50a
が多数形成されたものをめっき処理用の基板として用
い、図2に示した連続めっき処理装置を使用してめっき
処理を行った。 <実施例及び比較例に共通の条件> めっき処理用基板に形成されたBGA型パッケージ用基
板50a(図4に示したものと同一の構成) 導体層54a、54b、54cを構成する金属:Cu 導体層54a、54bの厚さ:30μm スルーホールの直径:30μm以上 スルホール13内部の導体層54cの厚さ:20μm <実施例の場合の条件> めっき処理の条件 脱脂処理(前洗浄槽22) 脱脂処理溶液の組成 アミン化合物:5g/リットル 脱脂処理溶液の温度:50℃ 処理時間:5分、超音波処理時間:1分 水洗処理(水洗槽23) 処理時間:1分、超音波処理時間:1分 マイクロエッチング処理(マイクロエッチング槽2
4) エッチング液の組成 Na228 :20g/リットル H2 SO4 :5g/リットル エッチング液の温度:室温 処理時間:1分、超音波処理時間:1分 水洗処理(水洗槽23) 処理時間:1分、超音波処理時間:1分 硫酸洗浄(酸洗浄槽25) 洗浄液:15wt%の硫酸水溶液 処理時間:1分、超音波処理時間:1分 水洗処理(水洗槽23) 処理時間:1分、超音波処理時間:1分 Niめっき液中での超音波処理(Niめっき槽2
6) Niめっき液(ワット浴)の組成 NiSO4 ・6H2 O:300g/リットル NiCl2 ・6H2 O:30g/リットル H3 BO3 :30g/リットル Niめっき浴のpH:5.0±0.2 Niめっき浴の温度:55℃ 超音波処理時間:3分 Niめっき処理(Niめっき槽26) 電流密度:2A/dm2 Niめっき処理の時間:20分 水洗処理(水洗槽23) 処理時間:1分 Auストライク処理(Auストライクめっき槽2
7) めっき液の組成 KAu(CN)2 :1.5g/リットル めっき浴のpH:3.75±0.25 めっき浴の温度:50℃ 電流密度:0.2A/dm2 Auめっき処理の時間:20秒 超音波処理時間:20秒間 水洗処理(水洗槽23) 処理時間:1分 Auめっき処理(Auめっき槽28) めっき浴の組成 KAu(CN)2 :11.7g/リットル 硫酸アンモニウム:70g/リットル ピロリン酸カリウム:26g/リットル めっき浴のpH:6.0±0.5 めっき浴の温度:65℃ 電流密度:0.2A/dm2 めっき処理時間:10分 超音波処理時間:10分 水洗処理、及び温水洗浄処理(水洗槽23、温水洗
浄槽29) 水洗処理時間:1分、超音波処理時間:1分 温水洗浄処理:1分 乾燥処理(乾燥処理槽30) 乾燥処理温度:80℃、乾燥処理時間:15分 <比較例の条件>各工程において、超音波処理を施さな
かった他は、上記した実施例の条件と同様の条件でめっ
き処理を施した。
【0051】<結果及び評価>上記めっき処理工程を終
了した後、実施例及び比較例に係るBGA型パッケージ
基板50aをスルーホール53部分で縦に切断し、スル
ーホール53内部のめっき被膜55を顕微鏡又は走査型
電子顕微鏡(SEM)で観察した。
【0052】その結果、実施例の場合には、ソルダレジ
スト層52で被覆されている部分を除いて、いずれのス
ルーホール53もスルーホール53全体にめっき被膜5
5が形成されていた。
【0053】他方、比較例の場合には、スルーホール5
3のうちの約半分に、スルーホール53内部にめっき被
膜55が形成されていない部分が観察された。
【0054】なお、同様の方法で、図5(a)に示した
BGA型パッケージ基板50aにめっき処理を施し、フ
ォトビア67内部に露出した導体層65b全体にめっき
被膜66が形成されていることを確認した。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るICパッケージ用基
板のめっき処理装置を模式的に示した断面図である。
【図2】(a)は別の実施の形態に係るICパッケージ
用基板のめっき処理装置(連続めっき処置装置)を模式
的に示した斜視図であり、(b)はその断面図である。
【図3】プラスチック製BGA型パッケージの一例を模
式的に示した部分拡大断面図である。
【図4】(a)〜(c)は、BGA型パッケージの製造
工程の一部を模式的に示した部分拡大断面図である。
【図5】(a)〜(b)は、BGA型パッケージにおけ
るフォトビア部のめっき処理工程を模式的に示した部分
拡大断面図である。
【符号の説明】
10 めっき処理装置 11 めっき槽 12、22 超音波発生槽 13 ICパッケージ用基板 16 超音波振動子 17 隔壁板 18 枠体 19 シール材 20 連続めっき処理装置 26 Niめっき槽 27 Auストライクめっき槽 28 Auめっき槽
フロントページの続き (72)発明者 松永 繁春 山口県下関市長府港町7番13号 下関鍍金 株式会社内 (72)発明者 平山 洋治 山口県下関市長府港町7番13号 下関鍍金 株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 ICパッケージ用基板にめっき被膜を形
    成するためのめっき槽に超音波発生槽が付設されている
    ことを特徴とするICパッケージ用基板のめっき処理装
    置。
  2. 【請求項2】 超音波発生槽がめっき槽の対向する両側
    面に付設されていることを特徴とする請求項1記載のI
    Cパッケージ用基板のめっき処理装置。
  3. 【請求項3】 めっき槽と超音波発生槽とが隔壁板によ
    り仕切られていることを特徴とする請求項1又は請求項
    2記載のICパッケージ用基板のめっき処理装置。
  4. 【請求項4】 めっき被膜形成部と、前処理部及び/又
    は後処理部とが一体的に形成され、前記前処理部及び/
    又は後処理部の全部又は一部に超音波発生槽が付設され
    ていることを特徴とする請求項1〜3のいずれかの項に
    記載のICパッケージ用基板のめっき処理装置。
  5. 【請求項5】 めっき被膜形成部がNiめっき被膜を形
    成するためのめっき槽、Auストライク被膜を形成する
    ためのめっき槽、及びAuめっき被膜を形成するための
    めっき槽を含んで構成されていることを特徴とする請求
    項1〜4のいずれかの項に記載のICパッケージ用基板
    のめっき処理装置。
  6. 【請求項6】 隔壁板が剛体又は弾性体により構成さ
    れ、前記隔壁板がシール材を介してめっき槽と超音波発
    生槽との間に配置された枠体に接着されていることを特
    徴とする請求項1〜5のいずれかの項に記載のICパッ
    ケージ用基板のめっき処理装置。
  7. 【請求項7】 隔壁板がガラス材、メッキ液により不動
    態化する金属材料、又はプラスチック材料よりなること
    を特徴とする請求項1〜6のいずれかの項に記載のIC
    パッケージ用基板のめっき処理装置。
  8. 【請求項8】 シール材がフッ素樹脂、又はブタジエン
    系合成ゴムよりなることを特徴とする請求項1〜7のい
    ずれかの項に記載のICパッケージ用基板のめっき処理
    装置。
JP20888696A 1996-07-19 1996-07-19 Icパッケージ用基板のめっき処理装置 Pending JPH1036996A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20888696A JPH1036996A (ja) 1996-07-19 1996-07-19 Icパッケージ用基板のめっき処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20888696A JPH1036996A (ja) 1996-07-19 1996-07-19 Icパッケージ用基板のめっき処理装置

Publications (1)

Publication Number Publication Date
JPH1036996A true JPH1036996A (ja) 1998-02-10

Family

ID=16563757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20888696A Pending JPH1036996A (ja) 1996-07-19 1996-07-19 Icパッケージ用基板のめっき処理装置

Country Status (1)

Country Link
JP (1) JPH1036996A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000037716A1 (en) * 1998-12-21 2000-06-29 Tokyo Electron Limited Plating apparatus, plating system, method for plating using the same
JP2009242868A (ja) * 2008-03-31 2009-10-22 Toshiba Corp めっき装置、めっき方法、および電子デバイスの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000037716A1 (en) * 1998-12-21 2000-06-29 Tokyo Electron Limited Plating apparatus, plating system, method for plating using the same
US6428661B1 (en) 1998-12-21 2002-08-06 Tokyo Electron Ltd. Plating apparatus
JP2009242868A (ja) * 2008-03-31 2009-10-22 Toshiba Corp めっき装置、めっき方法、および電子デバイスの製造方法

Similar Documents

Publication Publication Date Title
CN101352109B (zh) 印刷线路板及其制造方法
US20020182308A1 (en) Method for electroless gold plating of conductive traces on printed circuit boards
JP2008045179A (ja) めっき装置及びめっき方法
JPH01268896A (ja) 電気めっき方法
JPH1012677A (ja) 半導体装置用両面配線テープキャリアの製造方法
KR20100090803A (ko) 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
JP2002053999A (ja) 極小物品のバレル電気めっき方法
KR20110038457A (ko) 무전해 니켈 도금층을 갖는 금속배선 구조 및 그 제조방법
JPH0621142A (ja) 半導体チップのボンディング方法と半導体集積回路装置
JP4155434B2 (ja) 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法
JPH1036996A (ja) Icパッケージ用基板のめっき処理装置
KR20030026875A (ko) 반도체 집적회로, 그 제조방법 및 제조장치
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JPH1056261A (ja) ボールグリッドアレイ型パッケージにおけるスルーホール部又はフォトビア部のめっき処理方法
JPH09101326A (ja) プローブ構造
JP2009117721A (ja) 配線基板、回路基板、これらの製造方法
JP2002038295A (ja) 回路基板の電気メッキ方法
JP2741997B2 (ja) 立体回路板の製造方法
JP4386763B2 (ja) 半導体装置
KR100295144B1 (ko) 비전도성기재의표면에전도성금속을도금하는방법및이를위한촉진용액
JP2001230507A (ja) プラスチックパッケージ及びその製造方法
JP3596476B2 (ja) 配線基板の製造方法
JP3265062B2 (ja) 加工フィルムの製造方法
JPH10241465A (ja) 異方導電フィルムの製法およびそれによって得られた異方導電フィルム
KR100771313B1 (ko) 도금 장치 및 이를 이용한 인쇄회로기판의 도금 방법