JPH10335665A - 集積ｍｏｓパワー・トランジスタを電圧勾配から保護するための構成部品 - Google Patents
集積ｍｏｓパワー・トランジスタを電圧勾配から保護するための構成部品Info
- Publication number
- JPH10335665A JPH10335665A JP10156872A JP15687298A JPH10335665A JP H10335665 A JPH10335665 A JP H10335665A JP 10156872 A JP10156872 A JP 10156872A JP 15687298 A JP15687298 A JP 15687298A JP H10335665 A JPH10335665 A JP H10335665A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- ground side
- resistor
- terminal
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
- Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、縦型ＭＯＳパワー・トランジスタ
と論理回路とを含むモノリシック構成部品を電圧勾配か
ら保護するための装置に関する。 【解決手段】 保護回路は、ＭＯＳトランジスタのドレ
インに相当するＮ型基板と、基板の上面の中に形成した
少なくとも１つのＰ型ウェルの中に実現した論理構成部
品とを備える。論理回路の接地側に接続するか、接地側
に対して低インピーダンスのノードに接続したＮ型領域
はそれぞれ、抵抗と直列をなす。
と論理回路とを含むモノリシック構成部品を電圧勾配か
ら保護するための装置に関する。 【解決手段】 保護回路は、ＭＯＳトランジスタのドレ
インに相当するＮ型基板と、基板の上面の中に形成した
少なくとも１つのＰ型ウェルの中に実現した論理構成部
品とを備える。論理回路の接地側に接続するか、接地側
に対して低インピーダンスのノードに接続したＮ型領域
はそれぞれ、抵抗と直列をなす。
Description
【０００１】
【発明の属する技術分野】本発明は、同一基板において
縦型拡散ＭＯＳパワー・トランジスタ（ＶＤＭＯＳ）と
論理回路とを結合する構成部品に関する。より詳細に
は、本発明は、ＶＤＭＯＳトランジスタと論理回路の両
方を持つ回路用の保護回路に関する。
縦型拡散ＭＯＳパワー・トランジスタ（ＶＤＭＯＳ）と
論理回路とを結合する構成部品に関する。より詳細に
は、本発明は、ＶＤＭＯＳトランジスタと論理回路の両
方を持つ回路用の保護回路に関する。
【０００２】
【従来の技術】図１に、ＶＤＭＯＳトランジスタと論理
回路とを組み合せた構成部品の一部分を概略的に示す。
この構成部品は、一般にはＮ型基板２上にＮ型エピタキ
シャル層１を形成して製作されるＮ型基板を含む。パワ
ー・トランジスタは右側の部分に、論理ウェルは左側の
部分にそれぞれ形成される。
回路とを組み合せた構成部品の一部分を概略的に示す。
この構成部品は、一般にはＮ型基板２上にＮ型エピタキ
シャル層１を形成して製作されるＮ型基板を含む。パワ
ー・トランジスタは右側の部分に、論理ウェルは左側の
部分にそれぞれ形成される。
【０００３】パワー・トランジスタは、セル３など、互
いに接続された１組の同一セルを含む。各セルは、中央
部５に他の部分より高濃度のドーピングが施されたＰ型
ウェル４を含む。Ｎ型リング６は、ウェルの上側部分中
に形成される。Ｎ型リングの外周部をＰ型ウェルの外周
部から分離する部分は、絶縁ゲート８で被覆されてい
る。Ｎ型リング６ならびにウェル中央部５は、メタライ
ゼーション９で被覆されている。ゲート８はすべて、ゲ
ート端子Ｇに接続され、メタライゼーション９はすべ
て、ソース端子Ｓに接続される。構造の裏面は、ドレイ
ン・メタライゼーションＤで被覆されている。したがっ
て、ゲート信号を印加すると、電流が端子Ｄから端子Ｓ
へ流れることになる。より具体的には、電流は絶縁ゲー
トの下に形成されたチャネルを介して、Ｎ領域１および
２からＮ領域６へ流れることになる。一般にはこの構造
が用いられており、その結果ドレインはソースに対して
正の電位にバイアスされる。
いに接続された１組の同一セルを含む。各セルは、中央
部５に他の部分より高濃度のドーピングが施されたＰ型
ウェル４を含む。Ｎ型リング６は、ウェルの上側部分中
に形成される。Ｎ型リングの外周部をＰ型ウェルの外周
部から分離する部分は、絶縁ゲート８で被覆されてい
る。Ｎ型リング６ならびにウェル中央部５は、メタライ
ゼーション９で被覆されている。ゲート８はすべて、ゲ
ート端子Ｇに接続され、メタライゼーション９はすべ
て、ソース端子Ｓに接続される。構造の裏面は、ドレイ
ン・メタライゼーションＤで被覆されている。したがっ
て、ゲート信号を印加すると、電流が端子Ｄから端子Ｓ
へ流れることになる。より具体的には、電流は絶縁ゲー
トの下に形成されたチャネルを介して、Ｎ領域１および
２からＮ領域６へ流れることになる。一般にはこの構造
が用いられており、その結果ドレインはソースに対して
正の電位にバイアスされる。
【０００４】同一「セル」について先に述べたが、パワ
ー・トランジスタは、ディジット構造を持つことがあ
る。その場合、領域６は「リング」にならない。しかし
ながら、考察を簡単にするために、以下もこの用語をそ
のまま用いる。
ー・トランジスタは、ディジット構造を持つことがあ
る。その場合、領域６は「リング」にならない。しかし
ながら、考察を簡単にするために、以下もこの用語をそ
のまま用いる。
【０００５】論理回路は、１つまたは複数のウェル１０
中に形成される。ウェル１０の中には、ドレインｄ、ソ
ースｓ、およびゲート端子ｇを持つ基本的なＭＯＳトラ
ンジスタを示した。これは、論理ウェル中に形成される
可能性が高い構成部品の例にすぎない。
中に形成される。ウェル１０の中には、ドレインｄ、ソ
ースｓ、およびゲート端子ｇを持つ基本的なＭＯＳトラ
ンジスタを示した。これは、論理ウェル中に形成される
可能性が高い構成部品の例にすぎない。
【０００６】スイッチ・モード電源などいくつかの応用
例では、オフ状態へのスイッチング段階において、ＭＯ
Ｓパワー・トランジスタのドレインとソースの間に高い
電圧勾配が生じる可能性が高い。
例では、オフ状態へのスイッチング段階において、ＭＯ
Ｓパワー・トランジスタのドレインとソースの間に高い
電圧勾配が生じる可能性が高い。
【０００７】図２に、スイッチ・モード電源回路の例を
示す。変圧器の１次側２０には入力電圧ＶINが印加さ
れ、２次側２１は、ダイオード２３を介してコンデンサ
２２に接続される。出力電圧ＶOUT は、コンデンサ２２
の両端間で利用可能となる。１次側の第２端子２０は、
縦型ＭＯＳパワー・トランジスタＴＰと論理回路２７と
を含む集積構成部品２５を介して、電源の接地側に接続
される。この論理回路は、図１の構成部品の裏面に相当
するパワー・トランジスタのドレイン端子に接続された
端子と、接地側に接続された端子と、制御信号を受信す
る少なくとも１つの入力端子２８とを含む。この論理回
路２７はとりわけ、パワー・トランジスタのゲートを制
御することを意図したものである。
示す。変圧器の１次側２０には入力電圧ＶINが印加さ
れ、２次側２１は、ダイオード２３を介してコンデンサ
２２に接続される。出力電圧ＶOUT は、コンデンサ２２
の両端間で利用可能となる。１次側の第２端子２０は、
縦型ＭＯＳパワー・トランジスタＴＰと論理回路２７と
を含む集積構成部品２５を介して、電源の接地側に接続
される。この論理回路は、図１の構成部品の裏面に相当
するパワー・トランジスタのドレイン端子に接続された
端子と、接地側に接続された端子と、制御信号を受信す
る少なくとも１つの入力端子２８とを含む。この論理回
路２７はとりわけ、パワー・トランジスタのゲートを制
御することを意図したものである。
【０００８】
【発明が解決しようとする課題】スイッチ・モード電源
の動作は、当業者には周知である。その動作は、パワー
・トランジスタＴＰの周期的なスイッチングからなる。
パワー・トランジスタＴＰをオフ状態にスイッチングす
るごとに電力消費が高くなるが、これはできる限り高速
であることが有効性の点で望ましい。寄生構成部品が介
在し、しかもパワー・トランジスタＴＰの両端間の電圧
が回路の常規最大電圧を超えていない場合ですら、図１
のタイプの集積構成部品は、特定の環境下において損傷
を受けると思われる。この現象についてはこれまで明ら
かにされておらず、この現象を解析し、その原因を解明
し、さらにそれに対して改善をもたらすことが本発明の
役割である。
の動作は、当業者には周知である。その動作は、パワー
・トランジスタＴＰの周期的なスイッチングからなる。
パワー・トランジスタＴＰをオフ状態にスイッチングす
るごとに電力消費が高くなるが、これはできる限り高速
であることが有効性の点で望ましい。寄生構成部品が介
在し、しかもパワー・トランジスタＴＰの両端間の電圧
が回路の常規最大電圧を超えていない場合ですら、図１
のタイプの集積構成部品は、特定の環境下において損傷
を受けると思われる。この現象についてはこれまで明ら
かにされておらず、この現象を解析し、その原因を解明
し、さらにそれに対して改善をもたらすことが本発明の
役割である。
【０００９】
【課題を解決するための手段】したがって、本発明は、
縦型ＭＯＳパワー・トランジスタ（ＶＤＭＯＳ）と論理
回路とを含むモノリシック構成部品を電圧勾配から保護
する装置を提供する。構成部品の基板は、第１導電型で
あり、ＭＯＳトランジスタのドレインに相当する。論理
構成部品は、基板の上面に形成された第２導電型の少な
くとも１つのウェル中に形成する。論理回路の接地側に
接続される、あるいは接地側に対して低インピーダンス
のノードに接続される、第１導電型の領域はそれぞれ、
抵抗と直列とする。
縦型ＭＯＳパワー・トランジスタ（ＶＤＭＯＳ）と論理
回路とを含むモノリシック構成部品を電圧勾配から保護
する装置を提供する。構成部品の基板は、第１導電型で
あり、ＭＯＳトランジスタのドレインに相当する。論理
構成部品は、基板の上面に形成された第２導電型の少な
くとも１つのウェル中に形成する。論理回路の接地側に
接続される、あるいは接地側に対して低インピーダンス
のノードに接続される、第１導電型の領域はそれぞれ、
抵抗と直列とする。
【００１０】本発明の実施例によれば、前記領域に接続
されていない抵抗の端子は、ウェル上の接点に接続し、
ウェルそのものは接地側に接続する。
されていない抵抗の端子は、ウェル上の接点に接続し、
ウェルそのものは接地側に接続する。
【００１１】本発明の実施例によれば、抵抗は酸化物層
上に形成されたポリシリコン領域に相当し、また酸化物
層は、本発明の実施例によれば厚い酸化物層である。
上に形成されたポリシリコン領域に相当し、また酸化物
層は、本発明の実施例によれば厚い酸化物層である。
【００１２】本発明の上記の目的、特徴および利点につ
いては、以下の本発明の特定の実施例についての非限定
的な説明において、添付図面を参照しながら詳細に論じ
る。
いては、以下の本発明の特定の実施例についての非限定
的な説明において、添付図面を参照しながら詳細に論じ
る。
【００１３】
【発明の実施の形態】各添付図では、同一の要素は同じ
符号で参照する。さらに、半導体構成部品の各断面図で
は通例に従い、様々な寸法を一定の縮尺で示すのではな
く、図面をわかりやすくするために任意に拡大して示
す。
符号で参照する。さらに、半導体構成部品の各断面図で
は通例に従い、様々な寸法を一定の縮尺で示すのではな
く、図面をわかりやすくするために任意に拡大して示
す。
【００１４】図１に示す論理ウェル１０は、ＭＯＳトラ
ンジスタを含み、そのソースは接地側に接続される。さ
らに、ウェル１０は一般に接地され、組立体を接地する
ウェル１０との接触領域として用いられるオーバードー
プされたＰ型領域３２とＮ型ソース領域３１とを接続す
るメタライゼーション３０がある。論理ウェル１０中に
は、１つ以上のＭＯＳトランジスタを形成することがで
きる。
ンジスタを含み、そのソースは接地側に接続される。さ
らに、ウェル１０は一般に接地され、組立体を接地する
ウェル１０との接触領域として用いられるオーバードー
プされたＰ型領域３２とＮ型ソース領域３１とを接続す
るメタライゼーション３０がある。論理ウェル１０中に
は、１つ以上のＭＯＳトランジスタを形成することがで
きる。
【００１５】したがって、図３に示すように、パワー・
トランジスタＴＰと並列に寄生トランジスタｔｌが存在
するが、そのコレクタはパワー・トランジスタＴＰのド
レイン端子に相当し、そのエミッタはＮ型領域３１に相
当し、そのベースはＰ型領域３２に相当する。どのよう
なトランジスタの場合とも同じように、ベースとエミッ
タの間には、抵抗ＲBEで示したベース抵抗がある。同様
に、どのようなトランジスタの場合とも同じように、コ
レクタとベースの間には、コンデンサＣで示した漂遊容
量がある。したがって、ドレイン電圧ＶＤが急速に上昇
すると、コンデンサＣは短絡したと見なされ、電流は抵
抗ＲBEを貫流することになるが、これは一定のしきい値
を超えるとトランジスタｔｌを作動させる。トランジス
タｔｌは寸法が小さいため、コレクタ電圧ＶＤが非常に
高い（そのなだれ電圧に近い）場合は、作動したときに
トランジスタｔｌが破損する可能性がきわめて高い。
トランジスタＴＰと並列に寄生トランジスタｔｌが存在
するが、そのコレクタはパワー・トランジスタＴＰのド
レイン端子に相当し、そのエミッタはＮ型領域３１に相
当し、そのベースはＰ型領域３２に相当する。どのよう
なトランジスタの場合とも同じように、ベースとエミッ
タの間には、抵抗ＲBEで示したベース抵抗がある。同様
に、どのようなトランジスタの場合とも同じように、コ
レクタとベースの間には、コンデンサＣで示した漂遊容
量がある。したがって、ドレイン電圧ＶＤが急速に上昇
すると、コンデンサＣは短絡したと見なされ、電流は抵
抗ＲBEを貫流することになるが、これは一定のしきい値
を超えるとトランジスタｔｌを作動させる。トランジス
タｔｌは寸法が小さいため、コレクタ電圧ＶＤが非常に
高い（そのなだれ電圧に近い）場合は、作動したときに
トランジスタｔｌが破損する可能性がきわめて高い。
【００１６】この問題を解決するために、またトランジ
スタｔｌのトリガリングを防止するために、本発明では
まず、いくつかの要素のドーピング・レベルとよく考え
抜かれたトランジスタのエミッタ・ベース間ディジット
の形状とを最適化することにより、ベース・エミッタ間
抵抗ＲBEをできる限り低く抑えることを試みた。しかし
ながら、この解決策では問題を解決することはできず、
ドレイン端子の電圧が急激に上昇した場合（高電圧傾度
ｄＶ／ｄｔ）、論理ウェル中に実現された、縦型ＭＯＳ
パワー・トランジスタと論理回路とを結合するモノリシ
ック構造の破壊が依然として認められた。
スタｔｌのトリガリングを防止するために、本発明では
まず、いくつかの要素のドーピング・レベルとよく考え
抜かれたトランジスタのエミッタ・ベース間ディジット
の形状とを最適化することにより、ベース・エミッタ間
抵抗ＲBEをできる限り低く抑えることを試みた。しかし
ながら、この解決策では問題を解決することはできず、
ドレイン端子の電圧が急激に上昇した場合（高電圧傾度
ｄＶ／ｄｔ）、論理ウェル中に実現された、縦型ＭＯＳ
パワー・トランジスタと論理回路とを結合するモノリシ
ック構造の破壊が依然として認められた。
【００１７】この問題を解決するために、出願者は、接
点を設けるのに望ましい領域と接点自体との間に絶縁抵
抗素子を追加することにより、ウェル電位と接地側とに
接続された端子を持つ論理回路内の素子を改良する。
点を設けるのに望ましい領域と接点自体との間に絶縁抵
抗素子を追加することにより、ウェル電位と接地側とに
接続された端子を持つ論理回路内の素子を改良する。
【００１８】図４に、本発明の実施例を示す。この図に
は、ウェル１０の中に形成したＭＯＳトランジスタを示
した。このトランジスタは、絶縁ゲートｇで被覆された
基板の領域によって分離されたＮ型ドレインとソース領
域とを含む。ソース領域は符号３１で、ウェル接触領域
は符号３２でそれぞれ示す。領域３１と領域３２との接
続は、たとえば領域３１と領域３２を分離する厚い酸化
物層４１の上に配置される、抵抗層４０の部分を介す
る。たとえば、層４０は、領域３１と領域３２との接触
領域の間の抵抗率が１０〜１００オーム程度になるよう
に適切にドーピングされたポリシリコンで製作する。次
いで、領域３２との接触は、接触メタライゼーション４
２などで従来通りに行う。メタライゼーション４２は、
接点４２と領域３１の間に所定の値の抵抗を組み込むよ
うに、層４０上の領域３１との接触領域から離れた位置
に配置する。
は、ウェル１０の中に形成したＭＯＳトランジスタを示
した。このトランジスタは、絶縁ゲートｇで被覆された
基板の領域によって分離されたＮ型ドレインとソース領
域とを含む。ソース領域は符号３１で、ウェル接触領域
は符号３２でそれぞれ示す。領域３１と領域３２との接
続は、たとえば領域３１と領域３２を分離する厚い酸化
物層４１の上に配置される、抵抗層４０の部分を介す
る。たとえば、層４０は、領域３１と領域３２との接触
領域の間の抵抗率が１０〜１００オーム程度になるよう
に適切にドーピングされたポリシリコンで製作する。次
いで、領域３２との接触は、接触メタライゼーション４
２などで従来通りに行う。メタライゼーション４２は、
接点４２と領域３１の間に所定の値の抵抗を組み込むよ
うに、層４０上の領域３１との接触領域から離れた位置
に配置する。
【００１９】図５に、本発明による改良型の構造の相当
図を示す。図を見れば、層４０がエミッタ抵抗ＲE に相
当することがわかる。
図を示す。図を見れば、層４０がエミッタ抵抗ＲE に相
当することがわかる。
【００２０】当然のことながら、このエミッタ抵抗に様
々な改変、修正、および改良を施すことは当業者なら可
能であろう。たとえば、メタライゼーション層を、抵抗
とするのに十分な長さにすることが考えられる。抵抗物
質の層はまた、酸化物４１、領域３１の表面を抵抗物質
の第１側面に接続する第１メタライゼーション、および
領域３２の表面を抵抗物質の第２側面に接続する第２メ
タライゼーションの上に形成することもできよう。
々な改変、修正、および改良を施すことは当業者なら可
能であろう。たとえば、メタライゼーション層を、抵抗
とするのに十分な長さにすることが考えられる。抵抗物
質の層はまた、酸化物４１、領域３１の表面を抵抗物質
の第１側面に接続する第１メタライゼーション、および
領域３２の表面を抵抗物質の第２側面に接続する第２メ
タライゼーションの上に形成することもできよう。
【００２１】さらに、別法として、抵抗の第２端子（ソ
ースに接続されていない方）を領域３２および接地側に
接続するのではなく、接地側に対して低インピーダンス
の回路のノードに接続する。
ースに接続されていない方）を領域３２および接地側に
接続するのではなく、接地側に対して低インピーダンス
の回路のノードに接続する。
【００２２】したがって、先と同様に、ドレイン端子Ｄ
に急速な電圧上昇が生じた場合、電流は抵抗ＲBEからコ
ンデンサＣを貫流することになるが、これは事実上、短
絡に相当する。しかしながら、トランジスタｔｌのトリ
ガリングしきい値は、抵抗ＲE の存在が原因で一層高く
なり、このトランジスタが作動状態にある場合ですら、
そこを貫流する電流は、抵抗ＲE の存在によって制限さ
れることになる。したがって、本発明は、その中を流れ
る電流の流れを制限することにより、トランジスタｔｌ
を保護する。
に急速な電圧上昇が生じた場合、電流は抵抗ＲBEからコ
ンデンサＣを貫流することになるが、これは事実上、短
絡に相当する。しかしながら、トランジスタｔｌのトリ
ガリングしきい値は、抵抗ＲE の存在が原因で一層高く
なり、このトランジスタが作動状態にある場合ですら、
そこを貫流する電流は、抵抗ＲE の存在によって制限さ
れることになる。したがって、本発明は、その中を流れ
る電流の流れを制限することにより、トランジスタｔｌ
を保護する。
【００２３】好ましい実施形態では、抵抗ＲE の値は、
通常動作において、論理回路の性能を損なうことがない
ように、たとえば１００ｍＶ以下など、その中の電圧降
下がほとんど無視できるように選定する。
通常動作において、論理回路の性能を損なうことがない
ように、たとえば１００ｍＶ以下など、その中の電圧降
下がほとんど無視できるように選定する。
【００２４】本発明は、広く解釈すべきであり、改変、
修正、および改良は本開示の一部であり、また本発明の
精神および範囲に含まれるものとする。したがって、上
記の説明は、例示のために示したものにすぎず、本発明
を限定するものではない。本発明は、特許請求の範囲お
よびその均等物で定義されるとおりにのみ限定される。
修正、および改良は本開示の一部であり、また本発明の
精神および範囲に含まれるものとする。したがって、上
記の説明は、例示のために示したものにすぎず、本発明
を限定するものではない。本発明は、特許請求の範囲お
よびその均等物で定義されるとおりにのみ限定される。
【図１】縦型ＭＯＳトランジスタと論理回路とを含む構
成部品の簡略の部分断面図である。
成部品の簡略の部分断面図である。
【図２】図１の構成部品の使用例を示す図である。
【図３】図１の回路の要素の相当図である。
【図４】本発明による改良型の論理構成部品の部分断面
図である。
図である。
【図５】本発明による改良型の構成部品を含む構造の相
当図である。
当図である。
１ Ｎ型エピタキシャル層 ２ Ｎ型基板 ３ セル ４ Ｐ型ウェル ５ Ｐ型ウェル中央部 ６ Ｎ型リング ８ 絶縁ゲート ９、３０、４２ メタライゼーション １０ ウェル ２０ 変圧器の１次側 ２１ 変圧器の２次側 ２２ コンデンサ ２３ ダイオード ２５ 集積構成部品 ２７ 論理回路 ３１ Ｎ型ソース領域 ３２ Ｐ型領域 ４０ 抵抗層 ４１ 厚い酸化物層 Ｃ コンデンサ Ｄ ドレイン端子 ｄ ドレイン Ｇ ゲート端子 ｇ 絶縁ゲート ＲBE 抵抗 ＲE 抵抗 Ｓ ソース端子 ｓ ソース ｔｌ 寄生トランジスタ ＴＰ 縦型ＭＯＳパワー・トランジスタ ＶＤ ドレイン電圧、コレクタ電圧 ＶIN 入力電圧 ＶOUT 出力電圧
フロントページの続き (72)発明者 アントアーヌ パブラン フランス国， 13540 ピュイリカール, レ エラーブル， 98番地 (72)発明者 ピエトロ フィケラ フランス国， 13080 リュイネ， パル ク セザンヌ， バティマン セー（番地 なし)
Claims (4)
- 【請求項１】 縦型ＭＯＳパワー・トランジスタ（ＶＤ
ＭＯＳ）と論理回路とを含み、構成部品の第１導電型の
基板（１および２）がＭＯＳトランジスタのドレインに
相当し、基板の上面に形成した第２導電型の少なくとも
１つのウェル（１０）中に論理構成部品が実現されたモ
ノリシック構成部品を電圧勾配から保護する装置であっ
て、論理回路の接地側に接続された、または接地側に対
して低インピーダンスのノードに接続された、第１導電
型の領域（３１）がそれぞれ、抵抗（４０）と直列をな
すことを特徴とする装置。 - 【請求項２】 前記領域（３１）に接続されていない方
の抵抗の端子が、接地側に接続されたウェル上の接点
（３２）に接続されることを特徴とする請求項１に記載
の装置。 - 【請求項３】 抵抗が酸化物層上に形成したポリシリコ
ン領域に相当することを特徴とする請求項１に記載の装
置。 - 【請求項４】 酸化物層が厚い酸化物層であることを特
徴とする請求項３に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9706824 | 1997-05-28 | ||
| FR9706824A FR2764137B1 (fr) | 1997-05-28 | 1997-05-28 | Composant de protection d'un transistor mos integre contre des gradients de tension |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335665A true JPH10335665A (ja) | 1998-12-18 |
| JP2980106B2 JP2980106B2 (ja) | 1999-11-22 |
Family
ID=9507539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10156872A Expired - Fee Related JP2980106B2 (ja) | 1997-05-28 | 1998-05-22 | 集積ｍｏｓパワー・トランジスタを電圧勾配から保護するための構成部品 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6057577A (ja) |
| EP (1) | EP0881681B1 (ja) |
| JP (1) | JP2980106B2 (ja) |
| DE (1) | DE69834451T2 (ja) |
| FR (1) | FR2764137B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064826A (ja) * | 2010-09-17 | 2012-03-29 | On Semiconductor Trading Ltd | 半導体装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1508918A1 (en) * | 2003-08-22 | 2005-02-23 | Freescale Semiconductor, Inc. | Semiconductor power device |
| US7521773B2 (en) * | 2006-03-31 | 2009-04-21 | Fairchild Semiconductor Corporation | Power device with improved edge termination |
| JP5040387B2 (ja) * | 2007-03-20 | 2012-10-03 | 株式会社デンソー | 半導体装置 |
| CN101868856B (zh) | 2007-09-21 | 2014-03-12 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
| CN102299150B (zh) * | 2010-06-22 | 2013-06-12 | 茂达电子股份有限公司 | 具有可调输出电容值的功率半导体组件以及制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183064A (en) * | 1981-05-07 | 1982-11-11 | Toshiba Corp | Semiconductor device |
| FR2636481B1 (fr) * | 1988-09-14 | 1990-11-30 | Sgs Thomson Microelectronics | Diode active integrable |
| US5212618A (en) * | 1990-05-03 | 1993-05-18 | Linear Technology Corporation | Electrostatic discharge clamp using vertical NPN transistor |
| US5079608A (en) * | 1990-11-06 | 1992-01-07 | Harris Corporation | Power MOSFET transistor circuit with active clamp |
| US5477414A (en) * | 1993-05-03 | 1995-12-19 | Xilinx, Inc. | ESD protection circuit |
-
1997
- 1997-05-28 FR FR9706824A patent/FR2764137B1/fr not_active Expired - Fee Related
-
1998
- 1998-05-22 EP EP98410056A patent/EP0881681B1/fr not_active Expired - Lifetime
- 1998-05-22 JP JP10156872A patent/JP2980106B2/ja not_active Expired - Fee Related
- 1998-05-22 DE DE69834451T patent/DE69834451T2/de not_active Expired - Fee Related
- 1998-05-27 US US09/085,521 patent/US6057577A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064826A (ja) * | 2010-09-17 | 2012-03-29 | On Semiconductor Trading Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2980106B2 (ja) | 1999-11-22 |
| FR2764137B1 (fr) | 1999-08-13 |
| DE69834451D1 (de) | 2006-06-14 |
| FR2764137A1 (fr) | 1998-12-04 |
| EP0881681A1 (fr) | 1998-12-02 |
| DE69834451T2 (de) | 2007-05-03 |
| EP0881681B1 (fr) | 2006-05-10 |
| US6057577A (en) | 2000-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3262579B2 (ja) | 金属酸化物半導体電界効果型トランジスタ回路 | |
| JP2698645B2 (ja) | Ｍｏｓｆｅｔ | |
| US4300152A (en) | Complementary field-effect transistor integrated circuit device | |
| US4994886A (en) | Composite MOS transistor and application to a free-wheel diode | |
| JP3111576B2 (ja) | 半導体装置 | |
| JP3851001B2 (ja) | 静電気保護回路 | |
| JP3342918B2 (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| US20060232898A1 (en) | ESD protection circuit with SCR structure for semiconductor device | |
| JP2982785B2 (ja) | デプレッション型ｍｏｓ半導体素子およびｍｏｓパワーｉｃ | |
| JPH02185069A (ja) | 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス | |
| US7619863B2 (en) | Gated thyristor and related system and method | |
| JP3337493B2 (ja) | 過電圧保護半導体スイッチ | |
| US5828089A (en) | Full protection component for a subscriber line interface circuit | |
| US5903034A (en) | Semiconductor circuit device having an insulated gate type transistor | |
| JP2928285B2 (ja) | 集積可能なアクティブダイオード | |
| JP2000323666A (ja) | 半導体デバイスの保護回路および方法 | |
| US10944257B2 (en) | Integrated silicon controlled rectifier (SCR) and a low leakage SCR supply clamp for electrostatic discharge (ESP) protection | |
| JP2980106B2 (ja) | 集積ｍｏｓパワー・トランジスタを電圧勾配から保護するための構成部品 | |
| KR100276495B1 (ko) | 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호 장치 | |
| US4320409A (en) | Complementary field-effect transistor integrated circuit device | |
| JPH0282533A (ja) | バイポーラ・トランジスタ | |
| JPH0758331A (ja) | 半導体装置 | |
| US6144066A (en) | Protection of the logic well of a component including an integrated MOS power transistor | |
| JPH04170815A (ja) | ハイサイド・スイッチ回路及び半導体装置 | |
| JP4457620B2 (ja) | 静電破壊保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990817 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |