JPH10303604A - 誘電体デュプレクサ - Google Patents
誘電体デュプレクサInfo
- Publication number
- JPH10303604A JPH10303604A JP12025197A JP12025197A JPH10303604A JP H10303604 A JPH10303604 A JP H10303604A JP 12025197 A JP12025197 A JP 12025197A JP 12025197 A JP12025197 A JP 12025197A JP H10303604 A JPH10303604 A JP H10303604A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- dielectric
- resonator
- open end
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【課題】 小型で、機械的強度が強く、しかも回路定数
の設定が容易な誘電体デュプレクサを提供する。 【解決手段】 誘電体磁器ブロック２の開放端面８に、
多数の誘電体層１１ａ〜１１ｆを積層してなる回路積層
体１０ａ，１０ｂを配設して、その積層構造により構成
されるＬＣ結合回路Ｙを送波部Ｔ又は／及び受波部Ｒの
所要共振器３Ａ〜３Ｃ，４Ａ〜４Ｅと結合して、所要送
受波回路を構成するようにしたから、整一な単純形状と
することができて、小型化が可能となり回路設計が容易
となり、機械的強度が向上する。また、回路積層体１０
ａ，１０ｂにより、ＬＣ結合回路を構成するものである
から、任意の回路定数のものを容易に構成することがで
きる。
の設定が容易な誘電体デュプレクサを提供する。 【解決手段】 誘電体磁器ブロック２の開放端面８に、
多数の誘電体層１１ａ〜１１ｆを積層してなる回路積層
体１０ａ，１０ｂを配設して、その積層構造により構成
されるＬＣ結合回路Ｙを送波部Ｔ又は／及び受波部Ｒの
所要共振器３Ａ〜３Ｃ，４Ａ〜４Ｅと結合して、所要送
受波回路を構成するようにしたから、整一な単純形状と
することができて、小型化が可能となり回路設計が容易
となり、機械的強度が向上する。また、回路積層体１０
ａ，１０ｂにより、ＬＣ結合回路を構成するものである
から、任意の回路定数のものを容易に構成することがで
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、自動車電話、携帯
電話等の移動体通信機器に用いられる、共振器を複数並
設してなる誘電体デュプレクサに関する。
電話等の移動体通信機器に用いられる、共振器を複数並
設してなる誘電体デュプレクサに関する。
【０００２】
【従来の技術】図７で示すように、誘電体磁器ブロック
ａに、貫通孔の内周面に内導体を被覆することにより構
成される共振器ｔ，ｒを複数個一方向に並設し、かつ貫
通孔が開口する開放端面を除く所要外周面にアース導体
ｂを被覆すると共に、該共振器群を二つに区分して、共
振器ｔからなる片側区分群を送波部Ｔとして、その最外
側の共振器ｔと結合する入力端子パッドＰt をアース導
体ｂと区画して側面に形成し、共振器ｒからなる他側区
分群を受波部Ｒとして、その最外側の共振器ｒと結合す
る出力端子パッドＰr をアース導体ｂと区画して側面に
形成し、さらに、アンテナ端子パッドＰa をアース導体
と区画して側面に備えてなる誘電体デュプレクサは種々
提案されている。この構成は、同図で示すように、開放
端面で、各貫通孔の口端に形成したザグリｄの表面に導
電被膜を被覆したり、該開放面にパターン導体を印刷す
る等により、各共振器の内導体に接続する導電層ｅを形
成し、各導電層ｅ相互を結合して、所要の送受波回路を
構成するようにしている。
ａに、貫通孔の内周面に内導体を被覆することにより構
成される共振器ｔ，ｒを複数個一方向に並設し、かつ貫
通孔が開口する開放端面を除く所要外周面にアース導体
ｂを被覆すると共に、該共振器群を二つに区分して、共
振器ｔからなる片側区分群を送波部Ｔとして、その最外
側の共振器ｔと結合する入力端子パッドＰt をアース導
体ｂと区画して側面に形成し、共振器ｒからなる他側区
分群を受波部Ｒとして、その最外側の共振器ｒと結合す
る出力端子パッドＰr をアース導体ｂと区画して側面に
形成し、さらに、アンテナ端子パッドＰa をアース導体
と区画して側面に備えてなる誘電体デュプレクサは種々
提案されている。この構成は、同図で示すように、開放
端面で、各貫通孔の口端に形成したザグリｄの表面に導
電被膜を被覆したり、該開放面にパターン導体を印刷す
る等により、各共振器の内導体に接続する導電層ｅを形
成し、各導電層ｅ相互を結合して、所要の送受波回路を
構成するようにしている。
【０００３】
【発明が解決しようとする課題】ところで、上述のよう
に、ザグリやパターンの形成によって、共振器相互を結
合するためのＬＣ結合回路を形成した場合には、得られ
る回路定数に限界があり、設計に制約を生じる。そこ
で、この問題を解決するために、コイルやコンデンサ等
の集中定数部品を使用したものが提案された。しかるに
かかる構成にあっては、設計に自由度が与えられる反
面、組み付け工数が増加し、かつ形態も直方体のような
整一な形状とならず、寸法が大きくなり、かつ雑然とし
た回路配列となって、回路設計が複雑化し、さらには機
械的強度も低下する等の問題があった。本発明は、かか
る問題点を除去することを目的とするものである。
に、ザグリやパターンの形成によって、共振器相互を結
合するためのＬＣ結合回路を形成した場合には、得られ
る回路定数に限界があり、設計に制約を生じる。そこ
で、この問題を解決するために、コイルやコンデンサ等
の集中定数部品を使用したものが提案された。しかるに
かかる構成にあっては、設計に自由度が与えられる反
面、組み付け工数が増加し、かつ形態も直方体のような
整一な形状とならず、寸法が大きくなり、かつ雑然とし
た回路配列となって、回路設計が複雑化し、さらには機
械的強度も低下する等の問題があった。本発明は、かか
る問題点を除去することを目的とするものである。
【０００４】
【課題を解決するための手段】本発明は、誘電体磁器ブ
ロックに、貫通孔の内周面に内導体を被覆することによ
り構成される共振器を複数個一方向に並設し、かつ貫通
孔が開口する開放端面を除く所要外周面にアース導体を
被覆すると共に、該共振器群を二つに区分して、片側区
分群を送波部とし、他側区分群を受波部とする誘電体デ
ュプレクサにおいて、前記誘電体磁器ブロックの開放端
面に、複数の誘電体層を積層することによりＬＣ結合回
路を構成してなる回路積層体を配設し、そのＬＣ結合回
路を送波部又は／及び受波部の所要共振器と結合して、
所要送受波回路を構成するようにしたことを特徴とする
誘電体デュプレクサである。
ロックに、貫通孔の内周面に内導体を被覆することによ
り構成される共振器を複数個一方向に並設し、かつ貫通
孔が開口する開放端面を除く所要外周面にアース導体を
被覆すると共に、該共振器群を二つに区分して、片側区
分群を送波部とし、他側区分群を受波部とする誘電体デ
ュプレクサにおいて、前記誘電体磁器ブロックの開放端
面に、複数の誘電体層を積層することによりＬＣ結合回
路を構成してなる回路積層体を配設し、そのＬＣ結合回
路を送波部又は／及び受波部の所要共振器と結合して、
所要送受波回路を構成するようにしたことを特徴とする
誘電体デュプレクサである。
【０００５】かかる構成にあって、誘電体磁器ブロック
の開口端面に誘電体層が配設された単純構成により、Ｌ
Ｃ結合回路が構成されることとなり、整一な形状の誘電
体デュプレクサが形成されると共に、回路積層体の構造
を選定することににより、任意の回路定数のものを構成
することができる。
の開口端面に誘電体層が配設された単純構成により、Ｌ
Ｃ結合回路が構成されることとなり、整一な形状の誘電
体デュプレクサが形成されると共に、回路積層体の構造
を選定することににより、任意の回路定数のものを構成
することができる。
【０００６】上述の構成にあって、前記誘電体磁器ブロ
ックの開放端面に、複数の誘電体層を積層して焼結する
ことにより、送波部の各共振器と結合するローパスフィ
ルタ回路部と、受波部の各共振器と結合するバンドパス
フィルタ回路部とを備えるＬＣ結合回路を構成してなる
回路積層体を接合することにより、所要送受波回路を構
成するようにしたものが提案される。
ックの開放端面に、複数の誘電体層を積層して焼結する
ことにより、送波部の各共振器と結合するローパスフィ
ルタ回路部と、受波部の各共振器と結合するバンドパス
フィルタ回路部とを備えるＬＣ結合回路を構成してなる
回路積層体を接合することにより、所要送受波回路を構
成するようにしたものが提案される。
【０００７】このように、回路積層体を複数の誘電体層
を積層して焼結することにより、１チップ構造とするこ
とができ、誘電体磁器ブロックの開口端面に、該チップ
を接合するだけで、容易に誘電体デュプレクサを構成し
得ることとなる。
を積層して焼結することにより、１チップ構造とするこ
とができ、誘電体磁器ブロックの開口端面に、該チップ
を接合するだけで、容易に誘電体デュプレクサを構成し
得ることとなる。
【０００８】さらには、前記誘電体磁器ブロックの開放
端面の送波部領域上に、複数の誘電体層を積層して焼結
することにより、送波部の各共振器と結合するローパス
フィルタ回路部を備えてなる回路積層体を接合し、さら
に、受波部領域に各共振器の内導体と接続する導電層を
形成して、該導電層相互を容量結合することにより、バ
ンドパスフィルタ回路部を構成するようにしたものも提
案される。
端面の送波部領域上に、複数の誘電体層を積層して焼結
することにより、送波部の各共振器と結合するローパス
フィルタ回路部を備えてなる回路積層体を接合し、さら
に、受波部領域に各共振器の内導体と接続する導電層を
形成して、該導電層相互を容量結合することにより、バ
ンドパスフィルタ回路部を構成するようにしたものも提
案される。
【０００９】この構成にあって、回路積層体は、誘電体
層表面に所要のパターン導体を形成することにより、容
易にインダクタを形成できるから、複数のインダクタを
備えるローパスフィルタ回路部を構成するためにのみ回
路積層体を用いて、該回路積層体を開放端面の送波部領
域上に接合するようにし、一方、コンデンサのみからな
るバンドパスフィルタ回路部を、従来のように、ザグリ
内に導電被膜を形成したり、または、パターン導体を直
接印刷する等により、共振器の内導体と接続する導電層
を形成して、各導電層相互を容量結合するようして構成
したものである。
層表面に所要のパターン導体を形成することにより、容
易にインダクタを形成できるから、複数のインダクタを
備えるローパスフィルタ回路部を構成するためにのみ回
路積層体を用いて、該回路積層体を開放端面の送波部領
域上に接合するようにし、一方、コンデンサのみからな
るバンドパスフィルタ回路部を、従来のように、ザグリ
内に導電被膜を形成したり、または、パターン導体を直
接印刷する等により、共振器の内導体と接続する導電層
を形成して、各導電層相互を容量結合するようして構成
したものである。
【００１０】
【発明の実施の形態】添付図面に従って、本発明の各実
施例を説明する。尚、各実施例は、いずれも図６で示す
送受波回路を構成するものである。
施例を説明する。尚、各実施例は、いずれも図６で示す
送受波回路を構成するものである。
【００１１】図１〜３は、酸化チタン系，酸化バリウム
系等の誘電体セラミック材料を焼結してなる誘電体磁器
ブロック２に、八個の共振器３Ａ〜３Ｃ，４Ａ〜４Ｅを
形成してこれを二つに区分して、三つの共振器３Ａ，３
Ｂ，３Ｃからなる片側区分群を三ポール型送波部Ｔと
し、五つの共振器４Ａ〜４Ｅからなる他側区分群を五ポ
ール型受波部Ｒとし、さらにその開放端面８に、回路積
層体１０ａを接合してなる誘電体デュプレクサ１ａを示
す。この各共振器３Ａ〜３Ｃ，４Ａ〜４Ｅは、誘電体磁
器ブロック２に一方向へ平行に配列され、このため該誘
電体磁器ブロック２は扁平状の直方体形状を呈してい
る。
系等の誘電体セラミック材料を焼結してなる誘電体磁器
ブロック２に、八個の共振器３Ａ〜３Ｃ，４Ａ〜４Ｅを
形成してこれを二つに区分して、三つの共振器３Ａ，３
Ｂ，３Ｃからなる片側区分群を三ポール型送波部Ｔと
し、五つの共振器４Ａ〜４Ｅからなる他側区分群を五ポ
ール型受波部Ｒとし、さらにその開放端面８に、回路積
層体１０ａを接合してなる誘電体デュプレクサ１ａを示
す。この各共振器３Ａ〜３Ｃ，４Ａ〜４Ｅは、誘電体磁
器ブロック２に一方向へ平行に配列され、このため該誘
電体磁器ブロック２は扁平状の直方体形状を呈してい
る。
【００１２】この共振器３Ａ〜３Ｃ，４Ａ〜４Ｅは、図
３で示すように、円管状の貫通孔５に夫々内導体６を塗
着形成してなり、さらに、その貫通孔５が開口する開放
端面８を除く所要外周面にアース導体７を被覆してい
る。この共振器３Ａ〜３Ｃ，４Ａ〜４Ｅは、共振周波数
のλ／４に相当する共振長寸法にほぼ一致させている。
そして、この各共振器３Ａ〜３Ｃ，４Ａ〜４Ｅにより、
図６で示す共振器回路Ｘが構成される。
３で示すように、円管状の貫通孔５に夫々内導体６を塗
着形成してなり、さらに、その貫通孔５が開口する開放
端面８を除く所要外周面にアース導体７を被覆してい
る。この共振器３Ａ〜３Ｃ，４Ａ〜４Ｅは、共振周波数
のλ／４に相当する共振長寸法にほぼ一致させている。
そして、この各共振器３Ａ〜３Ｃ，４Ａ〜４Ｅにより、
図６で示す共振器回路Ｘが構成される。
【００１３】前記開放端面８には、回路積層体１０ａが
接合される。この回路積層体１０ａは、ガラスセラミッ
ク，ガラスと誘電体セラミック材料の複合材料、あるい
は低融点酸化物等からなり、しかも誘電体磁器ブロック
２の開放端面８の形状と一致した長方形状の複数の誘電
体層１１ａ〜１１ｆを積層して、これを一体焼結するこ
とにより形成される。また、この回路積層体１０ａは、
誘電体層１１ａ〜１１ｆの積層により、ローパスフィル
タ回路部Ｆ1 とバンドパスフィルタ回路部Ｆ2とを備え
るＬＣ結合回路Ｙを構成している。このように、この回
路積層体１０ａは誘電体層１１ａ〜１１ｆを一体焼結し
て、１チップ化されているため、開放端面８上への接合
により、全体が一様な直方体をなす、整一な誘電体デュ
プレクサ１ａを容易に構成し得ることとなる。
接合される。この回路積層体１０ａは、ガラスセラミッ
ク，ガラスと誘電体セラミック材料の複合材料、あるい
は低融点酸化物等からなり、しかも誘電体磁器ブロック
２の開放端面８の形状と一致した長方形状の複数の誘電
体層１１ａ〜１１ｆを積層して、これを一体焼結するこ
とにより形成される。また、この回路積層体１０ａは、
誘電体層１１ａ〜１１ｆの積層により、ローパスフィル
タ回路部Ｆ1 とバンドパスフィルタ回路部Ｆ2とを備え
るＬＣ結合回路Ｙを構成している。このように、この回
路積層体１０ａは誘電体層１１ａ〜１１ｆを一体焼結し
て、１チップ化されているため、開放端面８上への接合
により、全体が一様な直方体をなす、整一な誘電体デュ
プレクサ１ａを容易に構成し得ることとなる。
【００１４】各誘電体層１１ａ〜１１ｆは、その上面に
所要のパターン導体を印刷形成し、さらに、スルホール
を穿設してなるものであり、その具体的構成につき説明
する。
所要のパターン導体を印刷形成し、さらに、スルホール
を穿設してなるものであり、その具体的構成につき説明
する。
【００１５】誘電体層１１ａの上面には、共振器３Ａ〜
３Ｃに対向する部位に、スルホールと電極層１２ａ，１
２ｂ，１２ｃが形成され、共振器４Ｂ，４Ｄに対向する
部位に、スルホールと電極層１２ｄ，１２ｅが形成さ
れ、さらに共振器４Ａ，４Ｃ，４Ｅと対向する位置にス
ルホールｈが夫々形成され、共振器３Ａ〜３Ｃ，４Ａ〜
４Ｅとスルホールｈで接続される。
３Ｃに対向する部位に、スルホールと電極層１２ａ，１
２ｂ，１２ｃが形成され、共振器４Ｂ，４Ｄに対向する
部位に、スルホールと電極層１２ｄ，１２ｅが形成さ
れ、さらに共振器４Ａ，４Ｃ，４Ｅと対向する位置にス
ルホールｈが夫々形成され、共振器３Ａ〜３Ｃ，４Ａ〜
４Ｅとスルホールｈで接続される。
【００１６】また、誘電体層１１ｂの上面にも、共振器
３Ａ〜３Ｃに対向する部位に、電極層１３ａ，１３ｂ，
１３ｃが形成され、共振器４Ｂ，４Ｄに対向する部位
に、電極層１３ｄ，１３ｅが形成され、さらに共振器４
Ａ，４Ｃ，４Ｅと対向する位置にスルホールｈが夫々形
成されている。そして、これにより、共振器３Ａ〜３
Ｂ、共振器４Ｂ，４Ｄと、電極層１３ａ，１３ｂ，１３
ｃ間で、誘電体層１１ａ，１１ｂの厚さと、電極層１２
ａ〜１２ｅ、１３ａ〜１３ｅの電極面積により容量が定
まるローパスフィルタ回路部Ｆ1 のコンデンサＣ1 〜Ｃ
3 、及び受波部ＲのコンデンサＣ4 ，Ｃ5 が構成される
こととなる。
３Ａ〜３Ｃに対向する部位に、電極層１３ａ，１３ｂ，
１３ｃが形成され、共振器４Ｂ，４Ｄに対向する部位
に、電極層１３ｄ，１３ｅが形成され、さらに共振器４
Ａ，４Ｃ，４Ｅと対向する位置にスルホールｈが夫々形
成されている。そして、これにより、共振器３Ａ〜３
Ｂ、共振器４Ｂ，４Ｄと、電極層１３ａ，１３ｂ，１３
ｃ間で、誘電体層１１ａ，１１ｂの厚さと、電極層１２
ａ〜１２ｅ、１３ａ〜１３ｅの電極面積により容量が定
まるローパスフィルタ回路部Ｆ1 のコンデンサＣ1 〜Ｃ
3 、及び受波部ＲのコンデンサＣ4 ，Ｃ5 が構成される
こととなる。
【００１７】さらに、誘電体層１１ｃには、前記電極層
１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ及び共振器４
Ａ，４Ｃ，４Ｅと接続するスルホールｈが貫通状に形成
され、その上面に各電極層１３ａ，１３ｂ，１３ｃと接
続するスルホールｈ間に、蛇行状の導電路からなるイン
ダクタＬ1 ，Ｌ2 が形成される。また、共振器４Ａ〜４
Ｅと接続又は結合する部位のスルホールｈ間には、イン
タデジタル状電極層を面方向で対峙して構成されるコン
デンサＣ7 〜Ｃ10が形成されることとなる。さらに、共
振器４Ｅと対向する部位には、電極層１４が形成され
る。そしてさらには、電極層１３ｃと接続するスルホー
ルとアンテナ端子と接続するポイント１５でインダクタ
Ｌ3 が形成され、共振器Ａとポイント１５でコンデンサ
Ｃ6 が形成される。
１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ及び共振器４
Ａ，４Ｃ，４Ｅと接続するスルホールｈが貫通状に形成
され、その上面に各電極層１３ａ，１３ｂ，１３ｃと接
続するスルホールｈ間に、蛇行状の導電路からなるイン
ダクタＬ1 ，Ｌ2 が形成される。また、共振器４Ａ〜４
Ｅと接続又は結合する部位のスルホールｈ間には、イン
タデジタル状電極層を面方向で対峙して構成されるコン
デンサＣ7 〜Ｃ10が形成されることとなる。さらに、共
振器４Ｅと対向する部位には、電極層１４が形成され
る。そしてさらには、電極層１３ｃと接続するスルホー
ルとアンテナ端子と接続するポイント１５でインダクタ
Ｌ3 が形成され、共振器Ａとポイント１５でコンデンサ
Ｃ6 が形成される。
【００１８】誘電体層１１ｄの上面には、前記電極層１
３ａとスルホールｈを介して接続される入力延出路１６
と、誘電体層１１ｃ上のインダクタＬ3 とコンデンサＣ
6 とを結線する電路とスルホールｈを介して接続される
アンテナ延出路１７と、誘電体層１１ｄの厚さを介して
電極層１４と対峙してコンデンサＣ11を構成する電極層
１８及び該電極層１８から延出する出力延出路１９とが
形成される。
３ａとスルホールｈを介して接続される入力延出路１６
と、誘電体層１１ｃ上のインダクタＬ3 とコンデンサＣ
6 とを結線する電路とスルホールｈを介して接続される
アンテナ延出路１７と、誘電体層１１ｄの厚さを介して
電極層１４と対峙してコンデンサＣ11を構成する電極層
１８及び該電極層１８から延出する出力延出路１９とが
形成される。
【００１９】誘電体層１１ｅの上面には、電極層２０
ａ，２０ｂ，２０ｃが形成されて、夫々スルホールｈを
介して電極層１３ａ，１３ｂ，１３ｃと接続される。ま
た、誘電体層１１ｃ上のインダクタＬ3 とコンデンサＣ
6 とを結線する電路にスルホールｈを介して接続する電
極層２０ｄが形成され、該電極層２０ｄに一端が接続す
る蛇行状の導電路からなるインダクタＬ4 が形成され
る。
ａ，２０ｂ，２０ｃが形成されて、夫々スルホールｈを
介して電極層１３ａ，１３ｂ，１３ｃと接続される。ま
た、誘電体層１１ｃ上のインダクタＬ3 とコンデンサＣ
6 とを結線する電路にスルホールｈを介して接続する電
極層２０ｄが形成され、該電極層２０ｄに一端が接続す
る蛇行状の導電路からなるインダクタＬ4 が形成され
る。
【００２０】さらに誘電体層１１ｆは、その表面にアー
ス導体２７が形成される。また、この誘電体層１１ｆに
は該アース導体２７と接続するスルホールｈが形成さ
れ、誘電体層１１ｅに形成されたインダクタＬ4 の他端
をアース導体２７に接続するようにしている。さらに
は、このアース導体２７と、電極層２０ａ〜２０ｄが誘
電体層１１ｆを介して対峙してコンデンサＣ12〜Ｃ15を
構成している。
ス導体２７が形成される。また、この誘電体層１１ｆに
は該アース導体２７と接続するスルホールｈが形成さ
れ、誘電体層１１ｅに形成されたインダクタＬ4 の他端
をアース導体２７に接続するようにしている。さらに
は、このアース導体２７と、電極層２０ａ〜２０ｄが誘
電体層１１ｆを介して対峙してコンデンサＣ12〜Ｃ15を
構成している。
【００２１】かかる誘電体層１１ａ，誘電体層１１ｆが
積層された後に、その積層体の上面には、前記入力延出
路１６と接続する入力端子パッド２１と、前記アンテナ
延出路１７と接続するアンテナ端子パッド２２と、出力
延出路１９と接続する出力端子パッド２３とが形成され
る。
積層された後に、その積層体の上面には、前記入力延出
路１６と接続する入力端子パッド２１と、前記アンテナ
延出路１７と接続するアンテナ端子パッド２２と、出力
延出路１９と接続する出力端子パッド２３とが形成され
る。
【００２２】而して、誘電体磁器ブロック２の開放端に
複数の誘電体層１１ａ〜１１ｆを積層するだけで、送波
部Ｔの共振器３Ａ〜３Ｃには、コンデンサＣ1 〜Ｃ3 ，
Ｃ12〜Ｃ14，インダクタＬ1 〜Ｌ3 からなるローパスフ
ィルタ回路部Ｆ1 が結合し、受波部Ｒの共振器４Ａ〜４
ＥにはコンデンサＣ4 〜Ｃ11からなるバンドパスフィル
タ回路部Ｆ2 が結合してなるＬＣ結合回路Ｙが構成さ
れ、該ＬＣ結合回路Ｙと、送波部Ｔの共振器３Ａ〜３
Ｃ，受波部Ｒの共振器４Ａ〜４Ｅからなる共振器回路Ｘ
とで、図６で示す送受波回路が構成されることとなる。
複数の誘電体層１１ａ〜１１ｆを積層するだけで、送波
部Ｔの共振器３Ａ〜３Ｃには、コンデンサＣ1 〜Ｃ3 ，
Ｃ12〜Ｃ14，インダクタＬ1 〜Ｌ3 からなるローパスフ
ィルタ回路部Ｆ1 が結合し、受波部Ｒの共振器４Ａ〜４
ＥにはコンデンサＣ4 〜Ｃ11からなるバンドパスフィル
タ回路部Ｆ2 が結合してなるＬＣ結合回路Ｙが構成さ
れ、該ＬＣ結合回路Ｙと、送波部Ｔの共振器３Ａ〜３
Ｃ，受波部Ｒの共振器４Ａ〜４Ｅからなる共振器回路Ｘ
とで、図６で示す送受波回路が構成されることとなる。
【００２３】図４，５は本発明の第二実施例を示し、送
波部Ｔには、複数の誘電体層１１ａ’〜１１ｆ’を積層
してなる回路積層体１０ｂにより、インダクタＬ1 〜Ｌ
3 を備えるローパスフィルタ回路部Ｆ1 を実現し、受波
部Ｒには、結合用コンデンサを誘電体磁器ブロック２の
開放端面８に形成した導電層３０ａ〜３０ｅ間で構成し
たものである。
波部Ｔには、複数の誘電体層１１ａ’〜１１ｆ’を積層
してなる回路積層体１０ｂにより、インダクタＬ1 〜Ｌ
3 を備えるローパスフィルタ回路部Ｆ1 を実現し、受波
部Ｒには、結合用コンデンサを誘電体磁器ブロック２の
開放端面８に形成した導電層３０ａ〜３０ｅ間で構成し
たものである。
【００２４】すなわち、誘電体磁器ブロック２の開放端
にあって、共振器４Ａ〜４Ｅの口端には、夫々ザグリを
形成してその表面に導電被膜を被覆したり、パターン導
体を印刷する等により導電層３０ａ〜３０ｅを形成し
て、該導電層３０ａ〜３０ｅ相互を容量結合することに
より、コンデンサＣ7 〜Ｃ10を形成したものである。さ
らには、回路積層体１０ｂの端部上に入力端子パッド３
１を形成すると共に、誘電体磁器ブロック２の中央部に
アンテナ端子パッド３２を、側部に出力端子パッド３３
を夫々形成し、アンテナ端子パッド３２を共振器４Ａに
対峙することによりコンデンサＣ6 を形成し、同じく誘
電体磁器ブロック２の端部側面に形成した出力端子パッ
ド３３を共振器４Ｅに対峙することによりコンデンサＣ
11を形成したものである。一方、回路積層体１０ｂの構
成は、上述の回路積層体１０ａの誘電体層１１ａ〜１１
ｆの、誘電体磁器ブロック２の開放端面８の送波部Ｔの
領域上に対応する部分に相当する誘電体層１１ａ’〜１
１ｆ’を積層したものであって、図４で同一符号を付し
て、その説明を省略する。尚、回路積層体は、インダク
タＬ1 〜Ｌ3 を容易に形成できるため、該インダクタＬ
1 〜Ｌ3 を備えるローパスフィルタ回路部Ｆ1 を、１チ
ップからなる回路積層体で構成しているものである。
にあって、共振器４Ａ〜４Ｅの口端には、夫々ザグリを
形成してその表面に導電被膜を被覆したり、パターン導
体を印刷する等により導電層３０ａ〜３０ｅを形成し
て、該導電層３０ａ〜３０ｅ相互を容量結合することに
より、コンデンサＣ7 〜Ｃ10を形成したものである。さ
らには、回路積層体１０ｂの端部上に入力端子パッド３
１を形成すると共に、誘電体磁器ブロック２の中央部に
アンテナ端子パッド３２を、側部に出力端子パッド３３
を夫々形成し、アンテナ端子パッド３２を共振器４Ａに
対峙することによりコンデンサＣ6 を形成し、同じく誘
電体磁器ブロック２の端部側面に形成した出力端子パッ
ド３３を共振器４Ｅに対峙することによりコンデンサＣ
11を形成したものである。一方、回路積層体１０ｂの構
成は、上述の回路積層体１０ａの誘電体層１１ａ〜１１
ｆの、誘電体磁器ブロック２の開放端面８の送波部Ｔの
領域上に対応する部分に相当する誘電体層１１ａ’〜１
１ｆ’を積層したものであって、図４で同一符号を付し
て、その説明を省略する。尚、回路積層体は、インダク
タＬ1 〜Ｌ3 を容易に形成できるため、該インダクタＬ
1 〜Ｌ3 を備えるローパスフィルタ回路部Ｆ1 を、１チ
ップからなる回路積層体で構成しているものである。
【００２５】尚、この構成にあって、誘電体層表面に所
要のパターン導体を形成することにより、インダクタの
形成を容易に行ない得ることから、回路積層体１０ｂ
を、インダクタＬ1 〜Ｌ3 を備えるローパスフィルタ回
路部Ｆ1 を構成するために用いて、該回路積層体１０ｂ
を開放端面の送波部領域上に接合するようにし、一方、
コンデンサからなるバンドパスフィルタ回路部Ｆ2 を、
従来構成で構成したものである。
要のパターン導体を形成することにより、インダクタの
形成を容易に行ない得ることから、回路積層体１０ｂ
を、インダクタＬ1 〜Ｌ3 を備えるローパスフィルタ回
路部Ｆ1 を構成するために用いて、該回路積層体１０ｂ
を開放端面の送波部領域上に接合するようにし、一方、
コンデンサからなるバンドパスフィルタ回路部Ｆ2 を、
従来構成で構成したものである。
【００２６】
【発明の効果】本発明は、上述のように、誘電体磁器ブ
ロック２の開放端面８に、複数の誘電体層１１ａ〜１１
ｆを積層してなる回路積層体１０ａ，１０ｂを配設し
て、そのＬＣ結合回路Ｙを送波部Ｔ又は／及び受波部Ｒ
の所要共振器３Ａ〜３Ｃ，４Ａ〜４Ｅと結合して、所要
送受波回路を構成するようにしたから、 1) その全体を整一な単純形状とすることができ、小型
化が可能となって、省スペース化することができる。 2) 誘電体磁器ブロック及び誘電体層のみによるもので
あるから、機械的強度が向上する。 3) ＬＣ結合回路Ｙが回路積層体１０ａ，１０ｂ内に閉
じ込められた構造となるため、外部雰囲気と遮断され、
湿度やメカニカルショック等の外部の影響が受けにくく
なり、特性上安定する。 4) 回路積層体により、ＬＣ結合回路を構成するもので
あるから、任意の回路定数のものを容易に構成すること
ができ、デュプレクサの設計に自由度が与えられる。 5) 回路積層体を複数の誘電体層を積層して焼結するこ
とにより１チップ化した場合には、誘電体磁器ブロック
２の開放端面８に、回路積層体を接合するだけで組み付
けることができ、製造容易で、量産性に優れる。
ロック２の開放端面８に、複数の誘電体層１１ａ〜１１
ｆを積層してなる回路積層体１０ａ，１０ｂを配設し
て、そのＬＣ結合回路Ｙを送波部Ｔ又は／及び受波部Ｒ
の所要共振器３Ａ〜３Ｃ，４Ａ〜４Ｅと結合して、所要
送受波回路を構成するようにしたから、 1) その全体を整一な単純形状とすることができ、小型
化が可能となって、省スペース化することができる。 2) 誘電体磁器ブロック及び誘電体層のみによるもので
あるから、機械的強度が向上する。 3) ＬＣ結合回路Ｙが回路積層体１０ａ，１０ｂ内に閉
じ込められた構造となるため、外部雰囲気と遮断され、
湿度やメカニカルショック等の外部の影響が受けにくく
なり、特性上安定する。 4) 回路積層体により、ＬＣ結合回路を構成するもので
あるから、任意の回路定数のものを容易に構成すること
ができ、デュプレクサの設計に自由度が与えられる。 5) 回路積層体を複数の誘電体層を積層して焼結するこ
とにより１チップ化した場合には、誘電体磁器ブロック
２の開放端面８に、回路積層体を接合するだけで組み付
けることができ、製造容易で、量産性に優れる。
【図１】本発明の第一実施例に係る誘電体デュプレクサ
１ａの分離斜視図である。
１ａの分離斜視図である。
【図２】本発明の第一実施例に係る誘電体デュプレクサ
１ａの斜視図である。
１ａの斜視図である。
【図３】誘電体磁器ブロック２の一部の縦断側面図であ
る。
る。
【図４】本発明の第二実施例に係る誘電体デュプレクサ
１ｂの分離斜視図である。
１ｂの分離斜視図である。
【図５】本発明の第二実施例に係る誘電体デュプレクサ
１ｂの斜視図である。
１ｂの斜視図である。
【図６】本発明の等価回路図である。
【図７】従来構成の誘電体デュプレクサＤの斜視図であ
る。
る。
１ａ，１ｂ 誘電体デュプレクサ ２ 誘電体磁器ブロック ３Ａ〜３Ｃ，４Ａ〜４Ｅ 共振器 ６ 内導体 ７ アース導体 ８ 開放端面 １０ａ，１０ｂ 回路積層体 １１ａ〜１１ｆ 誘電体層 １１ａ’〜１１ｆ’ 誘電体層 ２１，３１ 入力端子パッド ２２，３２ アンテナ端子パッド ２３，３３ 出力端子パッド Ｔ 送波部 Ｒ 受波部 Ｆ1 ローパスフィルタ回路部 Ｆ2 バンドパスフィルタ回路部 Ｘ 共振器回路 Ｙ ＬＣ結合回路
Claims (3)
- 【請求項１】誘電体磁器ブロックに、貫通孔の内周面に
内導体を被覆することにより構成される共振器を複数個
一方向に並設し、かつ貫通孔が開口する開放端面を除く
所要外周面にアース導体を被覆すると共に、該共振器群
を二つに区分して、片側区分群を送波部とし、他側区分
群を受波部とする誘電体デュプレクサにおいて、前記誘
電体磁器ブロックの開放端面に、複数の誘電体層を積層
することによりＬＣ結合回路を構成してなる回路積層体
を配設し、そのＬＣ結合回路を送波部又は／及び受波部
の所要共振器と結合して、所要送受波回路を構成するよ
うにしたことを特徴とする誘電体デュプレクサ。 - 【請求項２】前記誘電体磁器ブロックの開放端面に、複
数の誘電体層を積層して焼結することにより、送波部の
各共振器と結合するローパスフィルタ回路部と、受波部
の各共振器と結合するバンドパスフィルタ回路部とを備
えるＬＣ結合回路を構成してなる回路積層体を接合する
ことにより、所要送受波回路を構成するようにしたこと
を特徴とする請求項１記載の誘電体デュプレクサ。 - 【請求項３】前記誘電体磁器ブロックの開放端面の送波
部領域上に、複数の誘電体層を積層して焼結することに
より、送波部の各共振器と結合するローパスフィルタ回
路部を備えてなる回路積層体を接合し、さらに、受波部
領域に各共振器の内導体と接続する導電層を形成して、
該導電層相互を容量結合することにより、バンドパスフ
ィルタ回路部を構成するようにしたことを特徴とする請
求項１記載の誘電体デュプレクサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12025197A JPH10303604A (ja) | 1997-04-22 | 1997-04-22 | 誘電体デュプレクサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12025197A JPH10303604A (ja) | 1997-04-22 | 1997-04-22 | 誘電体デュプレクサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303604A true JPH10303604A (ja) | 1998-11-13 |
Family
ID=14781579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12025197A Pending JPH10303604A (ja) | 1997-04-22 | 1997-04-22 | 誘電体デュプレクサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10303604A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020026889A1 (ja) * | 2018-08-01 | 2020-02-06 | 双信電機株式会社 | フィルタ |
-
1997
- 1997-04-22 JP JP12025197A patent/JPH10303604A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020026889A1 (ja) * | 2018-08-01 | 2020-02-06 | 双信電機株式会社 | フィルタ |
| JP2020022079A (ja) * | 2018-08-01 | 2020-02-06 | 双信電機株式会社 | フィルタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004254257A (ja) | ローパスフィルタ内蔵配線基板 | |
| JPH10290108A (ja) | 方向性結合器 | |
| JPH10308607A (ja) | 誘電体デュプレクサ装置 | |
| JP2001237613A (ja) | 非可逆回路素子および高周波回路装置 | |
| JP3548822B2 (ja) | 非可逆回路素子および通信装置 | |
| JP4245265B2 (ja) | 複数のフィルタを有する多層配線基板 | |
| JP3979402B2 (ja) | ２ポート型アイソレータ、その特性調整方法および通信装置 | |
| JPH10303604A (ja) | 誘電体デュプレクサ | |
| JP2721626B2 (ja) | 積層型誘電体フィルタ | |
| JPH09294042A (ja) | 積層型分波器 | |
| JPH1127006A (ja) | 誘電体フィルタ | |
| JPH06112735A (ja) | 共用器 | |
| JP3295333B2 (ja) | 誘電体フィルタ | |
| JPH10276117A (ja) | 複合スイッチ回路部品 | |
| JP4293118B2 (ja) | 非可逆回路素子および通信装置 | |
| JP2005303419A (ja) | ダイプレクサ | |
| JPH10308605A (ja) | 誘電体フィルタ装置 | |
| JP2000165105A (ja) | 誘電体装置 | |
| JPH1188013A (ja) | 誘電体デュプレクサ装置 | |
| JP4547645B2 (ja) | 高周波用フィルタ | |
| JPH11127005A (ja) | 積層型方向性結合器 | |
| JPH1127004A (ja) | 誘電体フィルタ | |
| JPH06164208A (ja) | 複合フィルタ | |
| JPH11274876A (ja) | ローパスフィルタおよび回路基板 | |
| JP2002353834A (ja) | 積層型電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040512 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20040913 Free format text: JAPANESE INTERMEDIATE CODE: A02 |