JPH10300804A - ジッタ付信号の生成方法およびジッタ付信号生成装置 - Google Patents
ジッタ付信号の生成方法およびジッタ付信号生成装置Info
- Publication number
- JPH10300804A JPH10300804A JP9106165A JP10616597A JPH10300804A JP H10300804 A JPH10300804 A JP H10300804A JP 9106165 A JP9106165 A JP 9106165A JP 10616597 A JP10616597 A JP 10616597A JP H10300804 A JPH10300804 A JP H10300804A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference signal
- jitter
- generating
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】耐ノイズ性等に優れて安定動作を行い、所望の
ジッタ付き信号を得ることを可能とする手段を提供する
こと。 【解決手段】基準信号を生成する基準信号生成部10
と、基準信号に対する位相ずれ量を示す情報と位相変化
を発生させるタイミングを示す情報とを設定する設定部
20と、設定された情報を参照して、基準信号の基準周
期を変化させながら、ジッタ付き信号を生成する信号処
理部30とを有して構成される。
ジッタ付き信号を得ることを可能とする手段を提供する
こと。 【解決手段】基準信号を生成する基準信号生成部10
と、基準信号に対する位相ずれ量を示す情報と位相変化
を発生させるタイミングを示す情報とを設定する設定部
20と、設定された情報を参照して、基準信号の基準周
期を変化させながら、ジッタ付き信号を生成する信号処
理部30とを有して構成される。
Description
【0001】
【発明の属する技術分野】本発明はジッタ付き信号を生
成する手段に係わり、特に、耐ノイズ性等に優れて安定
な動作を行い、所望のジッタ付き信号を得ることを可能
とする手段を提供する技術に関する。
成する手段に係わり、特に、耐ノイズ性等に優れて安定
な動作を行い、所望のジッタ付き信号を得ることを可能
とする手段を提供する技術に関する。
【0002】
【従来の技術】図5に示すように、ジッタなしの信号
(図5(a))は、一定の基準周期T0(したがって周
波数も一定)のクロックが繰り返されるものであり、ジ
ッタ付きの信号(図5(b))は、全体として見れば、
ジッタのないクロック(図5(a))と同一の信号とな
るが、個々のクロックにおいては、ジッタなしの信号の
クロックに対して位相ずれを有するものがある。
(図5(a))は、一定の基準周期T0(したがって周
波数も一定)のクロックが繰り返されるものであり、ジ
ッタ付きの信号(図5(b))は、全体として見れば、
ジッタのないクロック(図5(a))と同一の信号とな
るが、個々のクロックにおいては、ジッタなしの信号の
クロックに対して位相ずれを有するものがある。
【0003】図5(b)に示す例では、基準周期T0 の
クロック(基準信号)、基準信号に対して位相遅れ(遅
れによる位相ずれ量:+Δ)のあるクロック、および、
基準信号に対して位相進み(進みによる位相ずれ量:−
Δ)のあるクロックによって、ジッタ付きの信号が生成
される様子を示している。
クロック(基準信号)、基準信号に対して位相遅れ(遅
れによる位相ずれ量:+Δ)のあるクロック、および、
基準信号に対して位相進み(進みによる位相ずれ量:−
Δ)のあるクロックによって、ジッタ付きの信号が生成
される様子を示している。
【0004】そして、図5(b)に示す例では、最初の
クロックを含めて7個のクロックで、ジッタなし信号と
位相が一致している。このように、ジッタ付き信号は、
ある周期で繰り返すようにして生成され、この周期に対
応する周波数がジッタ付き信号の周波数となる。
クロックを含めて7個のクロックで、ジッタなし信号と
位相が一致している。このように、ジッタ付き信号は、
ある周期で繰り返すようにして生成され、この周期に対
応する周波数がジッタ付き信号の周波数となる。
【0005】ところで、このようなジッタ付きの信号
は、PLL回路の検査用の入力信号として用いられるた
め、ジッタ付きの信号の生成は従来から行われてきた。
例えば、周波数が1(kHz)であるジッタ付き信号を
PLL回路に入力してPLL回路のロック性能を検査す
ることが従来から行われてきた。
は、PLL回路の検査用の入力信号として用いられるた
め、ジッタ付きの信号の生成は従来から行われてきた。
例えば、周波数が1(kHz)であるジッタ付き信号を
PLL回路に入力してPLL回路のロック性能を検査す
ることが従来から行われてきた。
【0006】このような検査に用いるジッタ付き信号の
生成回路としては、例えば、以下に記載するものが採用
されてきた。第1に、供給する周波数制御電圧によって
出力信号の発振周波数が変化する発振器であるVCO回
路を用いるものが採用されていた。即ち、VCO回路に
供給する周波数制御電圧に正弦波を重畳させたものを、
VCO回路の新たな周波数制御電圧としてVCO回路に
与え、出力信号の発振周波数を正弦波状に変化させて、
ジッタ付き信号を得るものである。
生成回路としては、例えば、以下に記載するものが採用
されてきた。第1に、供給する周波数制御電圧によって
出力信号の発振周波数が変化する発振器であるVCO回
路を用いるものが採用されていた。即ち、VCO回路に
供給する周波数制御電圧に正弦波を重畳させたものを、
VCO回路の新たな周波数制御電圧としてVCO回路に
与え、出力信号の発振周波数を正弦波状に変化させて、
ジッタ付き信号を得るものである。
【0007】また、第2に、PLL回路を用いるものが
採用されていた。即ち、図3に示すように、2つの入力
信号の位相差に対応する電圧を発生させる位相比較器1
と、位相比較器1の出力信号の高周成分の除去を行うル
ープフィルタ2と、供給する周波数制御電圧によって出
力信号の発振周波数が変化する発振器であるVCO回路
3とを備え、与えられたジッタなしクロック信号に対し
て位相同期を行う機能を有するPLL回路6に、正弦波
を出力する正弦波発生器4と入力される信号の加算を行
う加算器5とを設けた構成にする。
採用されていた。即ち、図3に示すように、2つの入力
信号の位相差に対応する電圧を発生させる位相比較器1
と、位相比較器1の出力信号の高周成分の除去を行うル
ープフィルタ2と、供給する周波数制御電圧によって出
力信号の発振周波数が変化する発振器であるVCO回路
3とを備え、与えられたジッタなしクロック信号に対し
て位相同期を行う機能を有するPLL回路6に、正弦波
を出力する正弦波発生器4と入力される信号の加算を行
う加算器5とを設けた構成にする。
【0008】そして、加算器5の動作によって、ループ
フィルタ2から出力される信号である位相制御信号に正
弦波発生器4から出力される正弦波を重畳し、さらに、
この信号を周波数制御電圧としてVCO回路3に与える
ことにより、VCO回路3の出力信号の発振周波数を正
弦波状に変化させて、位相比較器1に入力されるジッタ
なしクロック信号を用いてジッタ付きクロック信号を得
るものである。
フィルタ2から出力される信号である位相制御信号に正
弦波発生器4から出力される正弦波を重畳し、さらに、
この信号を周波数制御電圧としてVCO回路3に与える
ことにより、VCO回路3の出力信号の発振周波数を正
弦波状に変化させて、位相比較器1に入力されるジッタ
なしクロック信号を用いてジッタ付きクロック信号を得
るものである。
【0009】
【発明が解決しようとする課題】しかしながら、上述し
たような従来のジッタ付き信号の生成回路によれば以下
に示すような問題があった。
たような従来のジッタ付き信号の生成回路によれば以下
に示すような問題があった。
【0010】VCO回路の特性は、一般に、その出力信
号の発振周波数が周波数制御電圧に正確に比例するもの
とはならないため、所望のジッタ付きクロックを得るた
めには、測定器を用いて発振周波数と周波数制御電圧と
の関係を正確に求め、この関係を考慮して、ジッタ付き
信号を生成しなければならなかった。
号の発振周波数が周波数制御電圧に正確に比例するもの
とはならないため、所望のジッタ付きクロックを得るた
めには、測定器を用いて発振周波数と周波数制御電圧と
の関係を正確に求め、この関係を考慮して、ジッタ付き
信号を生成しなければならなかった。
【0011】発振周波数と周波数制御電圧との関係を正
確に求めるのには相当の工数と計測設備を必要とするた
め、上述したように、VCO回路を用いてジッタ付き信
号を生成するためには相当の工数を要するという問題が
あった。
確に求めるのには相当の工数と計測設備を必要とするた
め、上述したように、VCO回路を用いてジッタ付き信
号を生成するためには相当の工数を要するという問題が
あった。
【0012】また、PLL回路に、正弦波発生器と加算
器とを設けてジッタ付き信号を生成する手法によれば、
この正弦波発生器や加算器を介して外来ノイズ等の不要
な信号が混入してPLL回路の出力信号の周波数に揺ら
ぎが生じてしまい、正確なジッタ付きクロック信号を得
ることができない事態が生じ得た。
器とを設けてジッタ付き信号を生成する手法によれば、
この正弦波発生器や加算器を介して外来ノイズ等の不要
な信号が混入してPLL回路の出力信号の周波数に揺ら
ぎが生じてしまい、正確なジッタ付きクロック信号を得
ることができない事態が生じ得た。
【0013】そこで、本発明は、上述したような従来の
課題を解決するためになされたものであり、その目的
は、耐ノイズ性等に優れて安定動作を行い、所望のジッ
タ付き信号を得ることを可能とする手段を提供する点に
ある。
課題を解決するためになされたものであり、その目的
は、耐ノイズ性等に優れて安定動作を行い、所望のジッ
タ付き信号を得ることを可能とする手段を提供する点に
ある。
【0014】
【課題を解決するための手段】上記目的を達成するため
に、請求項1に係る発明によれば、基準周期で繰り返し
発生する基準信号にジッタを付けた信号を生成する方法
であって、基準信号に対する位相ずれ量を示す情報と位
相変化を発生させるタイミングを示す情報とを設定する
ステップと、設定された情報を参照して、基準信号の基
準周期を変化させながら、ジッタ付きの信号を生成する
ステップと、を含むジッタ付信号の生成方法が提供され
る。
に、請求項1に係る発明によれば、基準周期で繰り返し
発生する基準信号にジッタを付けた信号を生成する方法
であって、基準信号に対する位相ずれ量を示す情報と位
相変化を発生させるタイミングを示す情報とを設定する
ステップと、設定された情報を参照して、基準信号の基
準周期を変化させながら、ジッタ付きの信号を生成する
ステップと、を含むジッタ付信号の生成方法が提供され
る。
【0015】また、本発明の他の態様、即ち、装置態様
である請求項2に係る発明によれば、基準周期で繰り返
し発生する基準信号にジッタを付けた信号を生成する装
置であって、前記基準信号を生成する基準信号生成部
と、基準信号に対する位相ずれ量を示す情報と位相変化
を発生させるタイミングを示す情報とを設定する設定部
と、設定された情報を参照して、基準信号の基準周期を
変化させながら、ジッタ付き信号を生成する信号処理部
と、を備えるジッタ付信号生成装置が提供される。
である請求項2に係る発明によれば、基準周期で繰り返
し発生する基準信号にジッタを付けた信号を生成する装
置であって、前記基準信号を生成する基準信号生成部
と、基準信号に対する位相ずれ量を示す情報と位相変化
を発生させるタイミングを示す情報とを設定する設定部
と、設定された情報を参照して、基準信号の基準周期を
変化させながら、ジッタ付き信号を生成する信号処理部
と、を備えるジッタ付信号生成装置が提供される。
【0016】これによれば、設定部によって、基準信号
に対する位相ずれ量を示す情報と位相変化を発生させる
タイミングを示す情報とを設定しておき、信号処理部
は、この設定された情報を参照して、基準信号生成部が
生成した基準信号の基準周期を変化させる。
に対する位相ずれ量を示す情報と位相変化を発生させる
タイミングを示す情報とを設定しておき、信号処理部
は、この設定された情報を参照して、基準信号生成部が
生成した基準信号の基準周期を変化させる。
【0017】信号処理部が行う設定された情報の参照と
は、より具体的には、信号処理部が、あるタイミング
で、当該タイミングにおける位相ずれ量を前記基準信号
に与える処理を、設定された各タイミングに対して行う
ことである。
は、より具体的には、信号処理部が、あるタイミング
で、当該タイミングにおける位相ずれ量を前記基準信号
に与える処理を、設定された各タイミングに対して行う
ことである。
【0018】そして、この装置に、設定部で設定した情
報を表示するための表示部(例えば、液晶表示デバイ
ス、小型CRT等)を設けた構成にしておけば、設定し
た情報を確認できるので好ましい。
報を表示するための表示部(例えば、液晶表示デバイ
ス、小型CRT等)を設けた構成にしておけば、設定し
た情報を確認できるので好ましい。
【0019】また、このようなジッタ付信号の生成手順
を記述したジッタ付信号生成プログラムを記憶媒体にコ
ンピュータ読み取り可能に記憶しておいて、コンピュー
タがこのプログラムを実行することにより、ジッタ付信
号の生成を行う手段も考えられる。
を記述したジッタ付信号生成プログラムを記憶媒体にコ
ンピュータ読み取り可能に記憶しておいて、コンピュー
タがこのプログラムを実行することにより、ジッタ付信
号の生成を行う手段も考えられる。
【0020】即ち、ジッタ付信号の生成手順を記述した
ジッタ付信号生成プログラムをコンピュータ読み取り可
能に記憶した記憶媒体において、このコンピュータが、
基準信号に対する位相ずれ量を示す情報と位相変化を発
生させるタイミングを示す情報とを設定する処理と、設
定された情報を参照して、与えられた基準信号の基準周
期を変化させながら、ジッタ付きの信号を生成する処理
とを行うことを特徴とする、コンピュータ読み取り可能
なジッタ付信号生成プログラムを記憶した記憶媒体も考
えられる。
ジッタ付信号生成プログラムをコンピュータ読み取り可
能に記憶した記憶媒体において、このコンピュータが、
基準信号に対する位相ずれ量を示す情報と位相変化を発
生させるタイミングを示す情報とを設定する処理と、設
定された情報を参照して、与えられた基準信号の基準周
期を変化させながら、ジッタ付きの信号を生成する処理
とを行うことを特徴とする、コンピュータ読み取り可能
なジッタ付信号生成プログラムを記憶した記憶媒体も考
えられる。
【0021】記憶媒体としては、例えば、CDROM、
DVDROM等の光記憶媒体、フレキシブルディスク等
の磁気記憶媒体、MO等の光磁気記憶媒体、ROM、I
Cカード等の半導体記憶媒体が挙げられる。
DVDROM等の光記憶媒体、フレキシブルディスク等
の磁気記憶媒体、MO等の光磁気記憶媒体、ROM、I
Cカード等の半導体記憶媒体が挙げられる。
【0022】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しつつ説明する。図1は、本発明の実施の形態に
かかるジッタ付信号生成装置のブロック構成図である。
を参照しつつ説明する。図1は、本発明の実施の形態に
かかるジッタ付信号生成装置のブロック構成図である。
【0023】このジッタ付信号生成装置は、所定の基準
周期を有する基準信号を生成出力する基準信号生成部1
0と、時刻情報を示す時計25を内蔵し、ジッタ付き信
号の生成処理を行う信号処理部20と、テーブル35を
備え、必要な情報を設定、記憶するための設定部30と
を有して構成される。
周期を有する基準信号を生成出力する基準信号生成部1
0と、時刻情報を示す時計25を内蔵し、ジッタ付き信
号の生成処理を行う信号処理部20と、テーブル35を
備え、必要な情報を設定、記憶するための設定部30と
を有して構成される。
【0024】まず、本装置を構成する構成要素について
説明すると、基準信号生成部10は、一定の基準周期T
0 のクロック(基準信号)を生成出力するもので、例え
ば水晶発振器を用いたシンセサイザ等を使用することが
でき、等で実現可能であり、クロックの出力周期が基準
周期T0 となるように設定されている。
説明すると、基準信号生成部10は、一定の基準周期T
0 のクロック(基準信号)を生成出力するもので、例え
ば水晶発振器を用いたシンセサイザ等を使用することが
でき、等で実現可能であり、クロックの出力周期が基準
周期T0 となるように設定されている。
【0025】また、設定部30は、基準信号に対する位
相ずれ量を示す情報と位相変化を発生させるタイミング
を示す情報とを設定、記憶する手段であり、例えば、キ
ーボードとフラッシュメモリ等の不揮発性半導体記憶素
子とを有して実現できる。
相ずれ量を示す情報と位相変化を発生させるタイミング
を示す情報とを設定、記憶する手段であり、例えば、キ
ーボードとフラッシュメモリ等の不揮発性半導体記憶素
子とを有して実現できる。
【0026】この設定部30には、不揮発性半導体記憶
素子で実現可能なテーブル35が備えられていて、図示
しないキーボードを介して与えられる、基準信号に対す
る位相ずれ量を示す情報と位相変化を発生させるタイミ
ングを示す情報とは、このテーブル35に記述され、不
揮発性半導体記憶素子によって不揮発的に記憶されるよ
うになっている。
素子で実現可能なテーブル35が備えられていて、図示
しないキーボードを介して与えられる、基準信号に対す
る位相ずれ量を示す情報と位相変化を発生させるタイミ
ングを示す情報とは、このテーブル35に記述され、不
揮発性半導体記憶素子によって不揮発的に記憶されるよ
うになっている。
【0027】図2は、テーブル35の記述内容の一例を
示したもので、位相変化を発生させるタイミングを示す
情報である時刻t1、t2、t3、t4の夫々と、基準
信号に対する位相ずれ量を示す情報「+Δ」、「+
Δ」、「+Δ」、「+Δ」とが対応付けて記述されてい
る。ここで、Δは所定の位相ずれ量を示す。
示したもので、位相変化を発生させるタイミングを示す
情報である時刻t1、t2、t3、t4の夫々と、基準
信号に対する位相ずれ量を示す情報「+Δ」、「+
Δ」、「+Δ」、「+Δ」とが対応付けて記述されてい
る。ここで、Δは所定の位相ずれ量を示す。
【0028】図2に示す例は、時刻t1、t2、t3、
t4のタイミングで基準信号に対して、位相ずれ量「+
Δ」を発生させることを示している。なお、直前の位相
変化タイミングに対して、基準信号に対する位相を遅ら
せるときには位相ずれ量を「+(プラス)」とし、基準
信号に対する位相を進めるときには位相ずれ量を「−
(マイナス)」とする。
t4のタイミングで基準信号に対して、位相ずれ量「+
Δ」を発生させることを示している。なお、直前の位相
変化タイミングに対して、基準信号に対する位相を遅ら
せるときには位相ずれ量を「+(プラス)」とし、基準
信号に対する位相を進めるときには位相ずれ量を「−
(マイナス)」とする。
【0029】なお、この例では、直前の位相変化タイミ
ングからの位相ずれ量を定めているが、時刻0を基準点
として位相ずれ量を定めても良いことは言うまでもな
く、これによれば、時刻t1での位相ずれ量は「+
Δ」、時刻t2での位相ずれ量は「+2Δ」、時刻t3
での位相ずれ量は「+3Δ」、時刻t4での位相ずれ量
は「+4Δ」となる。
ングからの位相ずれ量を定めているが、時刻0を基準点
として位相ずれ量を定めても良いことは言うまでもな
く、これによれば、時刻t1での位相ずれ量は「+
Δ」、時刻t2での位相ずれ量は「+2Δ」、時刻t3
での位相ずれ量は「+3Δ」、時刻t4での位相ずれ量
は「+4Δ」となる。
【0030】また、信号処理部20は、テーブル35に
記述されている情報を参照して、基準信号生成部10か
ら与えられる基準信号の基準周期を変化させながらジッ
タ付き信号を生成する手段であり、例えば、動作プログ
ラムを記憶するROM等の記憶媒体、動作プログラムに
したがって動作を行うCPU、および、ワークエリアと
して機能するRAM等の電子デバイスで実現可能であ
る。
記述されている情報を参照して、基準信号生成部10か
ら与えられる基準信号の基準周期を変化させながらジッ
タ付き信号を生成する手段であり、例えば、動作プログ
ラムを記憶するROM等の記憶媒体、動作プログラムに
したがって動作を行うCPU、および、ワークエリアと
して機能するRAM等の電子デバイスで実現可能であ
る。
【0031】より具体的には、この信号処理部20は、
内蔵する時計25が示す時刻情報を参照し、テーブル3
5に記述されている時刻が到来したとき、その時刻に対
応する位相ずれ量になるように、基準信号生成部10か
ら出力されてくる基準信号のクロックの位相調整(周期
を長くするかまたは短くする)を行って、ジッタ付き信
号を生成する。
内蔵する時計25が示す時刻情報を参照し、テーブル3
5に記述されている時刻が到来したとき、その時刻に対
応する位相ずれ量になるように、基準信号生成部10か
ら出力されてくる基準信号のクロックの位相調整(周期
を長くするかまたは短くする)を行って、ジッタ付き信
号を生成する。
【0032】このように、このジッタ付信号生成装置
は、例えば、基準信号を生成するための発振器と生成し
たジッタ付き信号を外部供給するためのインタフェース
とを備えた1台のコンピュータシステムで実現可能であ
る。
は、例えば、基準信号を生成するための発振器と生成し
たジッタ付き信号を外部供給するためのインタフェース
とを備えた1台のコンピュータシステムで実現可能であ
る。
【0033】次に、図3のフローチャートと図4の処理
の説明図とを参照して、この装置の動作を説明する。こ
こで、図4に示す説明図は、横軸に時刻、縦軸に位相ず
れ量をとったもので、ジッタ付き信号の生成パターンを
示すものである。この例によれば、ジッタ付き信号があ
る周波数で正弦波状に変化するものを示していて、上向
き矢印は基準信号に対して位相を「Δ」だけ遅らせるこ
とを意味し、下向き矢印は基準信号に対して位相を
「Δ」だけ進めることを意味する。
の説明図とを参照して、この装置の動作を説明する。こ
こで、図4に示す説明図は、横軸に時刻、縦軸に位相ず
れ量をとったもので、ジッタ付き信号の生成パターンを
示すものである。この例によれば、ジッタ付き信号があ
る周波数で正弦波状に変化するものを示していて、上向
き矢印は基準信号に対して位相を「Δ」だけ遅らせるこ
とを意味し、下向き矢印は基準信号に対して位相を
「Δ」だけ進めることを意味する。
【0034】したがって、図4に示す例では、時刻t
1、t2、t3、t4のタイミングで、基準信号に対し
て、位相を「Δ」遅らせることを意味している。なお、
図中の時刻tx以降においては、上向き矢印および下向
き矢印を図示していない。
1、t2、t3、t4のタイミングで、基準信号に対し
て、位相を「Δ」遅らせることを意味している。なお、
図中の時刻tx以降においては、上向き矢印および下向
き矢印を図示していない。
【0035】図4に示すようなジッタ付き信号の生成パ
ターンが定まれば、具体的に、基準信号に対する位相ず
れ量を示す情報と位相変化を発生させるタイミングを示
す情報とをテーブル35に記述しておくことが可能にな
る。この例が図2に示すものであり、前述したように、
図2に示すテーブル35には、図4に示すジッタ付き信
号の生成パターンを反映して、位相変化を発生させるタ
イミングを示す時刻t1、t2、t3、t4、…、と、
各タイミングでの基準信号に対する位相ずれ量を示す値
「+Δ」、「+Δ」、「+Δ」、「+Δ」、…、とが対
応付けて記述されている。
ターンが定まれば、具体的に、基準信号に対する位相ず
れ量を示す情報と位相変化を発生させるタイミングを示
す情報とをテーブル35に記述しておくことが可能にな
る。この例が図2に示すものであり、前述したように、
図2に示すテーブル35には、図4に示すジッタ付き信
号の生成パターンを反映して、位相変化を発生させるタ
イミングを示す時刻t1、t2、t3、t4、…、と、
各タイミングでの基準信号に対する位相ずれ量を示す値
「+Δ」、「+Δ」、「+Δ」、「+Δ」、…、とが対
応付けて記述されている。
【0036】さて、まず、図3のステップS300にお
いて、設定部30を用いた設定処理を行う。この設定処
理は、図示しないキーボードを操作して、テーブル35
の記述内容である、位相ずれ量の情報と位相変化を発生
させるタイミングである時刻の情報とを与え、設定部3
0は、与えられた情報をテーブル35に記述する。
いて、設定部30を用いた設定処理を行う。この設定処
理は、図示しないキーボードを操作して、テーブル35
の記述内容である、位相ずれ量の情報と位相変化を発生
させるタイミングである時刻の情報とを与え、設定部3
0は、与えられた情報をテーブル35に記述する。
【0037】具体的には、位相変化のタイミングである
各時刻t1、t2、t3、t4、…、と、各時刻での位
相ずれ量「+Δ」、「+Δ」、「+Δ」、「+Δ」、
…、とが対応付けて記述される。
各時刻t1、t2、t3、t4、…、と、各時刻での位
相ずれ量「+Δ」、「+Δ」、「+Δ」、「+Δ」、
…、とが対応付けて記述される。
【0038】したがって、図4に示すジッタ付き信号の
生成パターンに対する、時刻および位相ずれ量がテーブ
ル35に記述される。次に、ステップS305におい
て、ジッタ付き信号生成処理を行う。
生成パターンに対する、時刻および位相ずれ量がテーブ
ル35に記述される。次に、ステップS305におい
て、ジッタ付き信号生成処理を行う。
【0039】この処理は、信号処理部20が、自身が内
蔵する時計25が示す時刻情報とテーブル35に記述さ
れている情報とを参照して、基準信号生成部10から出
力された基準信号の基準周期を変化させながらジッタ付
きの基準信号を生成する処理である。
蔵する時計25が示す時刻情報とテーブル35に記述さ
れている情報とを参照して、基準信号生成部10から出
力された基準信号の基準周期を変化させながらジッタ付
きの基準信号を生成する処理である。
【0040】より具体的に説明すると、まず、時計25
が示す時刻情報がt1になった時、信号処理部20は、
テーブル35を参照して、時刻情報t1に対応する位相
ずれ量「+Δ」を獲得して、基準信号生成部10から出
力される基準信号の基準周期を「+Δ」だけ長くする。
が示す時刻情報がt1になった時、信号処理部20は、
テーブル35を参照して、時刻情報t1に対応する位相
ずれ量「+Δ」を獲得して、基準信号生成部10から出
力される基準信号の基準周期を「+Δ」だけ長くする。
【0041】同様に、信号処理部20は、時計25が示
す時刻情報がt2、t3、t4になった時、基準信号の
基準周期を「+Δ」だけ長くする。このような処理を、
テーブル35に記述されている各時刻に対して行うこと
により、図4に示すような位相ずれ量が正弦波状に変化
するジッタ付き信号を得ることができる。
す時刻情報がt2、t3、t4になった時、基準信号の
基準周期を「+Δ」だけ長くする。このような処理を、
テーブル35に記述されている各時刻に対して行うこと
により、図4に示すような位相ずれ量が正弦波状に変化
するジッタ付き信号を得ることができる。
【0042】以上のようにして、基準信号に対する位相
ずれ量を示す情報と位相変化を発生させるタイミングを
示す情報とを設定しておいて、設定された情報を参照し
て、基準信号の基準周期を変化させるので、所望のジッ
タ付き信号を生成することが可能となる。即ち、正確に
周期が分かっている基準信号を用いてジッタ付き信号を
生成するので、極めて正確に所望の振幅を有するジッタ
付き信号を生成することが可能となる。
ずれ量を示す情報と位相変化を発生させるタイミングを
示す情報とを設定しておいて、設定された情報を参照し
て、基準信号の基準周期を変化させるので、所望のジッ
タ付き信号を生成することが可能となる。即ち、正確に
周期が分かっている基準信号を用いてジッタ付き信号を
生成するので、極めて正確に所望の振幅を有するジッタ
付き信号を生成することが可能となる。
【0043】なお、図4で示したジッタ付き信号の生成
パターンは、本来連続的に変化する位相を一定の位相ず
れ量Δで量子化したものと考えることができるので、Δ
の値を小さく設定することによって、従来に比べ、生成
するジッタの分解能やジッタ付き信号のスペクトル純度
(ジッタの周波数スペクトルの鋭さ)を向上できる。
パターンは、本来連続的に変化する位相を一定の位相ず
れ量Δで量子化したものと考えることができるので、Δ
の値を小さく設定することによって、従来に比べ、生成
するジッタの分解能やジッタ付き信号のスペクトル純度
(ジッタの周波数スペクトルの鋭さ)を向上できる。
【0044】その結果、高周波のジッタを入力不可能な
PLL回路に対しても、このジッタ付き信号を入力し
て、そのロック特性等を検査することが可能となる。ま
た、この実施の形態によれば、簡素な装置構成でジッタ
付き信号を生成することが可能となるため、耐ノイズ性
に優れ外来ノイズによる影響を受けにくくなり、所望の
ジッタ付き信号の生成がより容易となる。
PLL回路に対しても、このジッタ付き信号を入力し
て、そのロック特性等を検査することが可能となる。ま
た、この実施の形態によれば、簡素な装置構成でジッタ
付き信号を生成することが可能となるため、耐ノイズ性
に優れ外来ノイズによる影響を受けにくくなり、所望の
ジッタ付き信号の生成がより容易となる。
【0045】さらに、ジッタ付き信号の生成装置を、例
えば、基準信号を生成するための発振器と生成したジッ
タ付き信号を外部供給するためのインタフェースとを備
えた1台のコンピュータで実現するものとし、ジッタ付
き信号を生成するためのジッタ付き信号生成プログラム
を記憶媒体(例えば、CDROM、DVDROM等の光
記憶媒体、フレキシブルディスク等の磁気記憶媒体等)
にコンピュータ読み取り可能に記憶しておいて、コンピ
ュータがこのプログラムを実行することによって、与え
られた基準信号を用いてジッタ付き信号を生成すること
が可能となる。
えば、基準信号を生成するための発振器と生成したジッ
タ付き信号を外部供給するためのインタフェースとを備
えた1台のコンピュータで実現するものとし、ジッタ付
き信号を生成するためのジッタ付き信号生成プログラム
を記憶媒体(例えば、CDROM、DVDROM等の光
記憶媒体、フレキシブルディスク等の磁気記憶媒体等)
にコンピュータ読み取り可能に記憶しておいて、コンピ
ュータがこのプログラムを実行することによって、与え
られた基準信号を用いてジッタ付き信号を生成すること
が可能となる。
【0046】以上のように、本発明によれば、耐ノイズ
性等に優れて安定な動作を行い、所望のジッタ付き信号
を得ることを可能とする手段を提供することができる。
性等に優れて安定な動作を行い、所望のジッタ付き信号
を得ることを可能とする手段を提供することができる。
【0047】
【発明の効果】以上説明したように、請求項1に係る発
明によれば、基準信号に対する位相ずれ量を示す情報と
位相変化を発生させるタイミングを示す情報とを設定し
ておいて、この設定された情報を参照して、基準信号の
基準周期を変化させるので、所望のジッタ付き信号を生
成することが可能となる。
明によれば、基準信号に対する位相ずれ量を示す情報と
位相変化を発生させるタイミングを示す情報とを設定し
ておいて、この設定された情報を参照して、基準信号の
基準周期を変化させるので、所望のジッタ付き信号を生
成することが可能となる。
【0048】また、請求項2に係る発明によれば、設定
部によって、基準信号に対する位相ずれ量を示す情報と
位相変化を発生させるタイミングを示す情報とを設定し
ておき、信号処理部は、この設定された情報を参照し
て、基準信号生成部が生成した基準信号の基準周期を変
化させるので、所望のジッタ付き信号を生成することが
可能となる。
部によって、基準信号に対する位相ずれ量を示す情報と
位相変化を発生させるタイミングを示す情報とを設定し
ておき、信号処理部は、この設定された情報を参照し
て、基準信号生成部が生成した基準信号の基準周期を変
化させるので、所望のジッタ付き信号を生成することが
可能となる。
【0049】さらに、この発明によれば、簡素な装置構
成でジッタ付き基準信号を生成することが可能となるた
め、耐ノイズ性に優れ外来ノイズによる影響を受けにく
くなり、所望のジッタ付き信号の生成がより容易とな
る。
成でジッタ付き基準信号を生成することが可能となるた
め、耐ノイズ性に優れ外来ノイズによる影響を受けにく
くなり、所望のジッタ付き信号の生成がより容易とな
る。
【図1】本発明の実施形態にかかるジッタ付信号生成装
置のブロック構成図である。
置のブロック構成図である。
【図2】設定部に備えられるテーブルの説明図である。
【図3】本発明の実施形態にかかる処理を示すフローチ
ャートである。
ャートである。
【図4】本発明の実施形態にかかる処理を示す説明図で
ある。
ある。
【図5】ジッタの説明図である。
【図6】従来技術の説明図である。
10 基準信号生成部 20 信号処理部 25 時計 30 設定部 35 テーブル
Claims (2)
- 【請求項1】 基準周期で繰り返し発生する基準信号に
ジッタを付けた信号を生成する方法であって、 基準信号に対する位相ずれ量を示す情報と位相変化を発
生させるタイミングを示す情報とを設定するステップ
と、 設定された情報を参照して、基準信号の基準周期を変化
させながら、ジッタ付き信号を生成するステップと、を
含むジッタ付信号の生成方法。 - 【請求項2】 基準周期で繰り返し発生する基準信号に
ジッタを付けた信号を生成する装置であって、 前記基準信号を生成する基準信号生成部と、 基準信号に対する位相ずれ量を示す情報と位相変化を発
生させるタイミングを示す情報とを設定する設定部と、 設定された情報を参照して、基準信号の基準周期を変化
させながら、ジッタ付き信号を生成する信号処理部と、
を備えるジッタ付信号生成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9106165A JPH10300804A (ja) | 1997-04-23 | 1997-04-23 | ジッタ付信号の生成方法およびジッタ付信号生成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9106165A JPH10300804A (ja) | 1997-04-23 | 1997-04-23 | ジッタ付信号の生成方法およびジッタ付信号生成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10300804A true JPH10300804A (ja) | 1998-11-13 |
Family
ID=14426676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9106165A Withdrawn JPH10300804A (ja) | 1997-04-23 | 1997-04-23 | ジッタ付信号の生成方法およびジッタ付信号生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10300804A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008072319A (ja) * | 2006-09-13 | 2008-03-27 | Fujitsu Ltd | 通信試験回路及び通信インタフェース回路並びに通信試験方法 |
-
1997
- 1997-04-23 JP JP9106165A patent/JPH10300804A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008072319A (ja) * | 2006-09-13 | 2008-03-27 | Fujitsu Ltd | 通信試験回路及び通信インタフェース回路並びに通信試験方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3324401B2 (ja) | Pll回路 | |
US11101806B2 (en) | Frequency regulator and frequency regulating method thereof, and electronic device | |
JPH0661851A (ja) | 周波数シンセサイザ | |
JPH1138100A (ja) | 半導体試験装置 | |
KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
JP4874096B2 (ja) | タイミング発生器を備えた半導体試験装置 | |
JPH11264857A (ja) | 半導体試験装置 | |
JP5064610B2 (ja) | アナログクロックモジュール | |
JP2007127460A (ja) | 半導体集積回路 | |
JPH10300804A (ja) | ジッタ付信号の生成方法およびジッタ付信号生成装置 | |
KR20010035839A (ko) | 지연동기루프 회로를 구비하는 반도체 메모리장치 | |
US11012080B2 (en) | Frequency locked loop, electronic device, and frequency generation method | |
JPH1031529A (ja) | クロック発生装置のスペクトラム拡散方法及びスペクトラム拡散クロック発生装置 | |
JP2877185B2 (ja) | クロック発生器 | |
JPH1114714A (ja) | 半導体試験装置 | |
JPH09196977A (ja) | スペクトラムアナライザ | |
JP2002271191A (ja) | 周波数同期ループ回路および位相同期ループ回路 | |
JP2728072B2 (ja) | 半導体集積回路の試験方法 | |
JP3847150B2 (ja) | 半導体集積回路とそのジッタ測定方法 | |
JP2002135116A (ja) | Pll回路と分周方法 | |
JPH02157675A (ja) | ディジタル集積回路の試験方法 | |
JP4374168B2 (ja) | 多相発振器の位相同期方法および多相発振器を有するlcr測定装置 | |
JP2003264431A (ja) | 信号発生装置 | |
JPH06209216A (ja) | 信号発生装置 | |
JPH1114704A (ja) | 半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040706 |