JPH10290118A

JPH10290118A - ディジタル温度補償水晶発振装置

Info

Publication number: JPH10290118A
Application number: JP18562497A
Authority: JP
Inventors: Yuichi Takebayashi; 祐一竹林; Takao Watabe; 隆夫渡部; Kazunari Matsumoto; 一成松本
Original assignee: Meidensha Corp; Meidensha Electric Manufacturing Co Ltd
Current assignee: Meidensha Corp; Meidensha Electric Manufacturing Co Ltd
Priority date: 1997-02-12
Filing date: 1997-07-11
Publication date: 1998-10-27

Abstract

(57)【要約】【課題】０.１ｐｐｍ以下の周波数変動に抑えること
ができる。【解決手段】ワンチップＬＳＩ２０は図示破線で区画
される区分３０と区分３１を有し、区分３１には温度対
電圧変換回路１０、ＡＤＣ回路１１、ＤＡＣ回路１３、
サンプルホールド・ローパスフィルタ回路１４、電圧対
容量変換回路１５、反転増幅器１６および第１機能回路
１７が構成されている。ＡＤＣ回路１１とＤＡＣ回路１
３との信号の電路には、記憶演算回路３２が設けられ
る。この記憶演算回路３２はＥ²ＰＲＯＭのメモリを有
し、このメモリにはインターバル情報が格納されてい
る。このインターバル情報３４Ａは温度補償タイミング
発生回路３４に与えられ、この温度補償タイミング発生
回路３４から出力されるタイミングインターバル情報３
４Ｂを、インターバル情報３４Ａにより可変できるよう
に指定する。インターバル情報３４Ａは記憶演算回路３
２に切替機能回路３３からの信号３３Ｂにより書き込ま
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ディジタル温度
補償水晶発振装置に関する。

【０００２】

【従来の技術】近年に於ける移動体通信装置（車載電
話、携帯電話など）は、ＩＣ技術と周辺技術の進歩に伴
い、小型化、低コスト化が進み、それにより加入者の増
大が加速し、電波利用の関係からキャリア周波数間隔
（例えば１２.５ｋＨｚ）と変調帯域幅（例えば５ｋＨ
ｚ）が狭くなり、その周波数源への精度要求は次式のよ
うに益々厳しくなって来ている。

【０００３】│Δｆ／ｆ│≦１ｐｐｍ …… （１）例えば、上記（１）式の要求を−４０℃〜８５℃のよう
な広温度範囲で満たすデバイスはディジタル温度補償水
晶発振装置（以下ＤＴＣＸＯと称す）である。このＤＴ
ＣＸＯは上記移動局のみならずその対となる基地局にも
使用されるとともに、他の装置、例えばＧＰＳ（Gloval
Positioning System）の受信機等にも使用される。

【０００４】次に、ＤＴＣＸＯの基本ブロック構成を図
２１に示す。この図２１において、１０は温度対電圧変
換回路で、この回路１０は、水晶振動子２１の周囲温度
をセンシングし、温度に対応したアナログ電圧Ｖtを出
力する。この温度対電圧変換回路１０から出力されたア
ナログ電圧Ｖtは、アナログ・ディジタル変換回路（以
下ＡＤＣ回路と称す）１１でディジタルデータ（温度デ
ータＴ）に変換される。例えば、１０ビットの温度デー
タＴに変換される。この温度データＴはＥ²ＰＲＯＭか
らなるメモリを有する記憶演算回路１２に供給される。

【０００５】この記憶演算回路１２は、水晶振動子毎の
各温度で補償するデータＶ（例えば１０ビット）が記憶
されていて、温度データＴによって補償データＶが直接
か，或いは演算変換されて図示しないレジスタを経由し
てＶ1データとして出力するものである。記憶演算回路
１２から出力されたＶ1データはディジタル・アナログ
変換回路（以下ＤＡＣ回路と称す）１３に入力され、こ
こでアナログ電圧Ｖcwに変換されて出力される。このア
ナログ電圧Ｖcwはサンプルホールド・ローパスフィルタ
回路１４に供給され、まず、サンプルホールドされた
後、適切な時定数（例えば５ｍｓ）をもつローパスフィ
ルタ（ＬＰＦ）で平滑されてサンプルホールド・ローパ
スフィルタ回路１４から制御電圧Ｖcとして出力され
る。この制御電圧Ｖcは、バリアブルキャパシタ、抵
抗、半導体スイッチなどで構成される電圧対容量変換回
路１５に供給され、この回路１５の出力端１５Ａ，１５
Ｂ間に制御電圧Ｖcに，１対１線形対応した等価容量Ｃc
を得る。

【０００６】１６はＭＯＳトランジスタなどの半導体増
幅器から構成される反転増幅器で、この反転増幅器１６
は、水晶振動子２１とそれに直列に入る電圧対容量変換
回路１５の出力端１５Ａ，１５Ｂの等価容量Ｃcとで水
晶発振回路を形成し、温度に対応した等価容量Ｃcの変
動により温度補償を行う。これにより、周囲温度に依存
しない一定周波数信号電圧を出力端１６Ａに得る。

【０００７】１７は入力端１７Ａから駆動電源（例えば
３Ｖ〜５Ｖ）を受け、出力端１７Ｂから前記各回路に直
接或いは定電圧化した基準電圧Ｖ_ref（例えば２.５Ｖ）
を供給する例えば電源からなる第１機能回路である。１
８はインターフェース端子１８Ａを介して信号を授受
し、信号１８Ｂによって記憶演算回路１２に温度補償デ
ータや製造番号などの付加情報データを書き込んだり、
読み出しを行ったり、温度補償動作をさせるモードと、
補償データなどの書き込みと読み出しを行うモードの切
り換えやランニングモードからテストモードへの切り換
えを行ったりする第２機能回路である。１９は温度補償
タイミングを内蔵するリング発振器或いは上記出力端１
６Ａに出力される信号電圧を源に作り出し、上記ＡＤＣ
回路１１、記憶演算回路１２、ＤＡＣ回路１３に信号１
９Ａで、ＡＤ変換、Ｖ1データ出力、ＤＡ変換の起動を
指令する第３機能回路である。

【０００８】上述した各回路は、図示のようにワンチッ
プＬＳＩ２０に搭載され、広温度範囲で、例えば、２０
ppm変化する水晶振動子２１を用いて±１ppm以下の温度
補償された信号が出力端１６Ａから出力できる小型化Ｄ
ＴＣＸＯが得られる。

【０００９】

【発明が解決しようとする課題】最近の通信の動向は、
アナログ信号伝送からディジタル信号伝送へと移行しつ
つある。上述したＤＴＣＸＯは、（１）式を満足するも
のであるから、アナログ信号伝送には適している。しか
し、ディジタル信号伝送においては、短時間（秒オーダ
前後）の安定度が同期検波、その他から次の（２）式に
示すように、より厳しくなっていて、これを満足するの
は容易ではない。

【００１０】 │Δｆ／ｆ│≦０.１ｐｐｍ …… （２）このため、ＤＴＣＸＯの適用に制約が生じてきた。特
に、温度急変時の周波数変動特性に問題があった。自然
界の温度変化は、高々「±１℃／１分間」以下とされ、
その場合の周波数変動が（１）式を満足しているにも関
わらず、温度急変時には図２２に示すように、（２）式
を満足しないことである。図２２は携帯電話端末或いは
ＧＰＳ受信機などを室内或いは自動車内をエアコンによ
り温度調節した室温状態から、屋外の高温雰囲気（例え
ば、充分サーマルキャパシティのある５０℃の恒温槽に
移し入れる）に持ち出したときのシミュレーションテス
ト結果を示す温度変化による発振周波数の変動特性図で
ある。この変動特性図において、５ＡはＤＴＣＸＯ自身
の温度経時変化をプロットしたデータであり、５Ｂはそ
の時々の周波数変動をプロットしたデータである。図２
２において、２００秒経過後の「２℃／１分間」以下の
温度変化時は上記（２）式を満たすけれども、２００秒
までは「６〜２℃／１分間」の温度変化になり、（２）
式を満たすことができない、すなわち０.１ppm以下の周
波数変動に抑えることができない問題がある。

【００１１】電波を利用した通信においては、さまざま
な信号変調方式が採用されている。そして、これらの実
現には、スペクトル純度の良い、すなわちＣ／Ｎ比の良
い周波数源が不可欠となっているとともに、低い位相雑
音を有する発振器が求められて来た。現在のＤＴＣＸＯ
は、広温度範囲で高安定な出力を補償しているが、位相
雑音に対しては劣化が生じる。この原因の１つとして、
第１機能回路１７の出力端１７Ｂからの基準電圧Ｖ_ref
に含まれる雑音がある。

【００１２】ワンチップＬＳＩ化の弊害として第１機能
回路１７にて発振ループが構成され、不要な雑音が発生
しやすい。ＤＴＣＸＯの位相雑音特性を図２３に、基準
電圧Ｖ_refのスペクトルを図２４にそれぞれ示す。図２
３と図２４では、同じオフセット周波数（１２.５ｋＨ
ｚ）にてピークが見られることから、以下の機構から位
相雑音の劣化が発生している。

【００１３】すなわち、第１機能回路１７に雑音が発生
すると、基準電圧Ｖ_refにも雑音が重畳する。ＤＴＣＸ
Ｏは第１機能回路１７からの基準電圧Ｖ_refを用いて水
晶発振回路を駆動しているので、出力される周波数信号
に影響して不要なスペクトルを発生させて、位相雑音特
性を劣化させる問題がある。

【００１４】また、上述したようにＤＴＣＸＯは、広温
度範囲で高安定な出力を補償しているが、ディジタル制
御ならではの問題がある。これは、ＤＡＣ回路１３出力
からのアナログ電圧Ｖ_CWの電圧が階段状に変化するた
め、出力端１６Ａから得られる信号の発振周波数に急激
な変化をもたらす。この変化量は、補償データのビット
数が小さい程大きくなる。

【００１５】この対策として、ローパスフィルタ回路１
４を挿入してアナログ電圧Ｖ_CWの平滑化を図っている。
一般的に、ローパスフィルタ回路１４はコンデンサと抵
抗で構成されることが多く、時定数の調整は主にコンデ
ンサにて行う。補償データのビット数が小さい程、時定
数を長く、すなわちローパスフィルタのコンデンサ容量
を大きく取る必要がある。

【００１６】しかし、コンデンサの大容量化は部品の大
型化につながり、発振器の小型化の障害となる。時定数
を抑えるには、補償データのビット数を大きく取り、ア
ナログ電圧変化を小さくする対策が考えられるが、これ
により、記憶演算回路１２のメモリ容量の増加・ＤＡＣ
回路１３の高ビット化が求められ、コスト高・ＬＳＩチ
ップ面積の増大につながる問題がある。

【００１７】上記、図２１に示したＤＴＣＸＯの基本ブ
ロック構成ではＤＡＣ回路１３のアナログ電圧Ｖ_CWをサ
ンプルホールド・ローパスフィルタ回路１４に入力した
のち、制御電圧を得るようにしているが、サンプルホー
ルド・ローパスフィルタ回路１４を省いて、ＤＡＣ回路
１３にローパスフィルタ機能を持たせて制御電圧Ｖａを
得るようにしたものがある。

【００１８】しかし、このような構成のものでも、ＤＴ
ＣＸＯの温度補償はディジタル的に行われるため、出力
周波数は、僅かではあるが経時的に離散的な周波数変動
がある。この僅かではあるが不連続的な周波数出力が無
線システムにおける変調精度に悪影響を及ぼしている。
このため、上述のようなディジタル周波数制御による出
力周波数の離散的な変化を避けるため、次のような手段
が取られている。

【００１９】手段１：ディジタル制御のビット数を大き
くすることで、周波数制御分解能を小さくし、量子化誤
差を小さくする。

【００２０】手段２：ＤＡＣ回路１３から出力される制
御電圧にローパスフィルタ機能を持たせ、離散的な制御
電圧の変化を滑らかにする。

【００２１】手段３：ディジタル温度補償回路に加えア
ナログ温度補償回路を搭載し、ディジタル制御は例え
ば、−２０，０，２０，４０，６０，８０℃という大ま
かな間隔の温度にて行い、それぞれの温度間にてアナロ
グ制御による温度補償を行う。しかしながら、上記各手
段１〜３には次のような問題がある。手段１の問題：ディジタル制御のビット数を大きくする
ことは、すなわちＤＴＣＸＯに使用するＡＤＣ回路１
１、ＤＡＣ回路１３のビット数を大きくすることであ
る。この際の問題点を次に列挙する。（１）ビット数が上がるに従ってＡＤＣ、ＤＡＣ回路の
精度が高くなり、コストが高騰する。（２）ビット数が増えると、ＲＯＭにアクセスするアド
レスが指数的に増大するため、ＲＯＭ容量が増大し、小
型化に反し、コスト高となるとともに、ＣＰＵによる制
御の場合にも、処理能力の向上を必要とし、これもコス
ト高となる。

【００２２】手段２の問題：温度補償電圧（ＶＣＸＯ周
波数制御電圧）にローパスフィルタ回路を持たせる場
合、通常、回路内部にＣＲによるローパスフィルタを作
成し、制御電圧の電圧変化を平滑させるが、以下の問題
点がある。（１）ＤＡＣ回路の変換周期に対して十分に大きい、時
定数のローパスフィルタである必要がある。この場合、
特に用いるコンデンサ容量を大きくする必要があり、コ
ンデンサの形状が大きくなり、ＤＴＣＸＯの小型化の面
で問題となる。手段３の問題：ディジタル・アナログ温度補償混在の場
合には、次のような問題点がある。（１）ディジタル温度補償回路は、補償データの取得・
書き込みを全自動にて行えるメリットがある。しかし、
アナログ補償回路を付加することで製造ラインの全自動
化が不可能となる。（２）ディジタル制御の行われる温度では、離散的な周
波数変動が生じてしまう。（３）部品点数の増加による大型化、高コスト化とな
る。

【００２３】この発明は上記の事情に鑑みてなされたも
ので、温度急変時においても０.１ppm以下の周波数変動
に抑えることができるディジタル温度補償水晶発振装置
を提供することを課題とする。

【００２４】

【課題を解決するための手段】この発明は、上記の課題
を解決するために、第１発明、水晶振動子の周囲温度を
センシングし、温度に対応したアナログ電圧を出力する
温度対電圧変換回路と、この温度対電圧変換回路から出
力されるアナログ電圧をディジタルの温度データに変換
して供給され、この温度データにより記憶された水晶振
動子毎の各温度で補償するデータを演算する記憶演算回
路と、この記憶演算回路で演算され、出力されたデータ
をアナログ電圧に変換して供給されるサンプルホールド
・ローパスフィルタ回路と、このフィルタ回路でアナロ
グ電圧をサンプルホールドしてから適切な時定数を有す
るローパスフィルタで平滑して得た制御電圧が供給され
る電圧対容量変換回路と、この電圧対容量変換回路に供
給される制御電圧に線形対応した等価容量を得、この等
価容量と水晶振動子とで形成される水晶発振回路とを備
えた温度補償水晶発振装置において、前記記憶演算回路
からのインターバル情報が入力され、この情報に基づい
て記憶演算回路のインターバル情報を可変指定する温度
補償タイミング発生回路を設けたことを特徴とするもの
である。

【００２５】第２発明は、インターフェイス端子を有
し、前記記憶演算回路にインターフェイス端子を介して
温度補償データやインターバル情報を書き込んだり、記
憶演算回路から読み出したりする書き込み読み出し切替
機能回路を設けたことを特徴とするものである。

【００２６】第３発明は、インターバル情報を製造プロ
セス毎に適合した値に設定し、そのインターバル情報を
切替機能回路のインタフェース端子からの信号により指
定したことを特徴とするものである。

【００２７】第４発明は、内蔵する発振器出力或いは前
記水晶発振回路の出力を用いて温度補償タイミングイン
ターバル情報を作成する温度補償タイミング発生機能回
路を設け、この機能回路に設けられるインターバル情報
選択端子を開放、短絡させて記憶演算回路に与えるイン
ターバル情報を可変させるようにしたことを特徴とする
ものである。

【００２８】第５発明は、前記インターバル選択端子を
複数個設けて、最適なインターバル情報に固定すること
を特徴とするものである。

【００２９】第６発明は、温度補償水晶発振装置をパッ
ケージに収納し、そのパッケージにインターバル選択端
子を導出し、その導出した端子を開放、短絡させるよう
にしたことを特徴とするものである。

【００３０】第７発明は、機能回路から出力される基準
電圧を雑音除去回路を介して各回路に供給するようにし
たものである。

【００３１】第８発明と第９発明は、雑音除去回路が、
可変指定可能素子から構成され、記憶演算回路からの素
子値情報により最適な素子値に設定するとともに、雑音
除去回路が、能動素子から構成されたことを特徴とする
ものである。

【００３２】第１０発明と第１１発明は、機能回路から
出力される基準電圧と外部回路から供給される基準電圧
とを記憶演算回路からの切替情報あるいは外部からの切
替情報により切替可能な切替回路を設けるとともに、機
能回路は、基準電圧信号高域阻止回路を備えたことを特
徴とするものである。

【００３３】第１２発明は、サンプルホールド・ローパ
スフィルタ回路と電圧対容量変換回路との電路間にミキ
サ回路を設け、このミキサ回路で記憶演算回路に記憶さ
れているオフセットデータにより制御される電圧発生回
路から発生されるオフセット電圧とサンプルホールド・
ローパスフィルタ回路からの制御電圧とを加算してその
加算値で電圧対容量変換回路を制御したことを特徴とす
るものである。

【００３４】第１３発明は、記憶演算回路で演算された
データをアナログ電圧に変換してサンプルホールド・ロ
ーパスフィルタ回路に供給する際に、アナログ電圧に変
換する回路に入力する基準電圧を可変回路で変化させる
とともに、その可変回路は記憶演算回路に記憶されてい
る情報により制御することを特徴とするものである。

【００３５】第１４発明は、電圧対容量変換回路の等価
容量に、コンデンサとスイッチの直列回路を付加できる
ようにスイッチを前記記憶演算回路に記憶されている情
報でＯＮ／ＯＦＦするようにしたものである。

【００３６】第１５発明は、記憶演算回路で演算された
データをアナログ電圧に変換してサンプルホールド・ロ
ーパスフィルタ回路に供給する際に、アナログ電圧に変
換する回路に入力する基準電圧を可変回路で変化させる
とともに、その可変回路は記憶演算回路に記憶されてい
る情報により制御することを特徴とするものである。第
１６発明は、記憶演算回路に設けられる温度データ格納
メモリは、メモリ分割数を増やして補償データ変化幅の
倍率を大きくして補償データの分解能を上げるようにし
たことを特徴とするものである。

【００３７】第１７発明は、外部入力に応じて動作制御
される温度補償タイミング発生回路を設け、外部入力に
応じてタイミング発生回路から出力される動作出力によ
り両変換回路と記憶演算回路を制御して周波数温度補償
制御を行うことを特徴とするものである。

【００３８】第１８発明は、温度対電圧変換回路とアナ
ログ・ディジタル変換回路との電路に、またはディジタ
ル・アナログ変換回路と電圧対容量変換回路との電路に
外部入力に応じて保持機能のＯＮ／ＯＦＦが行われるア
ナログ電圧保持回路を設けたことを特徴とするものであ
る。

【００３９】第１９発明は、アナログ・ディジタル変換
回路と記憶演算回路との電路に、または記憶演算回路と
ディジタル・アナログ変換回路との電路に外部入力に応
じてラッチ機能のＯＮ／ＯＦＦが行われるラッチ回路を
設けたことを特徴とするものである。

【００４０】

【発明の実施の形態】以下この発明の実施の形態を図面
に基づいて説明するに、図２１に示した従来のＤＴＣＸ
Ｏの基本ブロック構成と同一部分には同一符号を付して
述べる。図１はこの発明の実施の第１形態を示すブロッ
ク構成図であり、この発明のＤＴＣＸＯは或る時間間
隔、即ちインターバルで温度補償を実行するように構成
されるものである。図１において、ワンチップＬＳＩ２
０は図示破線で区画される区分３０と区分３１から構成
され、区分３１は図２１に示した構成と同じであるか
ら、以下区分３０の構成について述べる。

【００４１】ＡＤＣ回路１１とＤＡＣ回路１３との信号
の電路には、記憶演算回路３２が設けられる。この記憶
演算回路３２はＥ²ＰＲＯＭのメモリを有し、このメモ
リにはインターバル情報が格納されている。このインタ
ーバル情報３４Ａは温度補償タイミング発生回路３４に
与えられ、この温度補償タイミング発生回路３４から出
力されるタイミングインターバル情報３４Ｂを、インタ
ーバル情報３４Ａにより可変できるように指定する。イ
ンターバル情報３４Ａは記憶演算回路３２に切替機能回
路３３からの信号３３Ｂにより書き込まれる。

【００４２】切替機能回路３３はインターフェース端子
３３Ａを介して信号を授受し、信号３３Ｂによって記憶
演算回路３２のＥ²ＰＲＯＭに温度補償データ、付加情
報データやインターバル情報を書き込んだり、読み出し
を行ったり、ランニングモードからテストモードへの切
替を行ったりする機能を備えたものである。

【００４３】次に上述した構成の動作を述べる。ＡＤＣ
回路１１のＡＤ変換とＤＡＣ回路１３のＤＡ変換により
信号に量子化誤差が発生し、その誤差は最大２ディジッ
トの誤りとなる。水晶振動子２１の温度特性の温度傾斜
が充分に小さいときは、温度情報Ｖtの温度データＴへ
の変換量子化誤差の１ディジットに収まる。いづれにし
ろ、その誤差による周波数動揺を極力発生しないように
するためには、補償のインターバル情報τを充分大きく
するのが慣例である。通常、インターバル情報τを８秒
に設定している。一方、この発明の実施の第１形態で
は、インターバル情報τを次の（３）式によって設定す
る。

【００４４】τ＝ε／αβ ……（３）ここで、αは次の（４）式で与えられる。

【００４５】

【数１】

【００４６】（４）式のように、αは水晶振動子２１の
温度特性の温度傾斜の最大値であり、よく使用されるＡ
Ｔカットの水晶振動子２１の温度特性は、３次曲線であ
るので、室温の近傍か或いは温度補償の上下限温度の傾
斜値となる。

【００４７】β（℃／６０sec）はＤＴＣＸＯが感じる
周囲温度の変化許容値である。

【００４８】ε（ppm）は短時間周波数安定度の設定値
で、（２）式を満たすように決定される。例として値τ
₁、τ₂が得られる。

【００４９】τ₁は周囲温度の変化がそれ程大きくなく
２ディジット以内の周波数変動以下にしたいときの例で
ある。

【００５０】

【数２】

【００５１】ε₁は２０ppm変動する水晶振動子を２¹⁰＝
１０２６のディジタル化で補償するときの２ディジット
分である。

【００５２】一方、τ₂は温度急変に耐える短時間周波
数安定度を意識したときの例である。

【００５３】

【数３】

【００５４】上記式では、ε₂として３ディジットを許
すとした。次に、上記第１形態の効果を示す。温度補償
タイミングのインターバル情報設定が、搭載される水晶
振動子の温度特性と、周囲温度の変化許容値および要望
される短時間周波数安定度とから一意に決定可能であ
り、しかも最適にできる。即ち、所望の安定した周波数
信号が出力端１６Ａから得られる。これにより、０.１p
pm以下の周波数変動に抑えることができる。

【００５５】図２はこの発明の実施の第２形態を示すブ
ロック構成図で、図２１と同一部分には同一符号を付し
て述べる。図２において、４１はワンチップＬＳＩ２０
に設けられた温度補償タイミング発生機能回路で、この
温度補償タイミング発生機能回路４１では、内蔵するリ
ング発振器（図示省略）或いは周波数信号が得られる出
力端１６Ａに出力される信号電流を分流してこれらを基
に温度補償タイミング信号が作られる。この温度補償タ
イミング信号を基に、温度補償タイミング発生機能回路
４１の信号端４１Ｂからタイミングインターバル情報
が、ＡＤＣ回路１１、記憶演算回路１２およびＤＡＣ回
路１３に起動指令として与えられる。これら回路に起動
指令が与えられると、各回路からはＡＤ変換、Ｖ１デー
タ出力およびＤＡ変換の各出力が送出される。なお、イ
ンターバル情報はｎ（≧２の整数）個ある。例えば、第
１形態のようにインターバル情報τ₁を８秒、τ₂を２秒
に設定する。この情報の切替は温度補償タイミング発生
機能回路４１に設けた端子４１Ａ（ＬＳＩ２０上に設け
られる）を開放したり、アースへ接続（短絡）したりす
ることにより選択する。上記説明ではｎ＝２の場合につ
いてであるが、ｎ≧３についても可能である。

【００５６】この実施の第２形態としては、予め使用さ
れる装置と温度変化の度合いが推定できる場合に使用す
ることに適している。これは、インターバル情報がワン
チップＬＳＩ２０上で設定できるので、チップの標準化
が可能で、かつ低コスト化も図れる利点がある。図３は
第２形態における周囲温度に対する周波数レスポンス特
性図である。この特性図は、室温から５０℃の恒温槽に
移し入れときの、ＤＴＣＸＯ自身の温度経時変化３Ａ
と、その時々の周波数変動３Ｂをプロットしたデータで
ある。図２２の場合のＤＴＣＸＯは、インターバル情報
τが８秒であり、問題があったが、この図３のＤＴＣＸ
Ｏは、インターバル情報τを１秒に設定したので、０.
１ppm以下の周波数変動に抑えることができた。なお、
２５℃のときの周波数より、５０℃のときの周波数が約
０.０７ppm低いのは温度補償データの合わせ込み偏差で
ある。また、ワンチップＬＳＩ２０上で設定できるの
で、外来ノイズや他の支障（例えば、開放が短絡した
り、短絡が開放されたり）を受けにくい。

【００５７】次にこの発明の実施の第３から第５形態に
ついて述べるに、この第３形態から第５形態は第１形態
と第２形態に適用するものであるから図示省略した。第
３形態は、ＤＴＣＸＯがワンチップＬＳＩ２０、水晶振
動子２１および図示しないが、供給電源からのノイズを
抑圧するキャパシター、第１機能回路１７に関する電圧
安定化キャパシター、温度対電圧変換回路１０の出力Ｖ
tのノイズ除去キャパシター、サンプルホールド・ロー
パスフィルタ回路１４に用いるキャパシター（これら４
つのキャパシターはいずれもセラミックの超小型チップ
形状である。）とそれらを収納するパッケージで構成さ
れるものである。

【００５８】上記した第２形態においては、ワンチップ
ＬＳＩ２０で、端子４１Ａの開放、短絡を行うが、第３
形態では、端子４１Ａをワイアボンディングと基盤配線
等の手段で該パッケージの外面に設けた端子に導き、該
端子上で開放、短絡を行うようにしたものである。この
第３形態では、適用、使用条件が不明の場合には有効と
なる。即ち、適用、使用条件に適合させて装置に搭載時
に設定が可能で、実用性が極めて高いものとなる。

【００５９】第４形態は、上記第３形態において端子４
１Ａが１個に対するパッケージ外面端子としたが、ｎ
（≧２の整数）個の端子４１Ａを外面端子に導き、ＤＴ
ＣＸＯの製造プロセスに適合したインターバル情報が選
定できるようにしたことを特徴とするものである。この
第４形態では、温度補償データの取得工程で、適用条件
と同じインターバル情報、例えば、上記例に従えば、イ
ンターバル情報τが８秒で揃うのに比し、その工程では
０.８秒のインターバル情報で充分なデータが得られる
ならば、約５倍（平均確率で評価）のタクトタイムが得
られ、設備稼働率から大幅なコストダウンが可能とな
る。なお、温度特性の確認その他の工程でも同様であ
る。

【００６０】第５形態は、第１形態の変形例で、温度補
償タイミング発生回路３４へのインターバル情報３４Ａ
の指定は１つであったものを、ｍ個にしたものである。
すなわち、第５形態では、記憶演算回路３２のＥ²ＰＲ
ＯＭにｍ（≧２の整数）個のインターバル情報τ値を設
け、ｍ≧２番目のインターバル情報をＤＴＣＸＯの製造
プロセス毎に適合した値に設定し、切替機能回路３３の
端子３３Ａからの信号で端子３３Ａ、３４Ａの信号を介
してインターバル情報を指定することを特徴とするもの
である。この第５形態では、第４形態と同一の効果が得
られる。

【００６１】図４はこの発明の実施の第６形態を示すブ
ロック構成図で、図２１と同一部分には同一符号を付し
て示す。図４の第６形態は、Ｃ₁，Ｒ₁からなるローパス
フィルタ回路（以下ＬＰＦ回路と称す）２２を第１機能
回路１７の出力端１７Ｂに設けたものである。ＬＰＦ回
路２２の入力部は、第１機能回路１７の出力端１７Ｂを
ワンチップＬＳＩ２０の外に出した端子に接続し、ＬＰ
Ｆ回路２２の出力部を再びワンチップＬＳＩ２０の入力
端２２Ａに接続して、入力端２２から基準電圧Ｖ_refを
得るものである。このようにして基準電圧Ｖ_refを得る
ことにより、第１機能回路１７にて発生した基準電圧に
含まれる雑音を除去できるようになる。このときのＬＰ
Ｆ回路２２のカットオフ周波数ｆ₁は、ｆ₁＝１／２πＣ
₁Ｒ₁〔Ｈｚ〕にて表される。雑音のピークをカットする
ためには、ｆ₁はピーク出現オフセット周波数の、例え
ば１／１０程度の周波数になるようにＣ₁，Ｒ₁を設定す
る。

【００６２】上記のようなＬＰＦ回路２２を設けること
により、基準電圧の雑音が除去されるとともに、出力端
１６Ａから出力される周波数信号の位相雑音を改善で
き、また、外部接続のＣ１，Ｒ１を変えて位相雑音特性
を測定することで、最適な素子値が選択できる。

【００６３】図５はこの発明の実施の第７形態を示すブ
ロック構成図で、図５の第７形態は、図４に示した第６
形態のＬＰＦ回路２２のＣ１，Ｒ１を可変指定素子で構
成し、かつワンチップＬＳＩ２０に内蔵した内蔵ＬＰＦ
回路２３から構成されたものである。可変指定は記憶演
算回路２４のＥ²ＰＲＯＭに記憶された素子値情報２４
Ａによって行われる。この素子値情報２４は従来の記憶
演算回路１２にはない付加情報であり、この情報はイン
ターフェース端子２５Ａから第２機能回路２５を通して
信号２５Ｂにて書き込む。

【００６４】上記のような内蔵ＬＰＦ回路２３を設ける
ことにより、第６形態と同様な作用効果が得られるとと
もに、ＬＰＦ回路２３の素子値は、インターフェース端
子２５Ａから指定し、記憶させることができるため、素
子の取り替え作業が不要となる。このため、迅速に素子
の最適値を得ることができ、位相雑音を改善できる。図
６はこの発明の実施の第８形態を示すブロック構成図
で、図６の第８形態は、第１機能回路１７の内蔵電源か
らの信号（出力端１７Ｂに得られる）と、信号入力端２
６に到来する外部からの信号とを切り替える切替回路２
６を設けて、出力端１７Ｂあるいは信号入力端２６Ａの
信号が基準電圧Ｖ_refとして切替回路２６の出力端２６
Ｂに出力されるようにしたものである。なお、切替指定
は記憶演算回路２８のＥ²ＰＲＯＭに記憶された切替情
報２８Ａによって行われる。この情報はインターフェー
ス端子２７Ａから第２機能回路２７を通して信号２７Ｂ
にて書き込む。

【００６５】上記第８形態のように構成すると、予め外
部から安定な基準電圧を供給可能な場合には、これを用
いることでさらに発振回路が安定し、位相雑音特性の向
上が可能となる。

【００６６】図７はこの発明の実施の第９形態を示すブ
ロック構成図で、図７の第９形態は、上記第８形態にお
ける切替回路２６を外部から制御する回路に変更した外
部制御切替回路２９により構成したものである。この外
部制御切替回路２９は第１機能回路１７の内蔵電源から
の信号と外部からの信号（外部信号入力端２９Ａ）とを
切り替えて出力端２９Ｃに基準電圧Ｖ_refを出力するも
のである。なお、切替指定は、端子２９Ｂを例えば開放
するか、アースへ接続するかで行う。

【００６７】上記第９形態のように構成すると、外部か
ら安定な基準電圧を供給可能かを判定できない場合、ア
センブル後でも端子２９Ｂの開放あるいはアースへの接
続で外部からの基準電圧が利用可能となる。

【００６８】図８はこの発明の実施の第１０形態を示す
ブロック構成図で、図８の第１０形態は、第１機能回路
１７の出力端１７Ｂに演算増幅器等の能動素子を用いた
能動ＬＰＦ回路３５を設けて、そのＬＰＦ回路３５の出
力端３５Ａに基準電圧Ｖ_refを出力したものである。こ
のように構成することにより、第６形態と同様に第１機
能回路１７で発生した雑音を除去するようにしたもので
ある。

【００６９】能動ＬＰＦ回路３５は第６、第７形態のＬ
ＰＦ回路２２、２３よりも急峻な高域阻止特性を実現で
きるため、基準電圧の雑音除去効果が高まり、出力端１
６Ａから出力される周波数信号の位相雑音をさらに改善
できる。

【００７０】図９はこの発明の実施の第１１形態を示す
ブロック構成図で、図９の第１１形態は、第１機能回路
３６に基準電圧信号高域阻止回路を内蔵した電源を使用
して、第１機能回路３６の出力端３６Ｂから雑音が除去
された基準電圧Ｖ_refを得るようにしたものである。こ
の第１１形態においても、第１０形態と同様な効果が得
られる。

【００７１】次にこの発明の実施の第１２形態を述べる
前に、図２の第２形態に示されている記憶演算回路１２
のメモリについて述べる。記憶演算回路１２のメモリに
は、通常図１０に示すような温度データＴが格納されて
いる。これは、横軸に温度データＴ（１０ビット）、縦
軸に補償データＶ₁（１０ビット）を取った、ＡＴカッ
ト水晶振動子の温度特性を補償する場合のメモリ内容の
一例である。

【００７２】ここで、図１０に示すような領域１を考
え、点ＡにてＶ₁＝“５１１”と仮定する。領域１では
“５１１”以下のＶ₁は用いられていない。そこで、電
圧対容量変換回路１５の感度、あるいは、ＤＡＣ回路１
３の出力電圧を従来の１／２にし、領域１でのＶ₁デー
タ変化幅を２倍にする。すると、Ｖ₁データ１ビット分
の分解能が２倍になり、実質上１１ビットと同等の分解
能となる。しかし、この状態では、領域１の隣の領域に
てＶ₁データがメモリに入り切らない（０以下にしなけ
ればならない）。

【００７３】そこで、領域毎にＶ₁データのオフセット
分を設定できるようにする。こうして幾つかの領域に分
割して構成されるメモリ内容は図１１に示すようにな
る。このようにメモリの分割数を増加して補償データ変
化幅の倍率を大きくすることで補償データの実質上の分
解能をさらに向上することができる。次に示す各実施の
形態は上記の内容を実現する例である。

【００７４】図１２はこの発明の実施の第１２形態を述
べるブロック構成図で、図２１と同一部分には同一符号
を付して示す。図１２に示す第１２形態においては、従
来品よりも感度の鈍い電圧対容量変換回路５３を使用
し、ミキサ回路５２と電圧発生回路５４を加えたもので
ある。電圧発生回路５４は、記憶演算回路５１に記憶さ
れているオフセットデータＶ₁₀を基にオフセット電圧Ｖ
₀を発生するものである。記憶演算回路５１には分割領
域数分のオフセットデータＶ₁₀と領域境界部分の温度デ
ータＴが記憶されている。このオフセットデータＶ₁₀は
従来の記憶演算回路１２にはない付加情報であり、イン
ターフェース端子１８Ａから第２機能回路１８を通して
信号１８Ｂによって書き込んでいる。また、オフセット
データＶ₁₀は、記憶演算回路５１に入力される温度デー
タＴに応じて出力される。ミキサ回路５２は、制御電圧
Ｖ_Cとオフセット電圧Ｖ₀を加算したＶ_C0として電圧対容
量変換回路５３に供給される。

【００７５】図１２に示す第１２形態のように構成する
と、ＤＡＣ回路１３のビット数を上げることなく実質上
の分解能を上げ、よりきめ細かい補償データを得ること
ができるとともに、ローパスフィルタ回路の時定数も小
さく抑えることができる効果が得られる。また、記憶演
算回路のメモリ容量も、補償データを１ビット分上げる
ために、通常なら２倍に拡充する必要があるが、この第
１２形態では各領域のオフセットデータ分だけの増設で
可能となり、メモリ領域分割を最適化すれば１ビット分
以上の分解能の向上が期待できる効果がある。さらに
は、ビット数を上げることによるＤＡＣ回路やメモリの
コスト高、ＬＳＩ専有面積の増加を抑えることができる
効果がある。

【００７６】図１３はこの発明の実施の第１３形態を述
べるブロック構成図で、図２１と同一部分には同一符号
を付して示す。図１３に示す第１３形態においては、第
１２形態と同様のミキサ回路５６と電圧発生回路５８に
加え、ＤＡＣ回路１３に入力する基準電圧Ｖ_refを変化
させる可変回路５７を設けたものである。可変回路５７
は入力された基準電圧Ｖ_refをＶ_ref／（＝Ｖ_ref’）に
変化させる機能を持つ。なお、ｎの指定は記憶演算回路
５５に記憶されている情報による。

【００７７】上記第１３形態の効果としては、第１２形
態で得られる効果に加えて、可変回路を付加することに
より、ＤＡＣ回路の出力電圧を１／ｎに設定できるた
め、上記第１２形態では固定であったＶ₁データ変化幅
をｎ倍に設定できる利点がある。すなわち、アセンブル
後であっても、メモリ領域分割を最適化すればｎビット
分の分解能を向上させることができる利点がある。

【００７８】図１４はこの発明の実施の第１４形態を述
べるブロック構成図で、図２１と同一部分には同一符号
を付して示す。図１４に示す第１４形態においては、第
１２形態に示した電圧対容量変換回路５３の等価容量Ｃ
_Cに、１個または複数個のコンデンサとスイッチから構
成される容量Ｃ₁を付加した電圧対容量変換回路６１を
設けたものである。この電圧対容量変換回路６１はスイ
ッチのＯＮ／ＯＦＦにより容量Ｃ₁を調整する。このス
イッチは記憶演算回路６０に記憶されているオフセット
データＶ₁₀によりＯＮ／ＯＦＦされ、容量Ｃ₁にて各領
域のオフセット分を設定できるようにしている。なお、
第１４形態の効果は第１２形態と同様である。

【００７９】図１５はこの発明の実施の第１５形態を述
べるブロック構成図で、図２１と同一部分には同一符号
を付して示す。図１５に示す第１５形態においては、第
１３形態で示した可変回路５７と、第１４形態で示した
電圧対容量変換回路６１とを用いて構成したものであ
る。電圧対容量変換回路６１は、等価容量Ｃ_Cに、１個
または複数個のコンデンサとスイッチから構成される容
量Ｃ₁を付加したもので、記憶演算回路６０に記憶され
ているオフセットデータＶ₁₀によりスイッチがＯＮ／Ｏ
ＦＦされて容量Ｃ₁が設定される。なお、第１５形態の
効果も第１３形態と同様である。

【００８０】図１６はこの発明の実施の第１６形態を述
べるブロック構成図で、図２１と同一部分には同一符号
を付して示すが、この第１６形態ではサンプルホールド
・ローパスフィルタ回路１４を省略した。図１６におい
て、この第１６形態では、温度補償タイミング発生回路
６３をワンチップＬＳＩ２０に設けるとともに、この温
度補償タイミング発生回路６３に外部入力端子６３Ｂを
付加し、動作ＯＮ／ＯＦＦの切り替えを可能としたもの
である。例えば、外部入力端子６３Ｂに電圧Ｖ₀（０
Ｖ）を印加している間は温度補償タイミング発生回路６
３を動作させ、周波数温度補償制御を行う。そして、外
部入力端子６３Ｂに電圧Ｖ₁₁（例えば３〜５Ｖ）を印加
している間は、温度補償タイミング発生回路６３からの
信号６３Ａの出力を停止する。このとき、ＡＤＣ回路１
１、記憶演算回路１２およびＤＡＣ回路１３の始動は行
われず、外部入力端子６３Ｂに電圧Ｖ₁₁印加開始時点の
制御電圧Ｖ_aが保持され、容量Ｃ_Cは一定値を取る。すな
わち、周波数温度補償動作が停止する。これにより、デ
ィジタル周波数制御による離散的周波数変動を無くすこ
とが可能となる。

【００８１】上記実施の第１６形態における効果は次の
ようになる。温度補償タイミング発生回路６３の動作Ｏ
Ｎ／ＯＦＦを外部より行えるため、必要な期間だけ温度
補償を停止させ、ディジタル周波数制御による離散的周
波数変動を無くすことが可能となる。これは、不連続な
周波数変動が変復調に影響する携帯電話や無線システム
において、有効な機能となる。温度補償動作の停止期間
中は、水晶振動子の周波数温度特性がそのまま現れると
いう問題が考えられるが、（１）端末使用時は、急激な
周囲温度変化はないものと考えられるので、周波数安定
度を満足する、（２）連続的な周波数変動となり、ディ
ジタル制御による離散的周波数変動を回避できる、とい
う効果が得られる。なお、以下に述べる各実施の形態に
おいても同様な効果が得られる。

【００８２】図１７はこの発明の実施の第１７形態を述
べるブロック構成図で、図２１と同一部分には同一符号
を付して示すが、この第１７形態でもサンプルホールド
・ローパスフィルタ回路１４を省略した。図１７におい
て、この第１７形態では、温度対電圧変換回路１０とＡ
ＤＣ回路１１との間にアナログ電圧保持回路６４を介挿
したものである。アナログ電圧保持回路６４には、外部
入力端子６４Ａが設けられていて、この入力端子６４Ａ
に電圧を印加して保持機能のＯＮ／ＯＦＦの切り替えが
可能となっている。すなわち、入力端子６４Ａに電圧Ｖ
₀（例えば０Ｖ）を印加している間は、アナログ保持回
路６４は温度対電圧変換回路１０からのアナログ電圧Ｖ
_tをそのままＡＤＣ回路１１へスルーする。

【００８３】そして、入力端子６４Ａに電圧Ｖ₁₁（例え
ば３〜５Ｖ）を印加している間は、アナログ電圧保持回
路６４は電圧Ｖ₁₁印加開始時点のアナログ電圧Ｖ_tを保
持し、温度対電圧変換回路１０からのアナログ電圧が変
化しても、アナログ電圧保持回路６４は保持したアナロ
グ電圧Ｖ_tをＡＤＣ回路１１へ出力する。このとき、Ａ
ＤＣ回路１１から出力される温度データＴ、記憶演算回
路１２から出力される補償データＶ₁およびＤＡＣ回路
１３から出力される制御電圧Ｖ_aは全て一定となり、容
量Ｃ_Cも一定値を取る。すなわち、周波数温度補償動作
が停止し、第１６形態と同様な効果を得る。

【００８４】図１８はこの発明の実施の第１８形態を述
べるブロック構成図で、図２１と同一部分には同一符号
を付して示すが、この第１８形態でもサンプルホールド
ローパスフィルタ回路１４を省略した。図１８におい
て、この第１８形態では、ＡＤＣ回路１１と記憶演算回
路１２との間にラッチ回路６５を介挿したものである。
ラッチ回路６５には、外部入力端子６５Ａが設けられて
いて、この入力端子６５Ａに電圧を印加してラッチ機能
のＯＮ／ＯＦＦの切り替えが可能となっている。すなわ
ち、入力端子６５Ａに電圧Ｖ₀（例えば０Ｖ）を印加し
ている間は、ラッチ回路６５はＡＤＣ回路１１からの温
度データＴをそのまま記憶演算回路１２へスルーする。

【００８５】そして、入力端子６５Ａに電圧Ｖ₁₁（例え
ば３〜５Ｖ）を印加している間は、ラッチ回路６５は電
圧Ｖ₁₁印加開始時点の温度データＴをラッチし、ＡＤＣ
回路１１からの温度データＴが変化しても、ラッチ回路
６５は保持した温度データＴを記憶演算回路１２へ出力
する。このとき、記憶演算回路１２から出力される補償
データＶ₁およびＤＡＣ回路１３から出力される制御電
圧Ｖ_aは全て一定となり、容量Ｃ_Cも一定値を取る。すな
わち、周波数温度補償動作が停止し、第１６形態と同様
な効果を得る。

【００８６】図１９はこの発明の実施の第１９形態を述
べるブロック構成図で、図２１と同一部分には同一符号
を付して示すが、この第１９形態でもサンプルホールド
・ローパスフィルタ回路１４を省略した。図１９におい
て、この第１９形態では、記憶演算回路１２とＤＡＣ回
路１３との間に、ラッチ回路６６を介挿したものであ
る。ラッチ回路６６には、外部入力端子６６Ａが設けら
れていて、この入力端子６６Ａに電圧を印加してラッチ
機能のＯＮ／ＯＦＦの切り替えが可能となっている。す
なわち、入力端子６６Ａに電圧Ｖ₀（例えば０Ｖ）を印
加している間は、ラッチ回路６６は記憶演算回路１２か
らの補償データＶ₁をそのままＤＡＣ回路１３へスルー
する。

【００８７】そして、入力端子６６Ａに電圧Ｖ₁₁（例え
ば３〜５Ｖ）を印加している間は、ラッチ回路６６は電
圧Ｖ₁₁印加開始時点の補償データＶ₁をラッチし、記憶
演算回路１２からの補償データＶ₁が変化しても、ラッ
チ回路６６はラッチした補償データＶ₁をＤＡＣ回路１
３へ出力する。このとき、ＤＡＣ回路１３から出力され
る制御電圧Ｖ_aは全て一定となり、容量Ｃ_Cも一定値を取
る。すなわち、周波数温度補償動作が停止し、第１６形
態と同様な効果を得る。

【００８８】図２０はこの発明の実施の第２０形態を述
べるブロック構成図で、図２１と同一部分には同一符号
を付して示すが、この第２０形態でもサンプルホールド
・ローパスフィルタ回路１４を省略した。図２０におい
て、この第２０形態では、ＤＡＣ回路１３と電圧対容量
変換回路１５との間にアナログ電圧保持回路６７を介挿
したものである。アナログ電圧保持回路６７には、外部
入力端子６７Ａが設けられていて、この入力端子６７Ａ
に電圧を印加して保持機能のＯＮ／ＯＦＦの切り替えが
可能となっている。すなわち、入力端子６７Ａに電圧Ｖ
₀（例えば０Ｖ）を印加している間は、アナログ電圧保
持回路６７はＤＡＣ回路１３からの制御電圧Ｖ_aをその
まま電圧対容量変換回路１５へスルーする。

【００８９】そして、入力端子６７Ａに電圧Ｖ₁₁（例え
ば３〜５Ｖ）を印加している間は、アナログ電圧保持回
路６７は電圧Ｖ₁₁印加開始時点の制御電圧Ｖ_aを保持
し、ＤＡＣ回路１３からの制御電圧Ｖ_aが変化しても、
アナログ電圧保持６７は保持した制御電圧Ｖ_aを電圧対
容量変換回路１５へ出力する。このとき、容量Ｃ_Cは一
定値を取る。すなわち、周波数温度補償動作が停止し、
第１６形態と同様な効果を得る。

【００９０】

【発明の効果】以上述べたように、この発明によれば、
温度補償タイミングのインターバル情報の設定が、搭載
されている水晶振動子の温度特性や周囲温度の変化許容
値および短時間周波数安定度から一意に決定でき、しか
も最適に行うことでき、これにより０.１ppm以下の周波
数変動に抑えることができるようになる。また、適用、
使用条件が予め推定できる場合には、インターバル情報
がＬＳＩチップ上で設定できるので、チップの標準化が
可能で、低コスト化が図れる利点がある。さらに、適
用、使用条件が推定できない場合にも、適用、使用条件
に適合させてインターバル情報の設定ができるために、
実用性が向上するとともに、設備稼働率から大幅なコス
トダウンが可能となる等の利点がある。

【図面の簡単な説明】

【図１】この発明の実施の第１形態を示すブロック構成
図。

【図２】この発明の実施の第２形態を示すブロック構成
図。

【図３】周囲温度変化に対する周波数レスポンス特性
図。

【図４】この発明の実施の第６形態を示すブロック構成
図。

【図５】この発明の実施の第７形態を示すブロック構成
図。

【図６】この発明の実施の第８形態を示すブロック構成
図。

【図７】この発明の実施の第９形態を示すブロック構成
図。

【図８】この発明の実施の第１０形態を示すブロック構
成図。

【図９】この発明の実施の第１１形態を示すブロック構
成図。

【図１０】メモリの内容例を示す特性図。

【図１１】領域分割後のメモリ内容例を示す特性図。

【図１２】この発明の実施の第１２形態を示すブロック
構成図。

【図１３】この発明の実施の第１３形態を示すブロック
構成図。

【図１４】この発明の実施の第１４形態を示すブロック
構成図。

【図１５】この発明の実施の第１５形態を示すブロック
構成図。

【図１６】この発明の実施の第１６形態を示すブロック
構成図。

【図１７】この発明の実施の第１７形態を示すブロック
構成図。

【図１８】この発明の実施の第１８形態を示すブロック
構成図。

【図１９】この発明の実施の第１９形態を示すブロック
構成図。

【図２０】この発明の実施の第２０形態を示すブロック
構成図。

【図２１】従来のＤＴＣＸＯのブロック構成図。

【図２２】温度変化による発振周波数の動きを示す特性
図。

【図２３】ＤＴＣＸＯ位相雑音特性図。

【図２４】基準電圧Ｖ_refのスペクトル特性図。

【符号の説明】

１０…温度対電圧変換回路１１…ＡＤＣ回路１３…ＤＡＣ回路１４…サンプルホールド・ローパスフィルタ回路１５…電圧対容量変換回路１６…反転増幅器２０…ワンチップＬＳＩ２１…水晶振動子３０、３１…区分３２…記憶演算回路３３…書き込み読み出しなどの切替機能回路３４…温度補償タイミング発生回路

Claims

【特許請求の範囲】

【請求項１】水晶振動子の周囲温度をセンシングし、
温度に対応したアナログ電圧を出力する温度対電圧変換
回路と、この温度対電圧変換回路から出力されるアナロ
グ電圧をディジタルの温度データに変換して供給され、
この温度データにより記憶された水晶振動子毎の各温度
で補償するデータを演算する記憶演算回路と、この記憶
演算回路で演算され、出力されたデータをアナログ電圧
に変換して供給されるサンプルホールド・ローパスフィ
ルタ回路と、このフィルタ回路でアナログ電圧をサンプ
ルホールドしてから適切な時定数を有するローパスフィ
ルタで平滑して得た制御電圧が供給される電圧対容量変
換回路と、この電圧対容量変換回路に供給される制御電
圧に線形対応した等価容量を得、この等価容量と水晶振
動子とで形成される水晶発振回路とを備えた温度補償水
晶発振装置において、前記記憶演算回路からのインタ
ーバル情報が入力され、この情報に基づいて記憶演算回
路のインターバル情報を可変指定する温度補償タイミン
グ発生回路を設けたことを特徴とするディジタル温度補
償水晶発振装置。
【請求項２】インターフェイス端子を有し、前記記憶
演算回路にインターフェイス端子を介して温度補償デー
タやインターバル情報を書き込んだり、記憶演算回路か
ら読み出したりする書き込み読み出し切替機能回路を設
けたことを特徴とする請求項１記載のディジタル温度補
償水晶発振装置。
【請求項３】インターバル情報を製造プロセス毎に適
合した値に設定し、そのインターバル情報を切替機能回
路のインタフェース端子からの信号により指定したこと
を特徴とする請求項２記載のディジタル温度補償水晶発
振装置。
【請求項４】水晶振動子の周囲温度をセンシングし、
温度に対応したアナログ電圧を出力する温度対電圧変換
回路と、この温度対電圧変換回路から出力されるアナロ
グ電圧をディジタルの温度データに変換して供給され、
この温度データにより記憶された水晶振動子毎の各温度
で補償するデータを演算する記憶演算回路と、この記憶
演算回路で演算され、出力されたデータをアナログ電圧
に変換して供給されるサンプルホールド・ローパスフィ
ルタ回路と、このフィルタ回路でアナログ電圧をサンプ
ルホールドしてから適切な時定数を有するローパスフィ
ルタで平滑して得た制御電圧が供給される電圧対容量変
換回路と、この電圧対容量変換回路に供給される制御電
圧に線形対応した等価容量を得、この等価容量と水晶振
動子とで形成される水晶発振回路とを備えた温度補償水
晶発振装置において、内蔵する発振器出力或いは前記
水晶発振回路の出力を用いて温度補償タイミングインタ
ーバル情報を作成する温度補償タイミング発生機能回路
を設け、この機能回路に設けられるインターバル情報選
択端子を開放、短絡させて前記記憶演算回路に与えるイ
ンターバル情報を可変させるようにしたことを特徴とす
るディジタル温度補償水晶発振装置。
【請求項５】前記インターバル選択端子を複数個設け
て、最適なインターバル情報に固定することを特徴とす
る請求項４記載のディジタル温度補償水晶発振装置。
【請求項６】温度補償水晶発振装置をパッケージに収
納し、そのパッケージにインターバル選択端子を導出
し、その導出した端子を開放、短絡させるようにしたこ
とを特徴とする請求項４および５記載のディジタル温度
補償水晶発振装置。
【請求項７】水晶振動子の周囲温度をセンシングし、
温度に対応したアナログ電圧を出力する温度対電圧変換
回路と、この温度対電圧変換回路から出力されるアナロ
グ電圧をディジタルの温度データに変換して供給され、
この温度データにより記憶された水晶振動子毎の各温度
で補償するデータを演算する記憶演算回路と、この記憶
演算回路で演算され、出力されたデータをアナログ電圧
に変換して供給されるサンプルホールド・ローパスフィ
ルタ回路と、このフィルタ回路でアナログ電圧をサンプ
ルホールドしてから適切な時定数を有するローパスフィ
ルタで平滑して得た制御電圧が供給される電圧対容量変
換回路と、この電圧対容量変換回路に供給される制御電
圧に線形対応した等価容量を得、この等価容量と水晶振
動子とで形成される水晶発振回路と、外部から駆動電源
を受け、前記各回路に直接或いは定電圧化した基準電圧
を供給する機能回路とを備えた温度補償水晶発振装置に
おいて、前記機能回路から出力される基準電圧を雑音除去回路を
介して各回路に供給するようにしたことを含むディジタ
ル温度補償水晶発振装置。
【請求項８】前記雑音除去回路は、可変指定可能素子
から構成され、前記記憶演算回路からの素子値情報によ
り最適な素子値に設定することを特徴とする請求項７記
載のディジタル温度補償水晶発振装置。
【請求項９】前記雑音除去回路は、能動素子から構成
されたことを特徴とする請求項７記載のディジタル温度
補償水晶発振装置。
【請求項１０】前記機能回路から出力される基準電圧
と外部回路から供給される基準電圧とを前記記憶演算回
路からの切替情報あるいは外部からの切替情報により切
替可能な切替回路を設けたことを特徴とする請求項７記
載のディジタル温度補償水晶発振装置。
【請求項１１】前記機能回路は、基準電圧信号高域阻
止回路を備えたことを特徴とする請求項７記載のディジ
タル温度補償水晶発振装置。
【請求項１２】水晶振動子の周囲温度をセンシング
し、温度に対応したアナログ電圧を出力する温度対電圧
変換回路と、この温度対電圧変換回路から出力されるア
ナログ電圧をディジタルの温度データに変換して供給さ
れ、この温度データにより記憶された水晶振動子毎の各
温度で補償するデータを演算する記憶演算回路と、この
記憶演算回路で演算され、出力されたデータをアナログ
電圧に変換して供給されるサンプルホールド・ローパス
フィルタ回路と、このフィルタ回路でアナログ電圧をサ
ンプルホールドしてから適切な時定数を有するローパス
フィルタで平滑して得た制御電圧が供給される電圧対容
量変換回路と、この電圧対容量変換回路に供給される制
御電圧に線形対応した等価容量を得、この等価容量と水
晶振動子とで形成される水晶発振回路とを備えた温度補
償水晶発振装置において、前記サンプルホールド・ローパスフィルタ回路と電圧対
容量変換回路との電路間にミキサ回路を設け、このミキ
サ回路で前記記憶演算回路に記憶されているオフセット
データにより制御される電圧発生回路から発生されるオ
フセット電圧とサンプルホールド・ローパスフィルタ回
路からの制御電圧とを加算してその加算値で電圧対容量
変換回路を制御したことを特徴とするディジタル温度補
償水晶発振装置。
【請求項１３】前記記憶演算回路で演算されたデータ
をアナログ電圧に変換して前記サンプルホールド・ロー
パスフィルタ回路に供給する際に、アナログ電圧に変換
する回路に入力する基準電圧を可変回路で変化させると
ともに、その可変回路は前記記憶演算回路に記憶されて
いる情報により制御することを特徴とする請求項１２記
載のディジタル温度補償水晶発振装置。
【請求項１４】前記電圧対容量変換回路の等価容量
に、コンデンサとスイッチの直列回路を付加できるよう
にスイッチを前記記憶演算回路に記憶されている情報で
ＯＮ／ＯＦＦするようにした請求項１２記載のディジタ
ル温度補償水晶発振装置。
【請求項１５】前記記憶演算回路で演算されたデータ
をアナログ電圧に変換して前記サンプルホールド・ロー
パスフィルタ回路に供給する際に、アナログ電圧に変換
する回路に入力する基準電圧を可変回路で変化させると
ともに、その可変回路は前記記憶演算回路に記憶されて
いる情報により制御することを特徴とする請求項１２記
載のディジタル温度補償水晶発振装置。
【請求項１６】前記記憶演算回路に設けられる温度デ
ータ格納メモリは、メモリ分割数を増やして補償データ
変化幅の倍率を大きくして補償データの分解能を上げる
ようにしたことを特徴とする請求項１２〜１５記載のデ
ィジタル温度補償水晶発振装置。
【請求項１７】水晶振動子の周囲温度をセンシング
し、温度に対応したアナログ電圧を出力する温度対電圧
変換回路と、この温度対電圧変換回路から出力されるア
ナログ電圧をディジタルの温度データに変換するアナロ
グ・ディジタル変換回路と、この変換回路から出力され
る温度データが供給され、この温度データにより記憶さ
れた水晶振動子毎の各温度で補償するデータを演算する
記憶演算回路と、この記憶演算回路で演算された出力デ
ータをアナログ電圧に変換するディジタル・アナログ変
換回路と、この変換回路から出力されるアナログ電圧を
制御電圧として供給される電圧対容量変換回路と、この
電圧対容量変換回路に供給される制御電圧に線形対応し
た等価容量を得、この等価容量と水晶振動子とで形成さ
れる水晶発振回路とを備えた温度補償水晶発振装置にお
いて、外部入力に応じて動作制御される温度補償タイミング発
生回路を設け、外部入力に応じてタイミング発生回路か
ら出力される動作出力により前記両変換回路と記憶演算
回路を制御して周波数温度補償制御を行うことを特徴と
するディジタル温度補償水晶発振装置。
【請求項１８】前記温度対電圧変換回路とアナログ・
ディジタル変換回路との電路に、またはディジタル・ア
ナログ変換回路と電圧対容量変換回路との電路に外部入
力に応じて保持機能のＯＮ／ＯＦＦが行われるアナログ
電圧保持回路を設けたことを特徴とする請求項１７記載
のディジタル温度補償水晶発振装置。
【請求項１９】前記アナログ・ディジタル変換回路と
記憶演算回路との電路に、または記憶演算回路とディジ
タル・アナログ変換回路との電路に外部入力に応じてラ
ッチ機能のＯＮ／ＯＦＦが行われるラッチ回路を設けた
ことを特徴とする請求項１７記載の電路に温度補償水晶
発振装置。