JPH10289004A - 信号出力装置 - Google Patents
信号出力装置Info
- Publication number
- JPH10289004A JPH10289004A JP9993597A JP9993597A JPH10289004A JP H10289004 A JPH10289004 A JP H10289004A JP 9993597 A JP9993597 A JP 9993597A JP 9993597 A JP9993597 A JP 9993597A JP H10289004 A JPH10289004 A JP H10289004A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- abnormality
- switch
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成で、二重化を実現し、プラントを
安定に制御する。 【解決手段】 二重化用の２つのアナログ出力モジュー
ル１A 、１B に、ディジタルデータをアナログ信号に変
換するＤ／Ａコンバータ１２と、このアナログ信号を外
部に出力するか否かを切替えるスイッチ１３と、自己診
断回路１４と、相手方に自己の異常を出力するモジュー
ル状態出力端子１５と、相手方の異常の有無を取込むモ
ジュール状態入力端子１６とを備え、一方の出力回路を
稼働側、他方の出力回路を待機側とし、待機側で稼働側
からの異常信号を受けると、待機側は前記スイッチ１３
を出力ＯＮとし、異常の稼働側はスイッチ１３を出力Ｏ
ＦＦとする。
安定に制御する。 【解決手段】 二重化用の２つのアナログ出力モジュー
ル１A 、１B に、ディジタルデータをアナログ信号に変
換するＤ／Ａコンバータ１２と、このアナログ信号を外
部に出力するか否かを切替えるスイッチ１３と、自己診
断回路１４と、相手方に自己の異常を出力するモジュー
ル状態出力端子１５と、相手方の異常の有無を取込むモ
ジュール状態入力端子１６とを備え、一方の出力回路を
稼働側、他方の出力回路を待機側とし、待機側で稼働側
からの異常信号を受けると、待機側は前記スイッチ１３
を出力ＯＮとし、異常の稼働側はスイッチ１３を出力Ｏ
ＦＦとする。
Description
【０００１】
【発明の属する技術分野】この発明は、工業プラント等
の制御装置において、プラントを制御する信号を出力す
る信号出力装置に関する。
の制御装置において、プラントを制御する信号を出力す
る信号出力装置に関する。
【０００２】
【従来の技術】一般に、プラント等の制御装置におい
て、プラントを安定に制御するために、出力回路を二重
化することがある。従来の制御装置の二重化は、出力モ
ジュールを２セット設けるとともに、この２セットの出
力モジュールの出力を、それぞれ接続し、出力モジュー
ルのどちらを選択するかを切替えるモジュールとを備
え、二重化された出力モジュールの信号のどちらを出力
するか切替モジュールによって切替えていた。
て、プラントを安定に制御するために、出力回路を二重
化することがある。従来の制御装置の二重化は、出力モ
ジュールを２セット設けるとともに、この２セットの出
力モジュールの出力を、それぞれ接続し、出力モジュー
ルのどちらを選択するかを切替えるモジュールとを備
え、二重化された出力モジュールの信号のどちらを出力
するか切替モジュールによって切替えていた。
【０００３】
【発明が解決しようとする課題】上記した従来の二重化
された信号出力装置では、２個の出力モジュール以外に
出力信号を切替えるための第３のモジュール（切替モジ
ュール）が必要であり、回路が複雑となる上、コスト高
となる、という問題があった。この発明は上記問題点に
着目してなされたものであって、簡単な構成で二重化を
なし得、プラント等を安定に制御し得る信号出力装置を
提供することを目的としている。
された信号出力装置では、２個の出力モジュール以外に
出力信号を切替えるための第３のモジュール（切替モジ
ュール）が必要であり、回路が複雑となる上、コスト高
となる、という問題があった。この発明は上記問題点に
着目してなされたものであって、簡単な構成で二重化を
なし得、プラント等を安定に制御し得る信号出力装置を
提供することを目的としている。
【０００４】
【課題を解決するための手段】この発明の信号出力装置
は、制御演算部で演算されたディジタルデータを外部へ
アナログ信号として出力する二重化用の２つの出力回路
を備える信号出力装置であって、各出力回路に自己の異
常を診断する診断手段と、自己の正常／異常の診断結果
を他方に出力する手段と、アナログ信号を外部へ出力す
るか否か切替える出力切替手段とを備え、一方の出力回
路を稼働側、他方の出力回路を待機側とし、待機側で稼
働側からの異常信号を受けると、待機側は前記出力切替
手段を出力ＯＮとし、異常の稼働側は出力切替手段を出
力ＯＦＦとするようにしている。
は、制御演算部で演算されたディジタルデータを外部へ
アナログ信号として出力する二重化用の２つの出力回路
を備える信号出力装置であって、各出力回路に自己の異
常を診断する診断手段と、自己の正常／異常の診断結果
を他方に出力する手段と、アナログ信号を外部へ出力す
るか否か切替える出力切替手段とを備え、一方の出力回
路を稼働側、他方の出力回路を待機側とし、待機側で稼
働側からの異常信号を受けると、待機側は前記出力切替
手段を出力ＯＮとし、異常の稼働側は出力切替手段を出
力ＯＦＦとするようにしている。
【０００５】この信号出力装置では、稼働側、待機側の
いずれもが自己診断により正常の場合には、稼働側の出
力切替手段はＯＮで、アナログ信号を外部へ出力してい
る。しかし、待機側は出力切替手段で出力ＯＦＦであ
り、アナログ信号が外部へ出力されない。稼働側に異常
が生じると、自己診断により自己異常を検出し、異常を
示す信号を待機側に送るとともに、自己の出力切替手段
により出力をＯＦＦとする。待機側では送られて来た稼
働側の異常を受けて、出力切替手段により出力ＯＮと
し、アナログ信号を外部に出力し、待機側から稼働側に
代わることになる。
いずれもが自己診断により正常の場合には、稼働側の出
力切替手段はＯＮで、アナログ信号を外部へ出力してい
る。しかし、待機側は出力切替手段で出力ＯＦＦであ
り、アナログ信号が外部へ出力されない。稼働側に異常
が生じると、自己診断により自己異常を検出し、異常を
示す信号を待機側に送るとともに、自己の出力切替手段
により出力をＯＦＦとする。待機側では送られて来た稼
働側の異常を受けて、出力切替手段により出力ＯＮと
し、アナログ信号を外部に出力し、待機側から稼働側に
代わることになる。
【０００６】
【発明の実施の形態】以下、実施の形態により、この発
明をさらに詳細に説明する。図１は、この発明の一実施
形態制御装置の信号出力回路を示すブロック図である。
図１において、２個のアナログ出力モジュール１A 、１
B が並設されており、これらアナログ出力モジュール１
A 、１B には、制御演算部２より同一のディジタルデー
タが入力され、同じ処理を行う。もっとも、アナログ信
号に変換した出力信号は一方のみ（稼働側）から出力さ
れ、他方（待機側）からは出力されない。なお、アナロ
グ出力モジュール１A 、１B には、それぞれ自己の正常
／異常を判別する診断機能を有するし、この自己の診断
結果を相手側に送出する機能、相手側の正常／異常をモ
ニタする機能を備えている。
明をさらに詳細に説明する。図１は、この発明の一実施
形態制御装置の信号出力回路を示すブロック図である。
図１において、２個のアナログ出力モジュール１A 、１
B が並設されており、これらアナログ出力モジュール１
A 、１B には、制御演算部２より同一のディジタルデー
タが入力され、同じ処理を行う。もっとも、アナログ信
号に変換した出力信号は一方のみ（稼働側）から出力さ
れ、他方（待機側）からは出力されない。なお、アナロ
グ出力モジュール１A 、１B には、それぞれ自己の正常
／異常を判別する診断機能を有するし、この自己の診断
結果を相手側に送出する機能、相手側の正常／異常をモ
ニタする機能を備えている。
【０００７】各アナログ出力モジュール１A 、１B は、
内部機能構成を示すと、図２のブロック図の通りであ
り、処理用のＣＰＵ１１、ディジタルデータをアナログ
信号に変換するためのＤ／Ａコンバータ１２、このＤ／
Ａコンバータ１２のアナログ信号出力を外部に出すか否
かを切替えるスイッチ１３、さらに自己診断回路１４、
自己診断結果を相手方に出力するためのポート１５、相
手方の自己診断結果を受けるポート１６を備えている。
両アナログ出力モジュール１A 、１B のスイッチ１３の
出力側は、共通に接続されている。
内部機能構成を示すと、図２のブロック図の通りであ
り、処理用のＣＰＵ１１、ディジタルデータをアナログ
信号に変換するためのＤ／Ａコンバータ１２、このＤ／
Ａコンバータ１２のアナログ信号出力を外部に出すか否
かを切替えるスイッチ１３、さらに自己診断回路１４、
自己診断結果を相手方に出力するためのポート１５、相
手方の自己診断結果を受けるポート１６を備えている。
両アナログ出力モジュール１A 、１B のスイッチ１３の
出力側は、共通に接続されている。
【０００８】アナログ出力モジュール１A （１B ）は、
自己が稼働側である場合にスイッチ１３をＣＰＵ１１の
指令のもと、ＯＮしており、Ｄ／Ａコンバータ１２のア
ナログ信号出力をスイッチ１３を介して外部へ出力して
いる。自己が待機側の場合には、スイッチ１３をＯＦＦ
しており、出力は出さない。待機側である時に、相手方
から異常信号を受けると、スイッチ１３をＯＮしてアナ
ログ信号を外部に出力する。この場合、元の稼働側は自
己異常の診断でスイッチ１３をＯＦＦする。
自己が稼働側である場合にスイッチ１３をＣＰＵ１１の
指令のもと、ＯＮしており、Ｄ／Ａコンバータ１２のア
ナログ信号出力をスイッチ１３を介して外部へ出力して
いる。自己が待機側の場合には、スイッチ１３をＯＦＦ
しており、出力は出さない。待機側である時に、相手方
から異常信号を受けると、スイッチ１３をＯＮしてアナ
ログ信号を外部に出力する。この場合、元の稼働側は自
己異常の診断でスイッチ１３をＯＦＦする。
【０００９】ここで、上述したアナログ出力モジュール
の診断及び切替の全体動作を図３に示すフローチャート
により説明する。この実施形態制御装置では、本来の制
御演算を行い、その計算結果をアナログ信号に変換して
制御信号として外部に出力する処理を行うが、そのサイ
クルの中で、図３に示す診断、切替の処理を実行する。
一連の処理の中で、診断処理ルーチンに入ると、先ず、
自己に異常がないか否かの自己診断を行う（ステップＳ
Ｔ１）。自己診断の結果、異常がなければ（ステップＳ
Ｔ２）、自己が正常である旨をモジュール状態出力ポー
ト１５より、相手方に出力する（ステップＳＴ３）。そ
して、自己が待機側であるか否かを判別し（ステップＳ
Ｔ４）、稼働側の場合は、判定ＮＯでそのままリターン
する。すなわち、自己に異常がなく、かつ稼働側である
場合には、何も変化なし（稼働側のスイッチ１３ＯＮを
維持）で、そのまま通常の処理が継続される。
の診断及び切替の全体動作を図３に示すフローチャート
により説明する。この実施形態制御装置では、本来の制
御演算を行い、その計算結果をアナログ信号に変換して
制御信号として外部に出力する処理を行うが、そのサイ
クルの中で、図３に示す診断、切替の処理を実行する。
一連の処理の中で、診断処理ルーチンに入ると、先ず、
自己に異常がないか否かの自己診断を行う（ステップＳ
Ｔ１）。自己診断の結果、異常がなければ（ステップＳ
Ｔ２）、自己が正常である旨をモジュール状態出力ポー
ト１５より、相手方に出力する（ステップＳＴ３）。そ
して、自己が待機側であるか否かを判別し（ステップＳ
Ｔ４）、稼働側の場合は、判定ＮＯでそのままリターン
する。すなわち、自己に異常がなく、かつ稼働側である
場合には、何も変化なし（稼働側のスイッチ１３ＯＮを
維持）で、そのまま通常の処理が継続される。
【００１０】ステップＳＴ２において、自己診断結果が
異常の場合は、モジュール出力ポート１５より相手方に
自己の異常を出力する（ステップＳＴ５）。そして、自
己が稼働側であるか否か判別し（ステップＳＴ６）、稼
働側である場合には、スイッチ３をＯＦＦして、出力Ｏ
ＦＦし（ステップＳＴ７）、リターンする。ステップＳ
Ｔ６において、自己が待機側の場合は、スイッチ１３が
すでにＯＦＦであり、さらにＯＦＦする必要がないか
ら、そのままリターンする。
異常の場合は、モジュール出力ポート１５より相手方に
自己の異常を出力する（ステップＳＴ５）。そして、自
己が稼働側であるか否か判別し（ステップＳＴ６）、稼
働側である場合には、スイッチ３をＯＦＦして、出力Ｏ
ＦＦし（ステップＳＴ７）、リターンする。ステップＳ
Ｔ６において、自己が待機側の場合は、スイッチ１３が
すでにＯＦＦであり、さらにＯＦＦする必要がないか
ら、そのままリターンする。
【００１１】ステップＳＴ３で自己の正常出力を出した
後、ステップＳＴ４の判別で自己が待機側の場合は、モ
ジュール状態入力ポート１６に入る。相手方の診断結果
を参照し、相手方に異常が生じているか否かを判別する
（ステップＳＴ８）。相手側、つまり稼働側に異常が生
じていない場合、待機側である自己は何もする必要がな
く、そのままリターンする。ステップＳＴ８で、相手方
の異常が判別されると、自己のスイッチ１３をＯＮし、
出力ＯＮとする（ステップＳＴ９）。これにより自己の
Ｄ／Ａコンバータ１２よりのアナログ信号がスイッチ１
３を経て、外部に出力される。この場合、相手方はステ
ップＳＴ７で出力ＯＦＦとなっているので、それまで待
機側であった方が稼働側に代わることになる。
後、ステップＳＴ４の判別で自己が待機側の場合は、モ
ジュール状態入力ポート１６に入る。相手方の診断結果
を参照し、相手方に異常が生じているか否かを判別する
（ステップＳＴ８）。相手側、つまり稼働側に異常が生
じていない場合、待機側である自己は何もする必要がな
く、そのままリターンする。ステップＳＴ８で、相手方
の異常が判別されると、自己のスイッチ１３をＯＮし、
出力ＯＮとする（ステップＳＴ９）。これにより自己の
Ｄ／Ａコンバータ１２よりのアナログ信号がスイッチ１
３を経て、外部に出力される。この場合、相手方はステ
ップＳＴ７で出力ＯＦＦとなっているので、それまで待
機側であった方が稼働側に代わることになる。
【００１２】なお、他の実施形態として、図４に示すよ
うに、図２に示した回路のスイッチ１３の入力側ａと出
力側ｂを信号比較回路１７に入力する構成を持ち、自己
が待機側モジュールとなっている時、自己のモジュール
の出力信号ａと、稼働側のモジュールの出力信号ｂを信
号比較回路１７で比較する。この照合チェックにより、
この一致／不一致の状態をＣＰＵ１１より制御演算部２
もしくは外部装置へ通知する。照合不一致の状態で稼働
／待機の状態が入れ替わると、プラントへの出力が突変
し、プラントに擾乱を与えるおそれがある。それゆえ照
合不一致の場合は、稼働／待機の切替ができないように
ロックし、擾乱の発生を未然に防止する。
うに、図２に示した回路のスイッチ１３の入力側ａと出
力側ｂを信号比較回路１７に入力する構成を持ち、自己
が待機側モジュールとなっている時、自己のモジュール
の出力信号ａと、稼働側のモジュールの出力信号ｂを信
号比較回路１７で比較する。この照合チェックにより、
この一致／不一致の状態をＣＰＵ１１より制御演算部２
もしくは外部装置へ通知する。照合不一致の状態で稼働
／待機の状態が入れ替わると、プラントへの出力が突変
し、プラントに擾乱を与えるおそれがある。それゆえ照
合不一致の場合は、稼働／待機の切替ができないように
ロックし、擾乱の発生を未然に防止する。
【００１３】また、他の実施形態として、図５に示すよ
うに、自己のモジュールの出力信号ａ、相手方のモジュ
ールの出力信号ｂをそれぞれＡ／Ｄコンバータ１８、１
９でＡ／Ｄ変換して、ＣＰＵ１１へ取り込めばアナログ
出力モジュール１A 、１B のどちらかの出力信号が異常
か特定でき、異常信号を出力している方を切り離すこと
が可能となる。
うに、自己のモジュールの出力信号ａ、相手方のモジュ
ールの出力信号ｂをそれぞれＡ／Ｄコンバータ１８、１
９でＡ／Ｄ変換して、ＣＰＵ１１へ取り込めばアナログ
出力モジュール１A 、１B のどちらかの出力信号が異常
か特定でき、異常信号を出力している方を切り離すこと
が可能となる。
【００１４】
【発明の効果】この発明によれば、並設した信号出力回
路のそれぞれに自己診断機能を持ち、その診断結果を相
手方に出力し、出力切替手段により稼働側のみ出力し、
待機側は相手方が異常を出力したときに、自己の出力切
替手段により出力ＯＮとするものであるから、切替用の
モジュールを必要とせず、簡単でローコストで二重化さ
れた安定なプラントの制御を行うことができる。
路のそれぞれに自己診断機能を持ち、その診断結果を相
手方に出力し、出力切替手段により稼働側のみ出力し、
待機側は相手方が異常を出力したときに、自己の出力切
替手段により出力ＯＮとするものであるから、切替用の
モジュールを必要とせず、簡単でローコストで二重化さ
れた安定なプラントの制御を行うことができる。
【図１】この発明の一実施形態制御装置の概略構成を示
すブロック図である。
すブロック図である。
【図２】同実施形態制御装置のアナログ出力モジュール
の回路構成を示すブロック図である。
の回路構成を示すブロック図である。
【図３】同実施形態制御装置の診断切替の動作を説明す
るためのフロー図である。
るためのフロー図である。
【図４】この発明の他の実施形態制御装置のアナログ出
力モジュールの回路構成を示すブロック図である。
力モジュールの回路構成を示すブロック図である。
【図５】この発明のさらに他の実施形態制御装置のアナ
ログ出力モジュールの回路構成を示すブロック図であ
る。
ログ出力モジュールの回路構成を示すブロック図であ
る。
１A 、１B アナログ出力モジュール １１ ＣＰＵ １２ Ｄ／Ａコンバータ １３ スイッチ １４ 自己診断回路 １５ モジュール状態出力端子 １６ モジュール状態入力端子
Claims (1)
- 【請求項１】制御演算部で演算されたディジタルデータ
を外部へアナログ信号として出力する二重化用の２つの
出力回路を備える信号出力装置であって、 各出力回路に自己の異常を診断する診断手段と、自己の
正常／異常の診断結果を他方に出力する手段と、アナロ
グ信号を外部へ出力するか否か切替える出力切替手段と
を備え、一方の出力回路を稼働側、他方の出力回路を待
機側とし、待機側で稼働側からの異常信号を受けると、
待機側は前記出力切替手段を出力ＯＮとし、異常の稼働
側は出力切替手段を出力ＯＦＦとするようにしたことを
特徴とする信号出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9993597A JPH10289004A (ja) | 1997-04-17 | 1997-04-17 | 信号出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9993597A JPH10289004A (ja) | 1997-04-17 | 1997-04-17 | 信号出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10289004A true JPH10289004A (ja) | 1998-10-27 |
Family
ID=14260589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9993597A Pending JPH10289004A (ja) | 1997-04-17 | 1997-04-17 | 信号出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10289004A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019061661A (ja) * | 2017-09-22 | 2019-04-18 | 横河電機株式会社 | オープンプロセス自動化システムにおいて使用される分散制御ノードに基づいたプロセス信頼性向上方法 |
-
1997
- 1997-04-17 JP JP9993597A patent/JPH10289004A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019061661A (ja) * | 2017-09-22 | 2019-04-18 | 横河電機株式会社 | オープンプロセス自動化システムにおいて使用される分散制御ノードに基づいたプロセス信頼性向上方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001060160A (ja) | 制御装置のｃｐｕ二重化システム | |
| JP4731364B2 (ja) | 多重化制御システム及びその多重化方法 | |
| US7260325B2 (en) | Network component for an optical network comprising an emergency operation function, especially for an optical network in ring topology | |
| JP4193140B2 (ja) | 二重化情報処理システム | |
| JPH10289004A (ja) | 信号出力装置 | |
| JPH06149718A (ja) | 入出力装置の切り替え方式 | |
| JP3868700B2 (ja) | 保護継電器 | |
| KR100278703B1 (ko) | 교환기에서 디바이스 액세스 버스 이중화 제어회로 | |
| JPH0652130A (ja) | マルチプロセッサシステム | |
| JPH05160759A (ja) | 切替制御方式 | |
| JP2970164B2 (ja) | 切替回路 | |
| JPH0380303A (ja) | 二重化装置 | |
| JP4788469B2 (ja) | Ｃｐｕ二重化システム | |
| JP2819516B2 (ja) | 冗長化制御装置 | |
| KR0161163B1 (ko) | 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조 | |
| KR0161133B1 (ko) | 이중화제어회로 | |
| JPH0329033A (ja) | フォールトトレラントプロセッサ | |
| JPH0675653A (ja) | 計算機冗長制御方式 | |
| KR100247008B1 (ko) | 이중화 모듈간 스위칭제어회로 | |
| JP2768449B2 (ja) | 光パラレルデータ転送方式 | |
| JPH02178702A (ja) | プロセス制御の二重化装置 | |
| JPS62217347A (ja) | バス診断装置 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPH04350730A (ja) | 二重化回路 | |
| JPH10260719A (ja) | プロセス制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060711 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060911 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |