JP3868700B2 - 保護継電器 - Google Patents

保護継電器 Download PDF

Info

Publication number
JP3868700B2
JP3868700B2 JP2000075617A JP2000075617A JP3868700B2 JP 3868700 B2 JP3868700 B2 JP 3868700B2 JP 2000075617 A JP2000075617 A JP 2000075617A JP 2000075617 A JP2000075617 A JP 2000075617A JP 3868700 B2 JP3868700 B2 JP 3868700B2
Authority
JP
Japan
Prior art keywords
arithmetic processing
circuit
processing circuit
protective relay
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000075617A
Other languages
English (en)
Other versions
JP2001268774A (ja
Inventor
年男 田中
拓也 小堤
貢 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000075617A priority Critical patent/JP3868700B2/ja
Publication of JP2001268774A publication Critical patent/JP2001268774A/ja
Application granted granted Critical
Publication of JP3868700B2 publication Critical patent/JP3868700B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電力系統の電気量に基づいて電力系統の事故を検出する保護継電器に係わり、特に、信頼度を向上させるために二重化構成とした保護継電器に関する。
【0002】
【従来の技術】
一般に、保護継電器は電力系統の電気量を検出し、その電気量の特性に基づき電力系統の事故を検出し、その事故区間を電力系統から切り離すように遮断器に操作指令を出力するものである。電力系統の電気量としては、電圧、電流の大きさや位相が用いられ、これらを組み合わせて事故の判定が行われる。
【0003】
近年においては、マイクロコンピュータを用いたいわゆるデジタル型の保護継電器が使用されている。このデジタル型の保護継電器では、電力系統からの電気量を入力アナログ回路を介して入力し、A/D変換した後にロジック信号として演算処理回路に取り込み、演算処理回路にて所定のリレー判定演算処理を行い、その結果をリレー出力回路に出力するようにしている。このようなデジタル型の保護継電器では、信頼度を向上させるために、入力アナログ回路からリレー出力回路までを二重化構成としたものがある。
【0004】
二重化構成の保護継電器では、二重化された系列毎に別々に機能するように構成されてており、それぞれの演算処理回路のリレー判定演算処理結果については、出力リレー接点をAND構成にして保護継電器の出力として外部に出力するようにしている。
【0005】
このことから、例えば、リレー判定演算を行う場合の動作値などの設定値を設定するための設定スイッチは、二重化された各々の演算処理回路毎に設けて、それぞれの設定スイッチから別々に設定値を設定するようにしている。また、外部との信号送受信機能についても、それぞれの演算処理回路毎に伝送アドレスを変えることで、それぞれ個々の要素と信号送受信を実施している。
【0006】
自己診断機能についても、それぞれの演算処理回路により自己要素側で自己診断を行っており、異常が認識された場合には、自己要素のリレー演算処理を停止させたり、警報出力として外部に出力させたりしている。
【0007】
【発明が解決しようとする課題】
ところが、このような従来の保護継電器では、二重化された各々の系列毎に別々に機能するように構成されているので、二重化構成のそれぞれの演算処理回路の機能が完全に共通化されていない。例えば、動作値などの設定値を設定する場合には、同じ設定値をそれぞれ別の設定スイッチから二重化構成の演算処理回路に対し入力する必要があり、作業が煩雑となるだけでなく、誤って不一致の設定値が設定されることがある。
【0008】
また、外部との送受信を実施する際に、二重化回路のそれぞれの要素単位に個別に送受信する必要があるため、伝送ワードに個別のアドレスワードを付加する必要があり、また1台の保護継電器との送受信を実施する際に、2回の送受信を必要としている。
【0009】
二重化回路のそれぞれの要素の自己診断機能により、異常を認識して自己要素のリレー演算処理を停止させるようにしているが、この自己診断機能では、すべての回路異常をカバーすることができず、特に誤不動作に至る異常を発見することが困難である。
【0010】
さらに、二重化回路のそれぞれの要素の出力リレー接点をAND条件で出力させるようにしているので、保護継電器の試験を実施する場合には、AND条件のトリップ出力以外に、それぞれの出力リレー接点をモニター可能とする試験専用の端子を設ける必要があった。
【0011】
本発明の目的は、二重化構成のそれぞれの演算処理回路の機能を共通化できる保護継電器を得ることである。
【0012】
【課題を解決させるための手段】
請求項1の発明に係わる保護継電器は、電力系統の電気量を入力変成器を介して入力し所定レベルのアナログ信号に変換するアナログ変換回路と、前記アナログ変換器からのアナログ信号をデジタル信号に変換するA/D変換回路と、そのディジタル信号に基づいて所定のリレー判定演算を行いその判定結果をリレー出力回路を介して外部に接点出力する演算処理回路とを二重化し、二重化された演算処理回路の出力をAND条件で出力するようにした保護継電器において、前記リレー判定演算の動作条件を定める設定値を外部より設定する設定スイッチと、二重化された前記演算処理回路が前記設定スイッチに設定された設定値を取り込むタイミング信号を前記演算処理回路を識別して出力する同期信号発生回路とを備えたことを特徴とする。
【0013】
請求項1の発明に係わる保護継電器では、二重化された各々の演算処理回路は、同期信号発生回路からの自己を示すタイミング信号で設定スイッチに設定された設定値を読み込む。これにより、共通の設定スイッチで設定された動作条件の設定値を時分割して各々の演算処理回路に取り込むことを可能としている。
【0014】
請求項2の発明に係わる保護継電器は、請求項1の発明において、前記設定スイッチに設定された設定値の読み込みを許可する設定完了スイッチを設けたことを特徴とする。
【0015】
請求項2の発明に係わる保護継電器では、請求項1の発明の作用に加え、各々の演算処理回路は、設定スイッチの設定値に変化が発生しただけでは設定スイッチの内容を更新せず、設定完了スイッチがON状態でかつ同期信号発生回路から自己を示すタイミング信号が発生された時点で、設定スイッチに設定された設定値を読み込み更新する。
【0016】
請求項3の発明に係わる保護継電器は、請求項1または2の発明において、前記同期信号発生回路に代えて、二重化された前記演算処理回路のうちの一方の演算処理回路より、前記演算処理回路を識別した前記タイミング信号を出力させることを特徴とする。
【0017】
請求項3の発明に係わる保護継電器では、請求項1または2の発明において、二重化された前記演算処理回路のうちの一方の演算処理回路より出力された自己を示すタイミング信号のときに、設定スイッチに設定された設定値を読み込む。
【0018】
請求項4の発明に係わる保護継電器は、請求項1ないし3のいずれか1項の発明において、外部からの受信信号は二重化された前記演算処理回路の双方に出力し、外部への送信信号は一方の演算処理回路からのみ送信する外部送受信インターフェース回路を備えたことを特徴とする。
【0019】
請求項4の発明に係わる保護継電器では、請求項1ないし3のいずれか1項の発明の作用に加え、外部からの受信信号は外部送受信インターフェース回路を介して双方の演算処理回路で受信し、外部への送信信号は一方の演算処理回路からのみ送信する。
【0020】
請求項5の発明に係わる保護継電器は、請求項1ないし3のいずれか1項の発明において、二重化された前記演算処理回路間で互いにリレー判定演算結果および動作条件の設定値を送受信する内部送受信インターフェース回路を設け、各々の演算処理回路は不一致などの異常が発生しているか否かを相互監視することを特徴とする。
【0021】
請求項5の発明に係わる保護継電器では、請求項1ないし3のいずれか1項の発明の作用に加え、二重化された演算処理回路間で互いにリレー判定演算結果および動作条件の設定値を内部送受信インターフェース回路を介して送受信し、各々の演算処理回路で自己のデータとの照合を行い、不一致などの異常が発生しているか否かを相互監視する。
【0022】
請求項6の発明に係わる保護継電器は、請求項5の発明において、各々の前記演算処理回路は、前記相互監視結果にて異常を検出したときは、外部に警報を出力することを特徴とする。
【0023】
請求項6の発明に係わる保護継電器では、請求項5の発明の作用に加え、相互監視結果にて異常を検出したときは、外部に警報を出力する。
【0024】
請求項7の発明に係わる保護継電器は、請求項5または6の発明において、二重化された他方の系統の試験時に、自己の系統の演算処理回路を強制的に動作状態にする強制制御スイッチを設けたことを特徴とする。
【0025】
請求項7の発明に係わる保護継電器では、請求項5または6の発明の作用に加え、二重化された他方の系統の試験時に、強制制御スイッチにより自己の系統を強制的に動作状態として、相互監視データに強制制御スイッチによる強制動作中であることを表すデータを付加させ、他方の系統を試験する場合でも相互監視にて異常とさせない。
【0026】
請求項8の発明に係わる保護継電器は、請求項7の発明において、前記強制制御スイッチに代えて、二重化された一方の系統の試験時に、他方の系統の演算処理回路を強制的に動作状態にする強制動作指令を受信する外部送受信インターフェース回路を備えたことを特徴とする。
【0027】
請求項8の発明に係わる保護継電器では、請求項7の発明において、外部からの受信データにそれぞれの演算処理回路に対して強制動作指令を割り当てて、この強制動作指令により自己の系統を動作状態として他方の系統を試験する。その場合、相互監視データに強制動作指令による強制動作中であることを表すデータを付加させ、相互監視にて異常とさせない。
【0028】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。図1は本発明の第1の実施の形態に係わる保護継電器の構成図である。
【0029】
電力系統からの電気量である電流および電圧は、入力変成器1により絶縁して入力され、入力変成器1の2次側の信号は二重化された入力アナログ回路2aおよび入力アナログ回路2bに入力され所定のアナログ信号に変換される。
【0030】
入力アナログ回路2a、2bより出力されるアナログ信号は、二重化されたそれぞれのA/D変換回路3aおよびA/D変換回路3bに入力され、所定のディジタル信号に変換され、このディジタル信号は二重化されたそれぞれの演算処理回路4aおよび演算処理回路4bに取り込まれて、所定のリレー判定演算が行われる。
【0031】
そして、各々の演算処理回路4a、4bの演算結果は、二重化されたリレー出力回路5aおよびリレー出力回路5bに出力され、その接点出力は、AND回路を構成する接点出力回路6の出力接点6−1および出力接点6−2に出力される。すなわち、出力接点6−1、6−2は直列に接続されAND条件を形成している。また、電源回路7は、電源入力より保護継電器内部の電源電圧として安定化された電圧を各回路に供給する。
【0032】
一方、設定スイッチ8は、それぞれの演算処理回路4a、4bに共通に設けられ、保護継電器としての動作条件を定める設定値を外部より設定するものであり、この設定スイッチ8により設定された動作条件により演算処理回路4a、4bは、リレー判定演算を行うことになる。
【0033】
また、同期信号回路9は、設定スイッチ8に設定された設定値を取り込むタイミング信号をそれぞれの演算処理回路4a、4bを識別して出力するものであり、例えば、所定周期で「1」、「0」のロジック信号を出力する。
【0034】
この同期信号回路9から出力されるロジック信号が、「1」の場合に演算処理回路4aが設定スイッチ8の状態を取り込むタイミングとし、「0」の場合に演算処理回路4bが設定スイッチ8の状態を取り込むタイミングとすることで、所定周期で演算処理回路4a、4bが交互に設定スイッチ8の状態を取り込むことが可能となる。
【0035】
つまり、同じ設定値をそれぞれのタイミングで設定スイッチ8から二重化構成の演算処理回路に対し入力できるので、誤って異なる設定値が設定されることがなくなる。
【0036】
この第1の実施の形態によれば、読み込みタイミングの信号の衝突なしに設定スイッチ8の状態を演算処理回路4a、4bが交互に取り込むことが可能であるので、設定スイッチ8を演算処理回路4a、4bごとに個々に設ける必要がない。また、同期信号回路9からのタイミング信号を演算処理回路4aへはそのまま入力し、演算処理回路4bへはロジック反転して入力すれば、演算処理回路4aと演算処理回路4bのソフト処理を共通とすることができる。
【0037】
次に、本発明の第2の実施の形態を説明する。図2は本発明の第2の実施の形態に係わる保護継電器の構成図である。この第2の実施の形態は、図1に示した第1の実施の形態に対し、設定スイッチ8に設定された設定値の読み込みを許可する設定完了スイッチ10を追加して設け、各々の演算処理回路4a、4bは、設定スイッチ8の設定値に変化が発生しただけでは設定スイッチの内容を更新せず、設定完了スイッチ10がON状態でかつ同期信号発生回路9から自己を示すタイミング信号が発生された時点で、設定スイッチ8に設定された設定値を読み込み更新するようにしたものである。
【0038】
その他の構成は、図1に示した第1の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【0039】
図2において、設定完了スイッチ10は、演算処理回路4aおよび演算処理回路4bが取り込んでいる最新の設定スイッチ8の設定状態を、演算処理回路4aと演算処理回路4bに更新を許可するON/OFFスイッチであり、設定完了スイッチ10がOFF状態の場合には、設定スイッチ8に変化があっても演算処理回路4aおよび演算処理回路4bは設定スイッチ8の変化後の設定値を取り込み更新しない。一方、設定完了スイッチ10がON状態の場合にのみ、設定スイッチ8の設定値を取り込み更新する。
【0040】
この第2の実施の形態によれば、信号の衝突なしに設定スイッチ8の状態を演算処理回路4aおよび演算処理回路4bが交互に取り込むことが可能であり、設定スイッチを演算処理回路4a、4bごとに個々に設ける必要がない。また、同期信号回路9からのタイミング信号を演算処理回路4aへはそのまま入力し、演算処理回路4bへはロジック反転して入力するので、演算処理回路4aと演算処理回路4bのソフト処理を共通とすることができる。
【0041】
また、設定値を変更する場合に、設定スイッチ8と設定完了スイッチ10の二挙動構成により更新可能とすることで、誤整定を防止することができ、万一設定スイッチ8の不良があっても誤設定を防止できる。
【0042】
次に、本発明の第3の実施の形態を説明する。図3は本発明の第3の実施の形態に係わる保護継電器の構成図である。この第3の実施の形態は、図1に示した第1の実施の形態に対し、同期信号発生回路9に代えて、二重化された演算処理回路4a、4bのうちの一方の演算処理回路4a(4b)より、演算処理回路4a、4bを識別したタイミング信号「1」、「0」を出力させるようにしたものである。これにより、一方の演算処理回路4a(4b)より出力された自己を示すタイミング信号「1」、(「0」)のときに、設定スイッチ8に設定された設定値を読み込む。
【0043】
その他の構成は、図1に示した第1の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【0044】
図3において、演算処理回路4aから、設定スイッチ8の取り込みタイミングを演算処理回路4bに指示するために「1」、「0」のロジック信号を出力する。ここで、このロジック信号が、「1」の場合に演算処理回路4aが設定スイッチ8の状態を取り込むタイミングとし、「0」の場合に演算処理回路4bが設定スイッチ8の状態を取り込むタイミングとすることで、所定周期で演算処理回路4aと演算処理回路4bとが交互に設定スイッチ8の状態を取り込むことが可能となる。
【0045】
この第3の実施の形態によれば、信号の衝突なしに設定スイッチ8の状態を演算処理回路4aおよび演算処理回路4bが交互に取り込むことが可能となる。また、同じ設定値をそれぞれのタイミングで設定スイッチ8から二重化構成の演算処理回路4a、4bに対し入力できるので、誤って異なる設定値が設定されることがなくなる。
【0046】
次に、本発明の第4の実施の形態を説明する。図4は本発明の第4の実施の形態に係わる保護継電器の構成図である。この第4の実施の形態は、図3に示した第3の実施の形態に対し、外部からの受信信号は二重化された演算処理回路4a、4bの双方に出力し、外部への送信信号は一方の演算処理回路4a(4b)からのみ送信する外部送受信インターフェース回路11を追加して設けたものである。その他の構成は、図3に示した第3の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【0047】
図4において、外部送受信インターフェース回路11は、外部より各種設定および状態監視などの要求信号を受信するためのインターフェース回路であり、外部からの受信信号は演算処理回路4aおよび演算処理回路4bに受信され、外部への送信信号は演算処理回路4aからのみとしている。
【0048】
例えば、外部より試験設定などの制御指令が送られた場合には、外部送受信インターフェース回路11により、演算処理回路4aおよび演算処理回路4bに同時に受信される。これにより、同時に試験設定を実施する。一方、この返送については、演算処理回路4aから実施され、試験設定を実施したことを代表として返送する。
【0049】
この第4の実施の形態によれば、外部との送受信データに演算処理回路4aと演算処理回路4bとのそれぞれのアドレスを割り振る必要がなく、アドレスワードを付加する必要がない。また、演算処理回路4aと演算処理回路4bとに対して、個別にデータ送受信する必要がないので、1回の送受信で必要な設定や監視が可能となる。
【0050】
次に、本発明の第5の実施の形態を説明する。図5は本発明の第5の実施の形態に係わる保護継電器の構成図である。この第5の実施の形態は、図3に示した第3の実施の形態に対し、二重化された前記演算処理回路間で互いにリレー判定演算結果および動作条件の設定値を送受信する内部送受信インターフェース回路14を設け、各々の演算処理回路4a、4bは不一致などの異常が発生しているか否かを相互監視するようにしたものである。
【0051】
すなわち、二重化された演算処理回路4a、4b間で互いにリレー判定演算結果および動作条件の設定値を、内部送受信インターフェース回路14を介して送受信し、各々の演算処理回路4a、4bで自己のデータとの照合を行い、不一致のときは異常と判定する。その他の構成は、図3に示した第3の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【0052】
図5において、内部送受信インターフェース回路14は、演算処理回路4aと演算処理回路4bとの間の相互監視を可能とするインターフェース回路であり、例えば、演算処理回路4aおよび演算処理回路4bで認識しているリレー動作判定状態、各種設定状態を相互に送受信させて、認識状態に不一致が発生していないかどうかを監視する。これにより、何らかの異常により誤動作や誤不動作が発生しないかどうかを常時監視することができる。
【0053】
また、演算処理回路4aおよび演算処理回路4bの自己監視処理により異常を認識した場合には演算処理を停止させる。この場合、内部送受信インターフェース回路14を介して送受信される相互監視信号が途絶えるため、正常に動作している演算処理回路4a(4b)側で他方の演算処理回路4b(4a)が停止していることを認識することが可能となる。
【0054】
次に、本発明の第6の実施の形態を説明する。図6は本発明の第6の実施の形態に係わる保護継電器の構成図である。この第6の実施の形態は、図5に示した第5の実施の形態に対し、各々の演算処理回路4a、4bは、相互監視結果にて異常を検出したときは、警報出力回路12を介して外部に警報を出力するようにしたものである。その他の構成は、図5に示した第5の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【0055】
図6において、警報出力回路12の警報接点12−1と警報接点12−2は、相互監視にて異常を認識した場合に、外部に異常を知らせるための警報を出力するものであり、それぞれの接点を並列に接続することで、いずれか一方の警報接点がメイクすれば外部に警報を出力することが可能となる。この警報接点12−1と警報接点12−2は、正常状態時には励磁状態となることで接点が外れるb接点で構成され、万一、電源回路7に異常が発生し内部電源電圧が低下した場合でも警報の出力が可能となる。
【0056】
次に、本発明の第7の実施の形態を説明する。図7は本発明の第7の実施の形態に係わる保護継電器の構成図である。この第7の実施の形態は、図5に示した第5の実施の形態に対し、二重化された他方の系統の試験時に、自己の系統の演算処理回路4a、4bを強制的に動作状態にする強制制御スイッチ13a、13bを追加して設けたものである。
【0057】
これにより、二重化された他方の系統の試験時に、強制制御スイッチ13a、13bにより自己の系統を強制的に動作状態とし、接点出力回路6のAND条件の一方の条件を成立させる。つまり、試験中でない方の系統を強制的に動作状態とする。この場合、相互監視データに強制制御スイッチ13a、13bによる強制動作中であることを表すデータを付加させる。これにより、他方の系統を試験する場合でも相互監視にて異常とさせないようにしている。その他の構成は、図5に示した第5の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【0058】
強制制御スイッチ13aと強制制御スイッチ13bは、それぞれ演算処理回路4aと演算処理回路4bとに対して、強制動作指令を与えるスイッチであり、例えば、二重化構成のa系統側のリレー要素の試験を実施する場合には、試験対象ではない方のb系統側の強制制御スイッチ13bをオンさせる。これにより、演算処理回路4bに強制動作指令を与え、接点出力回路6の出力接点6−2を強制的にメイク状態とする。
【0059】
この状態でa系統側のリレー要素の試験を実施する。従って、a系統側のリレー要素の動作/不動作の判定が接点出力回路6で判断可能となる。
【0060】
ここで、内部送受信インターフェース回路14を介して実施される相互監視は、演算処理回路4aからの送信信号に強制制御中である旨のデータを付加することで、リレー判定状態に不一致が発生していても、異常でないことを認識させ、誤って相互監視異常とすることなく試験を可能とできる。
【0061】
次に、本発明の第8の実施の形態を説明する。図8は本発明の第8の実施の形態に係わる保護継電器の構成図である。この第8の実施の形態は、図7に示した第7の実施の形態に対し、強制制御スイッチ13a、13bに代えて、二重化された一方の系統の試験時に、他方の系統の演算処理回路4a、4bを強制的に動作状態にする強制動作指令を受信する外部送受信インターフェース回路11を設けたものである。
【0062】
これにより、外部からの受信データに、それぞれの演算処理回路4a、4bに対して強制動作指令を割り当てて、この強制動作指令により自己の系統を動作状態として他方の系統を試験する。その場合、相互監視データに強制動作指令による強制動作中であることを表すデータを付加させ、相互監視にて異常とさせないようにしている。その他の構成は、図7に示した第7の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【0063】
外部送受信インターフェース回路11により、外部からそれぞれ演算処理回路4aと演算処理回路4bとに対して、強制動作指令を与えることが可能であり、例えば、二重化構成のa系統側のリレー要素の試験を実施する場合には、試験対象ではない方の演算処理回路4bに強制動作指令を与え、接点出力回路6の出力接点6−2を強制的にメイク状態とする。この状態で、a系統側のリレー要素の試験を実施することができ、動作/不動作の判定を接点出力回路6で判断可能となる。
【0064】
ここで、内部送受信インターフェース回路14を介して実施される相互監視は、演算処理回路4aからの送信信号に強制制御中である旨のデータを付加することで、リレー判定状態に不一致が発生していても、異常でないことを認識させ、誤って相互監視異常とすることなく試験を実施可能とできる。
【0065】
【発明の効果】
以上述べたように、本発明によれば、設定スイッチの設定値を二重化構成の各系統で共通で読み取り可能とするので、設定スイッチの数を削減でき不一致となる誤設定を防止できる。
【0066】
また、外部からのデータ受信は二重化回路のそれぞれの要素に同時に受信され、送信は片側要素のみ実施させるので、アドレスワードを付加することなく、1回の送受信で必要な設定や監視が可能となる。
【0067】
また、それぞれの要素で実施している自己監視以外に、各要素間でデータ送受信することで相互監視を実施させ、それぞれの要素が認識しているリレー判定結果や設定認識状態などを比較判定することで、誤不動作も含めた異常を容易に検出することが可能となる。
【0068】
さらに、試験時には、二重化回路の相互監視による不一致で異常扱いされないように片側系統の強制動作を行うので、試験専用の端子を設けることなく、容易に試験ができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係わる保護継電器の構成図。
【図2】本発明の第2の実施の形態に係わる保護継電器の構成図。
【図3】本発明の第3の実施の形態に係わる保護継電器の構成図。
【図4】本発明の第4の実施の形態に係わる保護継電器の構成図。
【図5】本発明の第5の実施の形態に係わる保護継電器の構成図。
【図6】本発明の第6の実施の形態に係わる保護継電器の構成図。
【図7】本発明の第7の実施の形態に係わる保護継電器の構成図。
【図8】本発明の第8の実施の形態に係わる保護継電器の構成図。
【符号の説明】
1…入力変成器、2…入力アナログ回路、3…A/D変換回路、4…演算処理回路、5…リレー出力回路、6…接点出力回路、7…電源回路、8…設定スイッチ、9…同期信号回路、10…設定完了スイッチ、11…外部送受信インターフェース回路、12…警報出力回路、13…強制制御スイッチ、14…内部送受信インターフェース回路

Claims (8)

  1. 電力系統の電気量を入力変成器を介して入力し所定レベルのアナログ信号に変換するアナログ変換回路と、前記アナログ変換器からのアナログ信号をデジタル信号に変換するA/D変換回路と、そのディジタル信号に基づいて所定のリレー判定演算を行いその判定結果をリレー出力回路を介して外部に接点出力する演算処理回路とを二重化し、二重化された演算処理回路の出力をAND条件で出力するようにした保護継電器において、前記リレー判定演算の動作条件を定める設定値を外部より設定する設定スイッチと、二重化された前記演算処理回路が前記設定スイッチに設定された設定値を取り込むタイミング信号を前記演算処理回路を識別して出力する同期信号発生回路とを備えたことを特徴とする保護継電器。
  2. 前記設定スイッチに設定された設定値の読み込みを許可する設定完了スイッチを設けたことを特徴とする請求項1に記載の保護継電器。
  3. 前記同期信号発生回路に代えて、二重化された前記演算処理回路のうちの一方の演算処理回路より、前記演算処理回路を識別した前記タイミング信号を出力させることを特徴とする請求項1または2に記載の保護継電器。
  4. 外部からの受信信号は二重化された前記演算処理回路の双方に出力し、外部への送信信号は一方の演算処理回路からのみ送信する外部送受信インターフェース回路を備えたことを特徴とする請求項1ないし3のいずれか1項に記載の保護継電器。
  5. 二重化された前記演算処理回路間で互いにリレー判定演算結果および動作条件の設定値を送受信する内部送受信インターフェース回路を設け、各々の演算処理回路は不一致などの異常が発生しているか否かを相互監視することを特徴とする請求項1ないし3のいずれか1項に記載の保護継電器。
  6. 各々の前記演算処理回路は、前記相互監視結果にて異常を検出したときは、外部に警報を出力することを特徴とする請求項5に記載の保護継電器。
  7. 二重化された他方の系統の試験時に、自己の系統の演算処理回路を強制的に動作状態にする強制制御スイッチを設けたことを特徴とする請求項5または6に記載の保護継電器。
  8. 前記強制制御スイッチに代えて、二重化された一方の系統の試験時に、他方の系統の演算処理回路を強制的に動作状態にする強制動作指令を受信する外部送受信インターフェース回路を備えたことを特徴とする請求項7に記載の保護継電器。
JP2000075617A 2000-03-17 2000-03-17 保護継電器 Expired - Lifetime JP3868700B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000075617A JP3868700B2 (ja) 2000-03-17 2000-03-17 保護継電器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000075617A JP3868700B2 (ja) 2000-03-17 2000-03-17 保護継電器

Publications (2)

Publication Number Publication Date
JP2001268774A JP2001268774A (ja) 2001-09-28
JP3868700B2 true JP3868700B2 (ja) 2007-01-17

Family

ID=18593486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000075617A Expired - Lifetime JP3868700B2 (ja) 2000-03-17 2000-03-17 保護継電器

Country Status (1)

Country Link
JP (1) JP3868700B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4766006B2 (ja) * 2007-06-13 2011-09-07 株式会社明電舎 ディジタル保護継電装置のアナログ入力回路
JP5604262B2 (ja) * 2010-10-29 2014-10-08 株式会社日立製作所 保護継電装置
JP5665507B2 (ja) * 2010-11-30 2015-02-04 株式会社日立製作所 保護継電装置
JP5924014B2 (ja) * 2012-02-10 2016-05-25 日新電機株式会社 保護継電器

Also Published As

Publication number Publication date
JP2001268774A (ja) 2001-09-28

Similar Documents

Publication Publication Date Title
US6853292B1 (en) Security control system, method for the operation thereof
JP3978617B2 (ja) 安全ユニットの入力装置
US9367420B2 (en) Method and arrangement for monitoring at least one battery, battery having such an arrangement, and motor vehicle having a corresponding battery
US7709975B2 (en) Redundant power supply system
US4945540A (en) Gate circuit for bus signal lines
US20240160589A1 (en) I/o unit
JP3868700B2 (ja) 保護継電器
US8831912B2 (en) Checking of functions of a control system having components
KR101631631B1 (ko) 보호계전기의 고장진단 및 복구방법
US9209678B2 (en) Power converter system providing a load with electrical power
JP5910538B2 (ja) 電池監視装置
KR20120137855A (ko) 멀티 드롭 통신 회로의 데이터 라인 이상 감지회로
JP2003140704A (ja) プロセス制御装置
JP5982226B2 (ja) 二重化入力信号制御装置及び二重化出力信号制御装置の制御方法、その二重化入力信号制御装置、及びその二重化出力信号制御装置
US20240161713A1 (en) Systems and methods of fault detection for input/output modules of industrial systems
EP1290794B1 (en) Security system
JPS6410788B2 (ja)
JP2569892B2 (ja) 切替制御監視回路
JP3880941B2 (ja) ディジタル保護継電装置
CN116455082A (zh) 控制用于电力的自恢复的馈线单元
US6807514B2 (en) Apparatus for monitoring the proper operation of components of an electrical system carrying out the same or mutually corresponding actions
JPH0380303A (ja) 二重化装置
JPS5942706Y2 (ja) 回路要素の故障検出装置
CN117015749A (zh) I/o单元
JPS5872226A (ja) クロツク切替え回路

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050125

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061011

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3868700

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131020

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term