JP3868700B2 - 保護継電器 - Google Patents
保護継電器 Download PDFInfo
- Publication number
- JP3868700B2 JP3868700B2 JP2000075617A JP2000075617A JP3868700B2 JP 3868700 B2 JP3868700 B2 JP 3868700B2 JP 2000075617 A JP2000075617 A JP 2000075617A JP 2000075617 A JP2000075617 A JP 2000075617A JP 3868700 B2 JP3868700 B2 JP 3868700B2
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- circuit
- processing circuit
- protective relay
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電力系統の電気量に基づいて電力系統の事故を検出する保護継電器に係わり、特に、信頼度を向上させるために二重化構成とした保護継電器に関する。
【０００２】
【従来の技術】
一般に、保護継電器は電力系統の電気量を検出し、その電気量の特性に基づき電力系統の事故を検出し、その事故区間を電力系統から切り離すように遮断器に操作指令を出力するものである。電力系統の電気量としては、電圧、電流の大きさや位相が用いられ、これらを組み合わせて事故の判定が行われる。
【０００３】
近年においては、マイクロコンピュータを用いたいわゆるデジタル型の保護継電器が使用されている。このデジタル型の保護継電器では、電力系統からの電気量を入力アナログ回路を介して入力し、Ａ／Ｄ変換した後にロジック信号として演算処理回路に取り込み、演算処理回路にて所定のリレー判定演算処理を行い、その結果をリレー出力回路に出力するようにしている。このようなデジタル型の保護継電器では、信頼度を向上させるために、入力アナログ回路からリレー出力回路までを二重化構成としたものがある。
【０００４】
二重化構成の保護継電器では、二重化された系列毎に別々に機能するように構成されてており、それぞれの演算処理回路のリレー判定演算処理結果については、出力リレー接点をＡＮＤ構成にして保護継電器の出力として外部に出力するようにしている。
【０００５】
このことから、例えば、リレー判定演算を行う場合の動作値などの設定値を設定するための設定スイッチは、二重化された各々の演算処理回路毎に設けて、それぞれの設定スイッチから別々に設定値を設定するようにしている。また、外部との信号送受信機能についても、それぞれの演算処理回路毎に伝送アドレスを変えることで、それぞれ個々の要素と信号送受信を実施している。
【０００６】
自己診断機能についても、それぞれの演算処理回路により自己要素側で自己診断を行っており、異常が認識された場合には、自己要素のリレー演算処理を停止させたり、警報出力として外部に出力させたりしている。
【０００７】
【発明が解決しようとする課題】
ところが、このような従来の保護継電器では、二重化された各々の系列毎に別々に機能するように構成されているので、二重化構成のそれぞれの演算処理回路の機能が完全に共通化されていない。例えば、動作値などの設定値を設定する場合には、同じ設定値をそれぞれ別の設定スイッチから二重化構成の演算処理回路に対し入力する必要があり、作業が煩雑となるだけでなく、誤って不一致の設定値が設定されることがある。
【０００８】
また、外部との送受信を実施する際に、二重化回路のそれぞれの要素単位に個別に送受信する必要があるため、伝送ワードに個別のアドレスワードを付加する必要があり、また１台の保護継電器との送受信を実施する際に、２回の送受信を必要としている。
【０００９】
二重化回路のそれぞれの要素の自己診断機能により、異常を認識して自己要素のリレー演算処理を停止させるようにしているが、この自己診断機能では、すべての回路異常をカバーすることができず、特に誤不動作に至る異常を発見することが困難である。
【００１０】
さらに、二重化回路のそれぞれの要素の出力リレー接点をＡＮＤ条件で出力させるようにしているので、保護継電器の試験を実施する場合には、ＡＮＤ条件のトリップ出力以外に、それぞれの出力リレー接点をモニター可能とする試験専用の端子を設ける必要があった。
【００１１】
本発明の目的は、二重化構成のそれぞれの演算処理回路の機能を共通化できる保護継電器を得ることである。
【００１２】
【課題を解決させるための手段】
請求項１の発明に係わる保護継電器は、電力系統の電気量を入力変成器を介して入力し所定レベルのアナログ信号に変換するアナログ変換回路と、前記アナログ変換器からのアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路と、そのディジタル信号に基づいて所定のリレー判定演算を行いその判定結果をリレー出力回路を介して外部に接点出力する演算処理回路とを二重化し、二重化された演算処理回路の出力をＡＮＤ条件で出力するようにした保護継電器において、前記リレー判定演算の動作条件を定める設定値を外部より設定する設定スイッチと、二重化された前記演算処理回路が前記設定スイッチに設定された設定値を取り込むタイミング信号を前記演算処理回路を識別して出力する同期信号発生回路とを備えたことを特徴とする。
【００１３】
請求項１の発明に係わる保護継電器では、二重化された各々の演算処理回路は、同期信号発生回路からの自己を示すタイミング信号で設定スイッチに設定された設定値を読み込む。これにより、共通の設定スイッチで設定された動作条件の設定値を時分割して各々の演算処理回路に取り込むことを可能としている。
【００１４】
請求項２の発明に係わる保護継電器は、請求項１の発明において、前記設定スイッチに設定された設定値の読み込みを許可する設定完了スイッチを設けたことを特徴とする。
【００１５】
請求項２の発明に係わる保護継電器では、請求項１の発明の作用に加え、各々の演算処理回路は、設定スイッチの設定値に変化が発生しただけでは設定スイッチの内容を更新せず、設定完了スイッチがＯＮ状態でかつ同期信号発生回路から自己を示すタイミング信号が発生された時点で、設定スイッチに設定された設定値を読み込み更新する。
【００１６】
請求項３の発明に係わる保護継電器は、請求項１または２の発明において、前記同期信号発生回路に代えて、二重化された前記演算処理回路のうちの一方の演算処理回路より、前記演算処理回路を識別した前記タイミング信号を出力させることを特徴とする。
【００１７】
請求項３の発明に係わる保護継電器では、請求項１または２の発明において、二重化された前記演算処理回路のうちの一方の演算処理回路より出力された自己を示すタイミング信号のときに、設定スイッチに設定された設定値を読み込む。
【００１８】
請求項４の発明に係わる保護継電器は、請求項１ないし３のいずれか１項の発明において、外部からの受信信号は二重化された前記演算処理回路の双方に出力し、外部への送信信号は一方の演算処理回路からのみ送信する外部送受信インターフェース回路を備えたことを特徴とする。
【００１９】
請求項４の発明に係わる保護継電器では、請求項１ないし３のいずれか１項の発明の作用に加え、外部からの受信信号は外部送受信インターフェース回路を介して双方の演算処理回路で受信し、外部への送信信号は一方の演算処理回路からのみ送信する。
【００２０】
請求項５の発明に係わる保護継電器は、請求項１ないし３のいずれか１項の発明において、二重化された前記演算処理回路間で互いにリレー判定演算結果および動作条件の設定値を送受信する内部送受信インターフェース回路を設け、各々の演算処理回路は不一致などの異常が発生しているか否かを相互監視することを特徴とする。
【００２１】
請求項５の発明に係わる保護継電器では、請求項１ないし３のいずれか１項の発明の作用に加え、二重化された演算処理回路間で互いにリレー判定演算結果および動作条件の設定値を内部送受信インターフェース回路を介して送受信し、各々の演算処理回路で自己のデータとの照合を行い、不一致などの異常が発生しているか否かを相互監視する。
【００２２】
請求項６の発明に係わる保護継電器は、請求項５の発明において、各々の前記演算処理回路は、前記相互監視結果にて異常を検出したときは、外部に警報を出力することを特徴とする。
【００２３】
請求項６の発明に係わる保護継電器では、請求項５の発明の作用に加え、相互監視結果にて異常を検出したときは、外部に警報を出力する。
【００２４】
請求項７の発明に係わる保護継電器は、請求項５または６の発明において、二重化された他方の系統の試験時に、自己の系統の演算処理回路を強制的に動作状態にする強制制御スイッチを設けたことを特徴とする。
【００２５】
請求項７の発明に係わる保護継電器では、請求項５または６の発明の作用に加え、二重化された他方の系統の試験時に、強制制御スイッチにより自己の系統を強制的に動作状態として、相互監視データに強制制御スイッチによる強制動作中であることを表すデータを付加させ、他方の系統を試験する場合でも相互監視にて異常とさせない。
【００２６】
請求項８の発明に係わる保護継電器は、請求項７の発明において、前記強制制御スイッチに代えて、二重化された一方の系統の試験時に、他方の系統の演算処理回路を強制的に動作状態にする強制動作指令を受信する外部送受信インターフェース回路を備えたことを特徴とする。
【００２７】
請求項８の発明に係わる保護継電器では、請求項７の発明において、外部からの受信データにそれぞれの演算処理回路に対して強制動作指令を割り当てて、この強制動作指令により自己の系統を動作状態として他方の系統を試験する。その場合、相互監視データに強制動作指令による強制動作中であることを表すデータを付加させ、相互監視にて異常とさせない。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。図１は本発明の第１の実施の形態に係わる保護継電器の構成図である。
【００２９】
電力系統からの電気量である電流および電圧は、入力変成器１により絶縁して入力され、入力変成器１の２次側の信号は二重化された入力アナログ回路２ａおよび入力アナログ回路２ｂに入力され所定のアナログ信号に変換される。
【００３０】
入力アナログ回路２ａ、２ｂより出力されるアナログ信号は、二重化されたそれぞれのＡ／Ｄ変換回路３ａおよびＡ／Ｄ変換回路３ｂに入力され、所定のディジタル信号に変換され、このディジタル信号は二重化されたそれぞれの演算処理回路４ａおよび演算処理回路４ｂに取り込まれて、所定のリレー判定演算が行われる。
【００３１】
そして、各々の演算処理回路４ａ、４ｂの演算結果は、二重化されたリレー出力回路５ａおよびリレー出力回路５ｂに出力され、その接点出力は、ＡＮＤ回路を構成する接点出力回路６の出力接点６−１および出力接点６−２に出力される。すなわち、出力接点６−１、６−２は直列に接続されＡＮＤ条件を形成している。また、電源回路７は、電源入力より保護継電器内部の電源電圧として安定化された電圧を各回路に供給する。
【００３２】
一方、設定スイッチ８は、それぞれの演算処理回路４ａ、４ｂに共通に設けられ、保護継電器としての動作条件を定める設定値を外部より設定するものであり、この設定スイッチ８により設定された動作条件により演算処理回路４ａ、４ｂは、リレー判定演算を行うことになる。
【００３３】
また、同期信号回路９は、設定スイッチ８に設定された設定値を取り込むタイミング信号をそれぞれの演算処理回路４ａ、４ｂを識別して出力するものであり、例えば、所定周期で「１」、「０」のロジック信号を出力する。
【００３４】
この同期信号回路９から出力されるロジック信号が、「１」の場合に演算処理回路４ａが設定スイッチ８の状態を取り込むタイミングとし、「０」の場合に演算処理回路４ｂが設定スイッチ８の状態を取り込むタイミングとすることで、所定周期で演算処理回路４ａ、４ｂが交互に設定スイッチ８の状態を取り込むことが可能となる。
【００３５】
つまり、同じ設定値をそれぞれのタイミングで設定スイッチ８から二重化構成の演算処理回路に対し入力できるので、誤って異なる設定値が設定されることがなくなる。
【００３６】
この第１の実施の形態によれば、読み込みタイミングの信号の衝突なしに設定スイッチ８の状態を演算処理回路４ａ、４ｂが交互に取り込むことが可能であるので、設定スイッチ８を演算処理回路４ａ、４ｂごとに個々に設ける必要がない。また、同期信号回路９からのタイミング信号を演算処理回路４ａへはそのまま入力し、演算処理回路４ｂへはロジック反転して入力すれば、演算処理回路４ａと演算処理回路４ｂのソフト処理を共通とすることができる。
【００３７】
次に、本発明の第２の実施の形態を説明する。図２は本発明の第２の実施の形態に係わる保護継電器の構成図である。この第２の実施の形態は、図１に示した第１の実施の形態に対し、設定スイッチ８に設定された設定値の読み込みを許可する設定完了スイッチ１０を追加して設け、各々の演算処理回路４ａ、４ｂは、設定スイッチ８の設定値に変化が発生しただけでは設定スイッチの内容を更新せず、設定完了スイッチ１０がＯＮ状態でかつ同期信号発生回路９から自己を示すタイミング信号が発生された時点で、設定スイッチ８に設定された設定値を読み込み更新するようにしたものである。
【００３８】
その他の構成は、図１に示した第１の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【００３９】
図２において、設定完了スイッチ１０は、演算処理回路４ａおよび演算処理回路４ｂが取り込んでいる最新の設定スイッチ８の設定状態を、演算処理回路４ａと演算処理回路４ｂに更新を許可するＯＮ／ＯＦＦスイッチであり、設定完了スイッチ１０がＯＦＦ状態の場合には、設定スイッチ８に変化があっても演算処理回路４ａおよび演算処理回路４ｂは設定スイッチ８の変化後の設定値を取り込み更新しない。一方、設定完了スイッチ１０がＯＮ状態の場合にのみ、設定スイッチ８の設定値を取り込み更新する。
【００４０】
この第２の実施の形態によれば、信号の衝突なしに設定スイッチ８の状態を演算処理回路４ａおよび演算処理回路４ｂが交互に取り込むことが可能であり、設定スイッチを演算処理回路４ａ、４ｂごとに個々に設ける必要がない。また、同期信号回路９からのタイミング信号を演算処理回路４ａへはそのまま入力し、演算処理回路４ｂへはロジック反転して入力するので、演算処理回路４ａと演算処理回路４ｂのソフト処理を共通とすることができる。
【００４１】
また、設定値を変更する場合に、設定スイッチ８と設定完了スイッチ１０の二挙動構成により更新可能とすることで、誤整定を防止することができ、万一設定スイッチ８の不良があっても誤設定を防止できる。
【００４２】
次に、本発明の第３の実施の形態を説明する。図３は本発明の第３の実施の形態に係わる保護継電器の構成図である。この第３の実施の形態は、図１に示した第１の実施の形態に対し、同期信号発生回路９に代えて、二重化された演算処理回路４ａ、４ｂのうちの一方の演算処理回路４ａ（４ｂ）より、演算処理回路４ａ、４ｂを識別したタイミング信号「１」、「０」を出力させるようにしたものである。これにより、一方の演算処理回路４ａ（４ｂ）より出力された自己を示すタイミング信号「１」、（「０」）のときに、設定スイッチ８に設定された設定値を読み込む。
【００４３】
その他の構成は、図１に示した第１の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【００４４】
図３において、演算処理回路４ａから、設定スイッチ８の取り込みタイミングを演算処理回路４ｂに指示するために「１」、「０」のロジック信号を出力する。ここで、このロジック信号が、「１」の場合に演算処理回路４ａが設定スイッチ８の状態を取り込むタイミングとし、「０」の場合に演算処理回路４ｂが設定スイッチ８の状態を取り込むタイミングとすることで、所定周期で演算処理回路４ａと演算処理回路４ｂとが交互に設定スイッチ８の状態を取り込むことが可能となる。
【００４５】
この第３の実施の形態によれば、信号の衝突なしに設定スイッチ８の状態を演算処理回路４ａおよび演算処理回路４ｂが交互に取り込むことが可能となる。また、同じ設定値をそれぞれのタイミングで設定スイッチ８から二重化構成の演算処理回路４ａ、４ｂに対し入力できるので、誤って異なる設定値が設定されることがなくなる。
【００４６】
次に、本発明の第４の実施の形態を説明する。図４は本発明の第４の実施の形態に係わる保護継電器の構成図である。この第４の実施の形態は、図３に示した第３の実施の形態に対し、外部からの受信信号は二重化された演算処理回路４ａ、４ｂの双方に出力し、外部への送信信号は一方の演算処理回路４ａ（４ｂ）からのみ送信する外部送受信インターフェース回路１１を追加して設けたものである。その他の構成は、図３に示した第３の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【００４７】
図４において、外部送受信インターフェース回路１１は、外部より各種設定および状態監視などの要求信号を受信するためのインターフェース回路であり、外部からの受信信号は演算処理回路４ａおよび演算処理回路４ｂに受信され、外部への送信信号は演算処理回路４ａからのみとしている。
【００４８】
例えば、外部より試験設定などの制御指令が送られた場合には、外部送受信インターフェース回路１１により、演算処理回路４ａおよび演算処理回路４ｂに同時に受信される。これにより、同時に試験設定を実施する。一方、この返送については、演算処理回路４ａから実施され、試験設定を実施したことを代表として返送する。
【００４９】
この第４の実施の形態によれば、外部との送受信データに演算処理回路４ａと演算処理回路４ｂとのそれぞれのアドレスを割り振る必要がなく、アドレスワードを付加する必要がない。また、演算処理回路４ａと演算処理回路４ｂとに対して、個別にデータ送受信する必要がないので、１回の送受信で必要な設定や監視が可能となる。
【００５０】
次に、本発明の第５の実施の形態を説明する。図５は本発明の第５の実施の形態に係わる保護継電器の構成図である。この第５の実施の形態は、図３に示した第３の実施の形態に対し、二重化された前記演算処理回路間で互いにリレー判定演算結果および動作条件の設定値を送受信する内部送受信インターフェース回路１４を設け、各々の演算処理回路４ａ、４ｂは不一致などの異常が発生しているか否かを相互監視するようにしたものである。
【００５１】
すなわち、二重化された演算処理回路４ａ、４ｂ間で互いにリレー判定演算結果および動作条件の設定値を、内部送受信インターフェース回路１４を介して送受信し、各々の演算処理回路４ａ、４ｂで自己のデータとの照合を行い、不一致のときは異常と判定する。その他の構成は、図３に示した第３の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【００５２】
図５において、内部送受信インターフェース回路１４は、演算処理回路４ａと演算処理回路４ｂとの間の相互監視を可能とするインターフェース回路であり、例えば、演算処理回路４ａおよび演算処理回路４ｂで認識しているリレー動作判定状態、各種設定状態を相互に送受信させて、認識状態に不一致が発生していないかどうかを監視する。これにより、何らかの異常により誤動作や誤不動作が発生しないかどうかを常時監視することができる。
【００５３】
また、演算処理回路４ａおよび演算処理回路４ｂの自己監視処理により異常を認識した場合には演算処理を停止させる。この場合、内部送受信インターフェース回路１４を介して送受信される相互監視信号が途絶えるため、正常に動作している演算処理回路４ａ（４ｂ）側で他方の演算処理回路４ｂ（４ａ）が停止していることを認識することが可能となる。
【００５４】
次に、本発明の第６の実施の形態を説明する。図６は本発明の第６の実施の形態に係わる保護継電器の構成図である。この第６の実施の形態は、図５に示した第５の実施の形態に対し、各々の演算処理回路４ａ、４ｂは、相互監視結果にて異常を検出したときは、警報出力回路１２を介して外部に警報を出力するようにしたものである。その他の構成は、図５に示した第５の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【００５５】
図６において、警報出力回路１２の警報接点１２−１と警報接点１２−２は、相互監視にて異常を認識した場合に、外部に異常を知らせるための警報を出力するものであり、それぞれの接点を並列に接続することで、いずれか一方の警報接点がメイクすれば外部に警報を出力することが可能となる。この警報接点１２−１と警報接点１２−２は、正常状態時には励磁状態となることで接点が外れるｂ接点で構成され、万一、電源回路７に異常が発生し内部電源電圧が低下した場合でも警報の出力が可能となる。
【００５６】
次に、本発明の第７の実施の形態を説明する。図７は本発明の第７の実施の形態に係わる保護継電器の構成図である。この第７の実施の形態は、図５に示した第５の実施の形態に対し、二重化された他方の系統の試験時に、自己の系統の演算処理回路４ａ、４ｂを強制的に動作状態にする強制制御スイッチ１３ａ、１３ｂを追加して設けたものである。
【００５７】
これにより、二重化された他方の系統の試験時に、強制制御スイッチ１３ａ、１３ｂにより自己の系統を強制的に動作状態とし、接点出力回路６のＡＮＤ条件の一方の条件を成立させる。つまり、試験中でない方の系統を強制的に動作状態とする。この場合、相互監視データに強制制御スイッチ１３ａ、１３ｂによる強制動作中であることを表すデータを付加させる。これにより、他方の系統を試験する場合でも相互監視にて異常とさせないようにしている。その他の構成は、図５に示した第５の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【００５８】
強制制御スイッチ１３ａと強制制御スイッチ１３ｂは、それぞれ演算処理回路４ａと演算処理回路４ｂとに対して、強制動作指令を与えるスイッチであり、例えば、二重化構成のａ系統側のリレー要素の試験を実施する場合には、試験対象ではない方のｂ系統側の強制制御スイッチ１３ｂをオンさせる。これにより、演算処理回路４ｂに強制動作指令を与え、接点出力回路６の出力接点６−２を強制的にメイク状態とする。
【００５９】
この状態でａ系統側のリレー要素の試験を実施する。従って、ａ系統側のリレー要素の動作／不動作の判定が接点出力回路６で判断可能となる。
【００６０】
ここで、内部送受信インターフェース回路１４を介して実施される相互監視は、演算処理回路４ａからの送信信号に強制制御中である旨のデータを付加することで、リレー判定状態に不一致が発生していても、異常でないことを認識させ、誤って相互監視異常とすることなく試験を可能とできる。
【００６１】
次に、本発明の第８の実施の形態を説明する。図８は本発明の第８の実施の形態に係わる保護継電器の構成図である。この第８の実施の形態は、図７に示した第７の実施の形態に対し、強制制御スイッチ１３ａ、１３ｂに代えて、二重化された一方の系統の試験時に、他方の系統の演算処理回路４ａ、４ｂを強制的に動作状態にする強制動作指令を受信する外部送受信インターフェース回路１１を設けたものである。
【００６２】
これにより、外部からの受信データに、それぞれの演算処理回路４ａ、４ｂに対して強制動作指令を割り当てて、この強制動作指令により自己の系統を動作状態として他方の系統を試験する。その場合、相互監視データに強制動作指令による強制動作中であることを表すデータを付加させ、相互監視にて異常とさせないようにしている。その他の構成は、図７に示した第７の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【００６３】
外部送受信インターフェース回路１１により、外部からそれぞれ演算処理回路４ａと演算処理回路４ｂとに対して、強制動作指令を与えることが可能であり、例えば、二重化構成のａ系統側のリレー要素の試験を実施する場合には、試験対象ではない方の演算処理回路４ｂに強制動作指令を与え、接点出力回路６の出力接点６−２を強制的にメイク状態とする。この状態で、ａ系統側のリレー要素の試験を実施することができ、動作／不動作の判定を接点出力回路６で判断可能となる。
【００６４】
ここで、内部送受信インターフェース回路１４を介して実施される相互監視は、演算処理回路４ａからの送信信号に強制制御中である旨のデータを付加することで、リレー判定状態に不一致が発生していても、異常でないことを認識させ、誤って相互監視異常とすることなく試験を実施可能とできる。
【００６５】
【発明の効果】
以上述べたように、本発明によれば、設定スイッチの設定値を二重化構成の各系統で共通で読み取り可能とするので、設定スイッチの数を削減でき不一致となる誤設定を防止できる。
【００６６】
また、外部からのデータ受信は二重化回路のそれぞれの要素に同時に受信され、送信は片側要素のみ実施させるので、アドレスワードを付加することなく、１回の送受信で必要な設定や監視が可能となる。
【００６７】
また、それぞれの要素で実施している自己監視以外に、各要素間でデータ送受信することで相互監視を実施させ、それぞれの要素が認識しているリレー判定結果や設定認識状態などを比較判定することで、誤不動作も含めた異常を容易に検出することが可能となる。
【００６８】
さらに、試験時には、二重化回路の相互監視による不一致で異常扱いされないように片側系統の強制動作を行うので、試験専用の端子を設けることなく、容易に試験ができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わる保護継電器の構成図。
【図２】本発明の第２の実施の形態に係わる保護継電器の構成図。
【図３】本発明の第３の実施の形態に係わる保護継電器の構成図。
【図４】本発明の第４の実施の形態に係わる保護継電器の構成図。
【図５】本発明の第５の実施の形態に係わる保護継電器の構成図。
【図６】本発明の第６の実施の形態に係わる保護継電器の構成図。
【図７】本発明の第７の実施の形態に係わる保護継電器の構成図。
【図８】本発明の第８の実施の形態に係わる保護継電器の構成図。
【符号の説明】
１…入力変成器、２…入力アナログ回路、３…Ａ／Ｄ変換回路、４…演算処理回路、５…リレー出力回路、６…接点出力回路、７…電源回路、８…設定スイッチ、９…同期信号回路、１０…設定完了スイッチ、１１…外部送受信インターフェース回路、１２…警報出力回路、１３…強制制御スイッチ、１４…内部送受信インターフェース回路
【発明の属する技術分野】
本発明は、電力系統の電気量に基づいて電力系統の事故を検出する保護継電器に係わり、特に、信頼度を向上させるために二重化構成とした保護継電器に関する。
【０００２】
【従来の技術】
一般に、保護継電器は電力系統の電気量を検出し、その電気量の特性に基づき電力系統の事故を検出し、その事故区間を電力系統から切り離すように遮断器に操作指令を出力するものである。電力系統の電気量としては、電圧、電流の大きさや位相が用いられ、これらを組み合わせて事故の判定が行われる。
【０００３】
近年においては、マイクロコンピュータを用いたいわゆるデジタル型の保護継電器が使用されている。このデジタル型の保護継電器では、電力系統からの電気量を入力アナログ回路を介して入力し、Ａ／Ｄ変換した後にロジック信号として演算処理回路に取り込み、演算処理回路にて所定のリレー判定演算処理を行い、その結果をリレー出力回路に出力するようにしている。このようなデジタル型の保護継電器では、信頼度を向上させるために、入力アナログ回路からリレー出力回路までを二重化構成としたものがある。
【０００４】
二重化構成の保護継電器では、二重化された系列毎に別々に機能するように構成されてており、それぞれの演算処理回路のリレー判定演算処理結果については、出力リレー接点をＡＮＤ構成にして保護継電器の出力として外部に出力するようにしている。
【０００５】
このことから、例えば、リレー判定演算を行う場合の動作値などの設定値を設定するための設定スイッチは、二重化された各々の演算処理回路毎に設けて、それぞれの設定スイッチから別々に設定値を設定するようにしている。また、外部との信号送受信機能についても、それぞれの演算処理回路毎に伝送アドレスを変えることで、それぞれ個々の要素と信号送受信を実施している。
【０００６】
自己診断機能についても、それぞれの演算処理回路により自己要素側で自己診断を行っており、異常が認識された場合には、自己要素のリレー演算処理を停止させたり、警報出力として外部に出力させたりしている。
【０００７】
【発明が解決しようとする課題】
ところが、このような従来の保護継電器では、二重化された各々の系列毎に別々に機能するように構成されているので、二重化構成のそれぞれの演算処理回路の機能が完全に共通化されていない。例えば、動作値などの設定値を設定する場合には、同じ設定値をそれぞれ別の設定スイッチから二重化構成の演算処理回路に対し入力する必要があり、作業が煩雑となるだけでなく、誤って不一致の設定値が設定されることがある。
【０００８】
また、外部との送受信を実施する際に、二重化回路のそれぞれの要素単位に個別に送受信する必要があるため、伝送ワードに個別のアドレスワードを付加する必要があり、また１台の保護継電器との送受信を実施する際に、２回の送受信を必要としている。
【０００９】
二重化回路のそれぞれの要素の自己診断機能により、異常を認識して自己要素のリレー演算処理を停止させるようにしているが、この自己診断機能では、すべての回路異常をカバーすることができず、特に誤不動作に至る異常を発見することが困難である。
【００１０】
さらに、二重化回路のそれぞれの要素の出力リレー接点をＡＮＤ条件で出力させるようにしているので、保護継電器の試験を実施する場合には、ＡＮＤ条件のトリップ出力以外に、それぞれの出力リレー接点をモニター可能とする試験専用の端子を設ける必要があった。
【００１１】
本発明の目的は、二重化構成のそれぞれの演算処理回路の機能を共通化できる保護継電器を得ることである。
【００１２】
【課題を解決させるための手段】
請求項１の発明に係わる保護継電器は、電力系統の電気量を入力変成器を介して入力し所定レベルのアナログ信号に変換するアナログ変換回路と、前記アナログ変換器からのアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路と、そのディジタル信号に基づいて所定のリレー判定演算を行いその判定結果をリレー出力回路を介して外部に接点出力する演算処理回路とを二重化し、二重化された演算処理回路の出力をＡＮＤ条件で出力するようにした保護継電器において、前記リレー判定演算の動作条件を定める設定値を外部より設定する設定スイッチと、二重化された前記演算処理回路が前記設定スイッチに設定された設定値を取り込むタイミング信号を前記演算処理回路を識別して出力する同期信号発生回路とを備えたことを特徴とする。
【００１３】
請求項１の発明に係わる保護継電器では、二重化された各々の演算処理回路は、同期信号発生回路からの自己を示すタイミング信号で設定スイッチに設定された設定値を読み込む。これにより、共通の設定スイッチで設定された動作条件の設定値を時分割して各々の演算処理回路に取り込むことを可能としている。
【００１４】
請求項２の発明に係わる保護継電器は、請求項１の発明において、前記設定スイッチに設定された設定値の読み込みを許可する設定完了スイッチを設けたことを特徴とする。
【００１５】
請求項２の発明に係わる保護継電器では、請求項１の発明の作用に加え、各々の演算処理回路は、設定スイッチの設定値に変化が発生しただけでは設定スイッチの内容を更新せず、設定完了スイッチがＯＮ状態でかつ同期信号発生回路から自己を示すタイミング信号が発生された時点で、設定スイッチに設定された設定値を読み込み更新する。
【００１６】
請求項３の発明に係わる保護継電器は、請求項１または２の発明において、前記同期信号発生回路に代えて、二重化された前記演算処理回路のうちの一方の演算処理回路より、前記演算処理回路を識別した前記タイミング信号を出力させることを特徴とする。
【００１７】
請求項３の発明に係わる保護継電器では、請求項１または２の発明において、二重化された前記演算処理回路のうちの一方の演算処理回路より出力された自己を示すタイミング信号のときに、設定スイッチに設定された設定値を読み込む。
【００１８】
請求項４の発明に係わる保護継電器は、請求項１ないし３のいずれか１項の発明において、外部からの受信信号は二重化された前記演算処理回路の双方に出力し、外部への送信信号は一方の演算処理回路からのみ送信する外部送受信インターフェース回路を備えたことを特徴とする。
【００１９】
請求項４の発明に係わる保護継電器では、請求項１ないし３のいずれか１項の発明の作用に加え、外部からの受信信号は外部送受信インターフェース回路を介して双方の演算処理回路で受信し、外部への送信信号は一方の演算処理回路からのみ送信する。
【００２０】
請求項５の発明に係わる保護継電器は、請求項１ないし３のいずれか１項の発明において、二重化された前記演算処理回路間で互いにリレー判定演算結果および動作条件の設定値を送受信する内部送受信インターフェース回路を設け、各々の演算処理回路は不一致などの異常が発生しているか否かを相互監視することを特徴とする。
【００２１】
請求項５の発明に係わる保護継電器では、請求項１ないし３のいずれか１項の発明の作用に加え、二重化された演算処理回路間で互いにリレー判定演算結果および動作条件の設定値を内部送受信インターフェース回路を介して送受信し、各々の演算処理回路で自己のデータとの照合を行い、不一致などの異常が発生しているか否かを相互監視する。
【００２２】
請求項６の発明に係わる保護継電器は、請求項５の発明において、各々の前記演算処理回路は、前記相互監視結果にて異常を検出したときは、外部に警報を出力することを特徴とする。
【００２３】
請求項６の発明に係わる保護継電器では、請求項５の発明の作用に加え、相互監視結果にて異常を検出したときは、外部に警報を出力する。
【００２４】
請求項７の発明に係わる保護継電器は、請求項５または６の発明において、二重化された他方の系統の試験時に、自己の系統の演算処理回路を強制的に動作状態にする強制制御スイッチを設けたことを特徴とする。
【００２５】
請求項７の発明に係わる保護継電器では、請求項５または６の発明の作用に加え、二重化された他方の系統の試験時に、強制制御スイッチにより自己の系統を強制的に動作状態として、相互監視データに強制制御スイッチによる強制動作中であることを表すデータを付加させ、他方の系統を試験する場合でも相互監視にて異常とさせない。
【００２６】
請求項８の発明に係わる保護継電器は、請求項７の発明において、前記強制制御スイッチに代えて、二重化された一方の系統の試験時に、他方の系統の演算処理回路を強制的に動作状態にする強制動作指令を受信する外部送受信インターフェース回路を備えたことを特徴とする。
【００２７】
請求項８の発明に係わる保護継電器では、請求項７の発明において、外部からの受信データにそれぞれの演算処理回路に対して強制動作指令を割り当てて、この強制動作指令により自己の系統を動作状態として他方の系統を試験する。その場合、相互監視データに強制動作指令による強制動作中であることを表すデータを付加させ、相互監視にて異常とさせない。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。図１は本発明の第１の実施の形態に係わる保護継電器の構成図である。
【００２９】
電力系統からの電気量である電流および電圧は、入力変成器１により絶縁して入力され、入力変成器１の２次側の信号は二重化された入力アナログ回路２ａおよび入力アナログ回路２ｂに入力され所定のアナログ信号に変換される。
【００３０】
入力アナログ回路２ａ、２ｂより出力されるアナログ信号は、二重化されたそれぞれのＡ／Ｄ変換回路３ａおよびＡ／Ｄ変換回路３ｂに入力され、所定のディジタル信号に変換され、このディジタル信号は二重化されたそれぞれの演算処理回路４ａおよび演算処理回路４ｂに取り込まれて、所定のリレー判定演算が行われる。
【００３１】
そして、各々の演算処理回路４ａ、４ｂの演算結果は、二重化されたリレー出力回路５ａおよびリレー出力回路５ｂに出力され、その接点出力は、ＡＮＤ回路を構成する接点出力回路６の出力接点６−１および出力接点６−２に出力される。すなわち、出力接点６−１、６−２は直列に接続されＡＮＤ条件を形成している。また、電源回路７は、電源入力より保護継電器内部の電源電圧として安定化された電圧を各回路に供給する。
【００３２】
一方、設定スイッチ８は、それぞれの演算処理回路４ａ、４ｂに共通に設けられ、保護継電器としての動作条件を定める設定値を外部より設定するものであり、この設定スイッチ８により設定された動作条件により演算処理回路４ａ、４ｂは、リレー判定演算を行うことになる。
【００３３】
また、同期信号回路９は、設定スイッチ８に設定された設定値を取り込むタイミング信号をそれぞれの演算処理回路４ａ、４ｂを識別して出力するものであり、例えば、所定周期で「１」、「０」のロジック信号を出力する。
【００３４】
この同期信号回路９から出力されるロジック信号が、「１」の場合に演算処理回路４ａが設定スイッチ８の状態を取り込むタイミングとし、「０」の場合に演算処理回路４ｂが設定スイッチ８の状態を取り込むタイミングとすることで、所定周期で演算処理回路４ａ、４ｂが交互に設定スイッチ８の状態を取り込むことが可能となる。
【００３５】
つまり、同じ設定値をそれぞれのタイミングで設定スイッチ８から二重化構成の演算処理回路に対し入力できるので、誤って異なる設定値が設定されることがなくなる。
【００３６】
この第１の実施の形態によれば、読み込みタイミングの信号の衝突なしに設定スイッチ８の状態を演算処理回路４ａ、４ｂが交互に取り込むことが可能であるので、設定スイッチ８を演算処理回路４ａ、４ｂごとに個々に設ける必要がない。また、同期信号回路９からのタイミング信号を演算処理回路４ａへはそのまま入力し、演算処理回路４ｂへはロジック反転して入力すれば、演算処理回路４ａと演算処理回路４ｂのソフト処理を共通とすることができる。
【００３７】
次に、本発明の第２の実施の形態を説明する。図２は本発明の第２の実施の形態に係わる保護継電器の構成図である。この第２の実施の形態は、図１に示した第１の実施の形態に対し、設定スイッチ８に設定された設定値の読み込みを許可する設定完了スイッチ１０を追加して設け、各々の演算処理回路４ａ、４ｂは、設定スイッチ８の設定値に変化が発生しただけでは設定スイッチの内容を更新せず、設定完了スイッチ１０がＯＮ状態でかつ同期信号発生回路９から自己を示すタイミング信号が発生された時点で、設定スイッチ８に設定された設定値を読み込み更新するようにしたものである。
【００３８】
その他の構成は、図１に示した第１の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【００３９】
図２において、設定完了スイッチ１０は、演算処理回路４ａおよび演算処理回路４ｂが取り込んでいる最新の設定スイッチ８の設定状態を、演算処理回路４ａと演算処理回路４ｂに更新を許可するＯＮ／ＯＦＦスイッチであり、設定完了スイッチ１０がＯＦＦ状態の場合には、設定スイッチ８に変化があっても演算処理回路４ａおよび演算処理回路４ｂは設定スイッチ８の変化後の設定値を取り込み更新しない。一方、設定完了スイッチ１０がＯＮ状態の場合にのみ、設定スイッチ８の設定値を取り込み更新する。
【００４０】
この第２の実施の形態によれば、信号の衝突なしに設定スイッチ８の状態を演算処理回路４ａおよび演算処理回路４ｂが交互に取り込むことが可能であり、設定スイッチを演算処理回路４ａ、４ｂごとに個々に設ける必要がない。また、同期信号回路９からのタイミング信号を演算処理回路４ａへはそのまま入力し、演算処理回路４ｂへはロジック反転して入力するので、演算処理回路４ａと演算処理回路４ｂのソフト処理を共通とすることができる。
【００４１】
また、設定値を変更する場合に、設定スイッチ８と設定完了スイッチ１０の二挙動構成により更新可能とすることで、誤整定を防止することができ、万一設定スイッチ８の不良があっても誤設定を防止できる。
【００４２】
次に、本発明の第３の実施の形態を説明する。図３は本発明の第３の実施の形態に係わる保護継電器の構成図である。この第３の実施の形態は、図１に示した第１の実施の形態に対し、同期信号発生回路９に代えて、二重化された演算処理回路４ａ、４ｂのうちの一方の演算処理回路４ａ（４ｂ）より、演算処理回路４ａ、４ｂを識別したタイミング信号「１」、「０」を出力させるようにしたものである。これにより、一方の演算処理回路４ａ（４ｂ）より出力された自己を示すタイミング信号「１」、（「０」）のときに、設定スイッチ８に設定された設定値を読み込む。
【００４３】
その他の構成は、図１に示した第１の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【００４４】
図３において、演算処理回路４ａから、設定スイッチ８の取り込みタイミングを演算処理回路４ｂに指示するために「１」、「０」のロジック信号を出力する。ここで、このロジック信号が、「１」の場合に演算処理回路４ａが設定スイッチ８の状態を取り込むタイミングとし、「０」の場合に演算処理回路４ｂが設定スイッチ８の状態を取り込むタイミングとすることで、所定周期で演算処理回路４ａと演算処理回路４ｂとが交互に設定スイッチ８の状態を取り込むことが可能となる。
【００４５】
この第３の実施の形態によれば、信号の衝突なしに設定スイッチ８の状態を演算処理回路４ａおよび演算処理回路４ｂが交互に取り込むことが可能となる。また、同じ設定値をそれぞれのタイミングで設定スイッチ８から二重化構成の演算処理回路４ａ、４ｂに対し入力できるので、誤って異なる設定値が設定されることがなくなる。
【００４６】
次に、本発明の第４の実施の形態を説明する。図４は本発明の第４の実施の形態に係わる保護継電器の構成図である。この第４の実施の形態は、図３に示した第３の実施の形態に対し、外部からの受信信号は二重化された演算処理回路４ａ、４ｂの双方に出力し、外部への送信信号は一方の演算処理回路４ａ（４ｂ）からのみ送信する外部送受信インターフェース回路１１を追加して設けたものである。その他の構成は、図３に示した第３の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【００４７】
図４において、外部送受信インターフェース回路１１は、外部より各種設定および状態監視などの要求信号を受信するためのインターフェース回路であり、外部からの受信信号は演算処理回路４ａおよび演算処理回路４ｂに受信され、外部への送信信号は演算処理回路４ａからのみとしている。
【００４８】
例えば、外部より試験設定などの制御指令が送られた場合には、外部送受信インターフェース回路１１により、演算処理回路４ａおよび演算処理回路４ｂに同時に受信される。これにより、同時に試験設定を実施する。一方、この返送については、演算処理回路４ａから実施され、試験設定を実施したことを代表として返送する。
【００４９】
この第４の実施の形態によれば、外部との送受信データに演算処理回路４ａと演算処理回路４ｂとのそれぞれのアドレスを割り振る必要がなく、アドレスワードを付加する必要がない。また、演算処理回路４ａと演算処理回路４ｂとに対して、個別にデータ送受信する必要がないので、１回の送受信で必要な設定や監視が可能となる。
【００５０】
次に、本発明の第５の実施の形態を説明する。図５は本発明の第５の実施の形態に係わる保護継電器の構成図である。この第５の実施の形態は、図３に示した第３の実施の形態に対し、二重化された前記演算処理回路間で互いにリレー判定演算結果および動作条件の設定値を送受信する内部送受信インターフェース回路１４を設け、各々の演算処理回路４ａ、４ｂは不一致などの異常が発生しているか否かを相互監視するようにしたものである。
【００５１】
すなわち、二重化された演算処理回路４ａ、４ｂ間で互いにリレー判定演算結果および動作条件の設定値を、内部送受信インターフェース回路１４を介して送受信し、各々の演算処理回路４ａ、４ｂで自己のデータとの照合を行い、不一致のときは異常と判定する。その他の構成は、図３に示した第３の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【００５２】
図５において、内部送受信インターフェース回路１４は、演算処理回路４ａと演算処理回路４ｂとの間の相互監視を可能とするインターフェース回路であり、例えば、演算処理回路４ａおよび演算処理回路４ｂで認識しているリレー動作判定状態、各種設定状態を相互に送受信させて、認識状態に不一致が発生していないかどうかを監視する。これにより、何らかの異常により誤動作や誤不動作が発生しないかどうかを常時監視することができる。
【００５３】
また、演算処理回路４ａおよび演算処理回路４ｂの自己監視処理により異常を認識した場合には演算処理を停止させる。この場合、内部送受信インターフェース回路１４を介して送受信される相互監視信号が途絶えるため、正常に動作している演算処理回路４ａ（４ｂ）側で他方の演算処理回路４ｂ（４ａ）が停止していることを認識することが可能となる。
【００５４】
次に、本発明の第６の実施の形態を説明する。図６は本発明の第６の実施の形態に係わる保護継電器の構成図である。この第６の実施の形態は、図５に示した第５の実施の形態に対し、各々の演算処理回路４ａ、４ｂは、相互監視結果にて異常を検出したときは、警報出力回路１２を介して外部に警報を出力するようにしたものである。その他の構成は、図５に示した第５の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【００５５】
図６において、警報出力回路１２の警報接点１２−１と警報接点１２−２は、相互監視にて異常を認識した場合に、外部に異常を知らせるための警報を出力するものであり、それぞれの接点を並列に接続することで、いずれか一方の警報接点がメイクすれば外部に警報を出力することが可能となる。この警報接点１２−１と警報接点１２−２は、正常状態時には励磁状態となることで接点が外れるｂ接点で構成され、万一、電源回路７に異常が発生し内部電源電圧が低下した場合でも警報の出力が可能となる。
【００５６】
次に、本発明の第７の実施の形態を説明する。図７は本発明の第７の実施の形態に係わる保護継電器の構成図である。この第７の実施の形態は、図５に示した第５の実施の形態に対し、二重化された他方の系統の試験時に、自己の系統の演算処理回路４ａ、４ｂを強制的に動作状態にする強制制御スイッチ１３ａ、１３ｂを追加して設けたものである。
【００５７】
これにより、二重化された他方の系統の試験時に、強制制御スイッチ１３ａ、１３ｂにより自己の系統を強制的に動作状態とし、接点出力回路６のＡＮＤ条件の一方の条件を成立させる。つまり、試験中でない方の系統を強制的に動作状態とする。この場合、相互監視データに強制制御スイッチ１３ａ、１３ｂによる強制動作中であることを表すデータを付加させる。これにより、他方の系統を試験する場合でも相互監視にて異常とさせないようにしている。その他の構成は、図５に示した第５の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【００５８】
強制制御スイッチ１３ａと強制制御スイッチ１３ｂは、それぞれ演算処理回路４ａと演算処理回路４ｂとに対して、強制動作指令を与えるスイッチであり、例えば、二重化構成のａ系統側のリレー要素の試験を実施する場合には、試験対象ではない方のｂ系統側の強制制御スイッチ１３ｂをオンさせる。これにより、演算処理回路４ｂに強制動作指令を与え、接点出力回路６の出力接点６−２を強制的にメイク状態とする。
【００５９】
この状態でａ系統側のリレー要素の試験を実施する。従って、ａ系統側のリレー要素の動作／不動作の判定が接点出力回路６で判断可能となる。
【００６０】
ここで、内部送受信インターフェース回路１４を介して実施される相互監視は、演算処理回路４ａからの送信信号に強制制御中である旨のデータを付加することで、リレー判定状態に不一致が発生していても、異常でないことを認識させ、誤って相互監視異常とすることなく試験を可能とできる。
【００６１】
次に、本発明の第８の実施の形態を説明する。図８は本発明の第８の実施の形態に係わる保護継電器の構成図である。この第８の実施の形態は、図７に示した第７の実施の形態に対し、強制制御スイッチ１３ａ、１３ｂに代えて、二重化された一方の系統の試験時に、他方の系統の演算処理回路４ａ、４ｂを強制的に動作状態にする強制動作指令を受信する外部送受信インターフェース回路１１を設けたものである。
【００６２】
これにより、外部からの受信データに、それぞれの演算処理回路４ａ、４ｂに対して強制動作指令を割り当てて、この強制動作指令により自己の系統を動作状態として他方の系統を試験する。その場合、相互監視データに強制動作指令による強制動作中であることを表すデータを付加させ、相互監視にて異常とさせないようにしている。その他の構成は、図７に示した第７の実施の形態と同一であるので、同一要素には同一符号を付し重複する説明は省略する。
【００６３】
外部送受信インターフェース回路１１により、外部からそれぞれ演算処理回路４ａと演算処理回路４ｂとに対して、強制動作指令を与えることが可能であり、例えば、二重化構成のａ系統側のリレー要素の試験を実施する場合には、試験対象ではない方の演算処理回路４ｂに強制動作指令を与え、接点出力回路６の出力接点６−２を強制的にメイク状態とする。この状態で、ａ系統側のリレー要素の試験を実施することができ、動作／不動作の判定を接点出力回路６で判断可能となる。
【００６４】
ここで、内部送受信インターフェース回路１４を介して実施される相互監視は、演算処理回路４ａからの送信信号に強制制御中である旨のデータを付加することで、リレー判定状態に不一致が発生していても、異常でないことを認識させ、誤って相互監視異常とすることなく試験を実施可能とできる。
【００６５】
【発明の効果】
以上述べたように、本発明によれば、設定スイッチの設定値を二重化構成の各系統で共通で読み取り可能とするので、設定スイッチの数を削減でき不一致となる誤設定を防止できる。
【００６６】
また、外部からのデータ受信は二重化回路のそれぞれの要素に同時に受信され、送信は片側要素のみ実施させるので、アドレスワードを付加することなく、１回の送受信で必要な設定や監視が可能となる。
【００６７】
また、それぞれの要素で実施している自己監視以外に、各要素間でデータ送受信することで相互監視を実施させ、それぞれの要素が認識しているリレー判定結果や設定認識状態などを比較判定することで、誤不動作も含めた異常を容易に検出することが可能となる。
【００６８】
さらに、試験時には、二重化回路の相互監視による不一致で異常扱いされないように片側系統の強制動作を行うので、試験専用の端子を設けることなく、容易に試験ができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わる保護継電器の構成図。
【図２】本発明の第２の実施の形態に係わる保護継電器の構成図。
【図３】本発明の第３の実施の形態に係わる保護継電器の構成図。
【図４】本発明の第４の実施の形態に係わる保護継電器の構成図。
【図５】本発明の第５の実施の形態に係わる保護継電器の構成図。
【図６】本発明の第６の実施の形態に係わる保護継電器の構成図。
【図７】本発明の第７の実施の形態に係わる保護継電器の構成図。
【図８】本発明の第８の実施の形態に係わる保護継電器の構成図。
【符号の説明】
１…入力変成器、２…入力アナログ回路、３…Ａ／Ｄ変換回路、４…演算処理回路、５…リレー出力回路、６…接点出力回路、７…電源回路、８…設定スイッチ、９…同期信号回路、１０…設定完了スイッチ、１１…外部送受信インターフェース回路、１２…警報出力回路、１３…強制制御スイッチ、１４…内部送受信インターフェース回路
Claims (8)
- 電力系統の電気量を入力変成器を介して入力し所定レベルのアナログ信号に変換するアナログ変換回路と、前記アナログ変換器からのアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路と、そのディジタル信号に基づいて所定のリレー判定演算を行いその判定結果をリレー出力回路を介して外部に接点出力する演算処理回路とを二重化し、二重化された演算処理回路の出力をＡＮＤ条件で出力するようにした保護継電器において、前記リレー判定演算の動作条件を定める設定値を外部より設定する設定スイッチと、二重化された前記演算処理回路が前記設定スイッチに設定された設定値を取り込むタイミング信号を前記演算処理回路を識別して出力する同期信号発生回路とを備えたことを特徴とする保護継電器。
- 前記設定スイッチに設定された設定値の読み込みを許可する設定完了スイッチを設けたことを特徴とする請求項１に記載の保護継電器。
- 前記同期信号発生回路に代えて、二重化された前記演算処理回路のうちの一方の演算処理回路より、前記演算処理回路を識別した前記タイミング信号を出力させることを特徴とする請求項１または２に記載の保護継電器。
- 外部からの受信信号は二重化された前記演算処理回路の双方に出力し、外部への送信信号は一方の演算処理回路からのみ送信する外部送受信インターフェース回路を備えたことを特徴とする請求項１ないし３のいずれか１項に記載の保護継電器。
- 二重化された前記演算処理回路間で互いにリレー判定演算結果および動作条件の設定値を送受信する内部送受信インターフェース回路を設け、各々の演算処理回路は不一致などの異常が発生しているか否かを相互監視することを特徴とする請求項１ないし３のいずれか１項に記載の保護継電器。
- 各々の前記演算処理回路は、前記相互監視結果にて異常を検出したときは、外部に警報を出力することを特徴とする請求項５に記載の保護継電器。
- 二重化された他方の系統の試験時に、自己の系統の演算処理回路を強制的に動作状態にする強制制御スイッチを設けたことを特徴とする請求項５または６に記載の保護継電器。
- 前記強制制御スイッチに代えて、二重化された一方の系統の試験時に、他方の系統の演算処理回路を強制的に動作状態にする強制動作指令を受信する外部送受信インターフェース回路を備えたことを特徴とする請求項７に記載の保護継電器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000075617A JP3868700B2 (ja) | 2000-03-17 | 2000-03-17 | 保護継電器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000075617A JP3868700B2 (ja) | 2000-03-17 | 2000-03-17 | 保護継電器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001268774A JP2001268774A (ja) | 2001-09-28 |
| JP3868700B2 true JP3868700B2 (ja) | 2007-01-17 |
Family
ID=18593486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000075617A Expired - Lifetime JP3868700B2 (ja) | 2000-03-17 | 2000-03-17 | 保護継電器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3868700B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4766006B2 (ja) * | 2007-06-13 | 2011-09-07 | 株式会社明電舎 | ディジタル保護継電装置のアナログ入力回路 |
| JP5604262B2 (ja) * | 2010-10-29 | 2014-10-08 | 株式会社日立製作所 | 保護継電装置 |
| JP5665507B2 (ja) * | 2010-11-30 | 2015-02-04 | 株式会社日立製作所 | 保護継電装置 |
| JP5924014B2 (ja) * | 2012-02-10 | 2016-05-25 | 日新電機株式会社 | 保護継電器 |
-
2000
- 2000-03-17 JP JP2000075617A patent/JP3868700B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001268774A (ja) | 2001-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853292B1 (en) | Security control system, method for the operation thereof | |
| JP3978617B2 (ja) | 安全ユニットの入力装置 | |
| US9367420B2 (en) | Method and arrangement for monitoring at least one battery, battery having such an arrangement, and motor vehicle having a corresponding battery | |
| US7709975B2 (en) | Redundant power supply system | |
| US4945540A (en) | Gate circuit for bus signal lines | |
| US20240160589A1 (en) | I/o unit | |
| JP3868700B2 (ja) | 保護継電器 | |
| US8831912B2 (en) | Checking of functions of a control system having components | |
| KR101631631B1 (ko) | 보호계전기의 고장진단 및 복구방법 | |
| US9209678B2 (en) | Power converter system providing a load with electrical power | |
| JP5910538B2 (ja) | 電池監視装置 | |
| KR20120137855A (ko) | 멀티 드롭 통신 회로의 데이터 라인 이상 감지회로 | |
| JP2003140704A (ja) | プロセス制御装置 | |
| JP5982226B2 (ja) | 二重化入力信号制御装置及び二重化出力信号制御装置の制御方法、その二重化入力信号制御装置、及びその二重化出力信号制御装置 | |
| US20240161713A1 (en) | Systems and methods of fault detection for input/output modules of industrial systems | |
| EP1290794B1 (en) | Security system | |
| JPS6410788B2 (ja) | ||
| JP2569892B2 (ja) | 切替制御監視回路 | |
| JP3880941B2 (ja) | ディジタル保護継電装置 | |
| CN116455082A (zh) | 控制用于电力的自恢复的馈线单元 | |
| US6807514B2 (en) | Apparatus for monitoring the proper operation of components of an electrical system carrying out the same or mutually corresponding actions | |
| JPH0380303A (ja) | 二重化装置 | |
| JPS5942706Y2 (ja) | 回路要素の故障検出装置 | |
| CN117015749A (zh) | I/o单元 | |
| JPS5872226A (ja) | クロツク切替え回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041227 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050125 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061011 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3868700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |