JP4193140B2 - 二重化情報処理システム - Google Patents

二重化情報処理システム Download PDF

Info

Publication number
JP4193140B2
JP4193140B2 JP2005023341A JP2005023341A JP4193140B2 JP 4193140 B2 JP4193140 B2 JP 4193140B2 JP 2005023341 A JP2005023341 A JP 2005023341A JP 2005023341 A JP2005023341 A JP 2005023341A JP 4193140 B2 JP4193140 B2 JP 4193140B2
Authority
JP
Japan
Prior art keywords
information processing
switching
signal
processing
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005023341A
Other languages
English (en)
Other versions
JP2006209624A (ja
Inventor
篤 寺山
幸雄 馬庭
公英 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2005023341A priority Critical patent/JP4193140B2/ja
Publication of JP2006209624A publication Critical patent/JP2006209624A/ja
Application granted granted Critical
Publication of JP4193140B2 publication Critical patent/JP4193140B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hardware Redundancy (AREA)
  • Safety Devices In Control Systems (AREA)

Description

本発明は、2系統の情報処理装置を備え、稼動側となる情報処理装置を切り替え可能とした二重化情報処理システムに関する。
プラントに配置されたフィールド機器を管理、制御するプラント制御システムが知られている。また、このようなプラントでは、プラントの安全を図るための安全システムが導入される。安全システムは、フィールド機器に異常が認められた場合に、警報を通知するとともに必要な措置を実行するシステムであり、プラント制御システムの一部として、あるいは、プラント制御システムとは独立して設けられる。
特開2000−347706号公報
安全システムには、その意図する機能から極めて高度の信頼性を要求される。このため、2系統のモジュールを用意し、稼動側となるモジュールを切り替え可能とした二重化システムが構築される場合がある。この場合、稼動中のモジュールに異常が発生した場合、待機側のモジュールを速やかに稼動状態に切り替えることが望まれる。
本発明の目的は、稼動側となる情報処理装置を即時に切り替えることができる二重化情報処理システムを提供することにある。
本発明の二重化情報処理システムは、2系統の情報処理装置を備え、この2系統の情報処理装置間で稼動側となる情報処理装置を切り替え可能とした二重化情報処理システムにおいて、前記2系統の情報処理装置は、それぞれの情報処理装置においてそれぞれ処理すべきデータに対して同一処理を実行するマスター装置およびスレーブ装置を備え、前記スレーブ装置は、前記2系統の情報処理装置間における稼動側装置の切り替えを指示する切り替え信号を前記マスター装置に向けて出力する信号出力手段を具備し、前記マスター装置は、前記信号出力手段により出力された前記切り替え信号の検出をトリガとして、前記2系統の情報処理装置間において相手方の情報処理装置と稼動側装置を切り替えるための処理を、割り込み処理により実行する割り込み処理実行手段を具備することを特徴とする。
この二重化情報処理システムによれば、マスター装置は、信号出力手段により出力された切り替え信号の検出をトリガとして、2系統の情報処理装置間において相手方の情報処理装置と稼動側装置を切り替えるための処理を、割り込み処理により実行するので、稼動側となる情報処理装置を即時に切り替えることができる。

前記スレーブ装置は、複数の信号に基づいて前記切り替え信号を生成する信号生成手段を具備し、前記信号出力手段は、前記信号生成手段により生成された前記切り替え信号を前記マスター装置に向けて出力してもよい。
この場合には、信号生成手段は複数の信号に基づいて、要約信号としての切り替え信号を生成するので、要約信号のみをマスター装置に向けて出力すればよい。
前記割り込み処理実行手段は、エッジ検出により前記切り替え信号を検出してもよい。
前記マスター装置および前記スレーブ装置は、互いに絶縁されて実装されてもよい。
本発明によれば、マスター装置は、信号出力手段により出力された切り替え信号の検出をトリガとして、相手方の情報処理装置と稼動側装置を切り替えるための処理を、割り込み処理により実行するので、稼動側となる情報処理装置を即時に切り替えることができる。
図1は本発明の二重化情報処理システムの構成を機能的に示すブロック図である。
図1において、情報処理装置101は、同一処理を実行するマスター装置102およびスレーブ装置103を備える。スレーブ装置103は、稼動側装置の切り替えを指示する切り替え信号をマスター装置102に向けて出力する信号出力手段104を具備する。
マスター装置102は、信号出力手段104により出力された切り替え信号の検出をトリガとして、相手方の情報処理装置105と稼動側装置を切り替えるための処理を、割り込み処理により実行する割り込み処理実行手段106を具備する。
スレーブ装置103は、複数の信号に基づいて切り替え信号を生成する信号生成手段107を具備し、信号出力手段104は、信号生成手段107により生成された切り替え信号をマスター装置102に向けて出力する。
以下、図2〜図4を参照して、本発明による二重化情報処理システムの一実施形態について説明する。
図2は本実施形態の二重化情報処理システムが適用される安全システムの構成を示すブロック図である。この安全システムはプラント制御システムの一部として構成されている。
図2に示すように、プラント制御システムは、プラント各部に配置された電磁弁やセンサ等のフィールド機器を統合的に管理、制御するコントローラ2と、コントローラ2およびフィールド機器の間に介装される入出力装置3,3,・・・と、を備える。入出力装置3,3,・・・は、ネットワーク4を介してコントローラ2に接続されている。
図2に示すように、入出力装置3にはフィールド機器1とコントローラ2との間のインターフェース処理を実行する入出力モジュール31,32等が実装される。
本実施形態では、入出力モジュール31,32は同一構成であり、2つのモジュールにより二重化装置を構成している。通常時には入出力モジュール31が稼動側、入出力モジュール32が待機側となる。しかし、入出力モジュール31を使用した動作に異常が発生した場合、入出力モジュール32が稼動側に切り替えられる。
図3は二重化装置の構成を示すブロック図である。
図3に示す二重化装置は、入力部5を経由したフィールド機器1側からの情報を受け取り、コントローラ2側である上位システムで使用可能なデータに変換する装置である。入力部5からは同一の情報が入出力モジュール31および入出力モジュール32に入力される。しかし、稼動側のモジュールのみが、上位システムに向けて変換後のデータを出力し、待機側のモジュールはデータを出力しない。
図3に示すように、入出力モジュール31は上記データの変換のための同一処理を実行するマスターCPU10と、スレーブCPU20とを備える。マスターCPU10およびスレーブCPU20は、非同期通信(UART)を用いたCPU間通信を実行し、互いの処理を同期化する。また、処理により生成されたデータを交換し合い、自らのデータと、他のCPUから受け取ったデータとを照合し、データが不一致の場合には異常と判断することで、処理の信頼性を向上させている。
入出力モジュール32は上記データの変換のための同一処理を実行するマスターCPU10Aと、スレーブCPU20Aとを備える。マスターCPU10AおよびスレーブCPU20Aは、非同期通信(UART)を用いたCPU間通信を実行し、互いの処理を同期化する。また、処理により生成されたデータを交換し合い、自らのデータと、他のCPUから受け取ったデータとを照合し、データが不一致の場合には異常と判断することで、処理の信頼性を向上させている。
図3に示すように、入出力モジュール31のマスターCPU10と、入出力モジュール32のマスターCPU10Aとは、互いに通信し合い、二重化制御信号をやり取りする。二重化制御信号は、入出力モジュール31および入出力モジュール32のうちのどちらが稼動側となっているかを定義する信号である。二重化制御信号をマスターCPU10およびマスターCPU10A間でやり取りすることで、稼動側のモジュールについての同一認識を、入出力モジュール31,32間で共有している。また、二重化制御信号をマスターCPU10およびマスターCPU10A間で送受信することにより、稼動側のモジュールの切り替えを実行することができる。
図4は入出力モジュール31における処理を示すブロック図である。
図4に示すように、入出力モジュール31は、上位システム側(コントローラ2側)と、フィールド機器1側との絶縁境界Lにまたがって構成されている。上位システム側にはマスターCPU10が設けられたマスター装置が、フィールド機器1側にはスレーブCPU20が設けられたスレーブ装置が、それぞれ実装される。
マスターCPU10は、後述する切り替え信号をエッジ検出するエッジ検出部11と、上記データの変換のための処理や、上記データ照合のための処理を実行する処理部12と、スレーブCPU20との間で通信を実行する通信部14と、を備える。
また、マスターCPU10が実装された上位システム側のマスター装置には、上位システム側の診断情報が入力される診断部15と、切り替え信号のOR信号を出力するOR判定部16とが設けられている。
スレーブCPU20は、フィールド機器1側の診断情報が入力される診断部25と、上記データの変換のための処理や、上記データ照合のための処理を実行する処理部22と、マスターCPU10との間で通信を実行する通信部24と、を備える。
次に、入出力モジュール31の動作について説明する。
マスターCPU10の処理部12およびスレーブCPU20の処理部22では、それぞれ、入力部5からの情報を受けて、その情報を上位システムで使用可能なデータに変換する処理を実行する。入出力モジュール31が稼動側の場合、処理部12において作成されたデータは、上位通信によって上位システムに向けて出力される。
また、通信部14および通信部24によるCPU間通信を介して、それぞれの処理により生成されたデータを交換し、処理部12および処理部24において両者のデータを照合する。処理部12または処理部24の照合で両者のデータが一致しない場合には処理の異常と判定し、CPU間通信により異常であることの認識を共有化する。また、処理部12は、上位通信を介して処理の異常を上位システムに通知する。また、処理部12は入出力モジュール32との間で二重化制御信号をやり取りすることで、入出力モジュール32を稼動側に設定する。
さらに、マスターCPU10およびスレーブCPU20は、通信部14および通信部24によるCPU間通信を介して、同期をとるための同期化信号をやり取りする。同期化信号は、所定の処理フェーズごとに実行され、両CPU間で同一処理フレーズを同時に実行するようにしている。同期化信号のやり取りと、対応する処理フェーズの実行とが交互に繰り返される。上記データの交換や、異常の認識の共有化のためのCPU間通信は、この処理フェーズにおける処理の一部として実行される。したがって、同期化信号のやり取りと、CPU間における各種データのやり取りとが、CPU間通信を用いて所定の周期で交互に実行されることになる。
診断部15には上位システム側の診断情報が入力される。診断情報は稼動するモジュールの切り替えの必要性を判断するための各種情報である。診断情報には、マスターCPU10の周辺回路の診断情報が含まれる。診断部15は、入力された診断情報に基づき、モジュールの切り替えの必要性の有無を示す信号である切り替え信号を生成する。切り替え信号はOR判定部16に与えられる。
診断部25にはフィールド機器1側の複数の診断情報が入力される。診断部15に入力される診断情報と同様、この診断情報は稼動するモジュールの切り替えの必要性を判断するための各種情報である。診断情報には、スレーブCPU20の周辺回路の診断情報が含まれる。診断部25は、入力された診断情報に基づき、モジュールの切り替えの必要性の有無を示す信号である切り替え信号を生成する。切り替え信号はスレーブCPU20のポートから出力され、フォトカプラ27を介して信号線28により上位システム側に出力される。この切り替え信号はOR判定部16に与えられる。
診断部15および診断部25から出力された切り替え信号は、OR判定部16によりOR信号に変換され、マスターCPU10のエッジ検出部11に与えられる。OR判定部16では、診断部15または診断部25から出力された切り替え信号のうちのいずれかが切り替えの必要性を示す場合に、切り替えの必要性を示す切り替え信号を出力する。すなわち、出力信号がオンとなる。
エッジ検出部11では、OR判定部16の出力信号がオンする立ち上がりをエッジ検出により検出する。エッジ検出部11で信号の立ち上がりが検出されると、マスターCPU10は割り込み処理に移行する。
割り込み処理では、二重化制御信号をスレーブCPU20との間でやり取りすることで、モジュールの切り替えを即時に実行する。
このように、本実施形態では、信号線28を設けることで、切り替え信号をスレーブCPU20からマスターCPU10に伝達している。そのため、スレーブCPU20においてモジュールの切り替えが必要と判断した場合、すなわち、診断部25から切り替え信号が出力された場合に、切り替え信号の立ち上がりをマスターCPU10のエッジ検出部11で即時に検出することができる。そして、エッジ検出部11における信号の立ち上がりの検出をトリガとして、割り込み処理に移行し、割り込み処理においてモジュールの切り替え処理を実行する。このため、フィールド機器1側でモジュール切り替えが必要な異常を検出した場合に、CPU間通信を用いるまでもなく、即時にモジュールの切り替えを実行することができる。
なお、診断部25において生成された切り替え信号を含む情報は処理部22に与えられ、必要な情報に加工される。加工された情報は、CPU間通信を介してマスターCPU10に転送され、上位システムに通知される。したがって、モジュールの即時切り替えが実行された後、上位システムには異常の原因等を知らせる、より詳細な情報が提供される。
以上のように、本実施形態ではスレーブCPU20側でモジュール切り替えが必要となる異常等を検出した場合であっても、マスターCPU10側で異常を検出した場合と同様、遅延なく即時にモジュールの切り替えを実行できる。また、エッジ検出はマスターCPU10に備わった機能として実現できるため、回路を追加する必要はない。
また、CPU間が絶縁されている場合でも、スレーブCPU20とマスターCPU10とを接続する信号線28は切り替え信号を伝達できれば足りるので、実装上の困難はない。例えば、仮に、上位システム側(マスターCPU10側)で診断情報を取得し、上位システムの側で切り替え信号を生成する場合には、診断情報を転送するための信号線が必要となる。しかし、通常、診断情報は多数の情報からなり、これらのすべての情報を転送するための信号線を、絶縁境界Lを越えて伝達することは、実装上、困難であり、コストアップにもなる。これに対し、本実施形態では多数の診断情報を診断部25で受けるとともに、診断部25においてモジュールの切り替えの必要性を判断して、マスターCPU10にとって実質的に必要な切り替え信号に要約し、これを出力している。切り替え信号は、例えば2値の信号でもよいため、信号線28を設けることは容易である。
なお、上記実施形態では、1つのマスターCPUと1つのスレーブCPUを用いた例を示したが、1つのマスターCPUに対し、2つ以上のスレーブCPUを用いることもできる。この場合には、マスターCPUと各スレーブCPUとの関係を、上記実施形態と同様に構成すればよい。
本発明の適用範囲は上記実施形態に限定されることはない。本発明は、安全システムのみならず、各種情報を取り扱う情報処理システムに対し、広く適用することができる。
本発明の二重化情報処理システムの構成を機能的に示すブロック図。 本実施形態の二重化情報処理システムが適用される安全システムの構成を示すブロック図。 二重化装置の構成を示すブロック図。 入出力モジュールにおける処理を示すブロック図。
符号の説明
101 情報処理装置
102 マスター装置
103 スレーブ装置
104 信号出力手段
105 情報処理装置
106 割り込み処理実行手段
107 信号生成手段

Claims (4)

  1. 2系統の情報処理装置を備え、この2系統の情報処理装置間で稼動側となる情報処理装置を切り替え可能とした二重化情報処理システムにおいて、
    前記2系統の情報処理装置は、それぞれの情報処理装置においてそれぞれ処理すべきデータに対して同一処理を実行するマスター装置およびスレーブ装置を備え、
    前記スレーブ装置は、前記2系統の情報処理装置間における稼動側装置の切り替えを指示する切り替え信号を前記マスター装置に向けて出力する信号出力手段を具備し、
    前記マスター装置は、前記信号出力手段により出力された前記切り替え信号の検出をトリガとして、前記2系統の情報処理装置間において相手方の情報処理装置と稼動側装置を切り替えるための処理を、割り込み処理により実行する割り込み処理実行手段を具備することを特徴とする二重化情報処理システム。
  2. 前記スレーブ装置は、複数の信号に基づいて前記切り替え信号を生成する信号生成手段を具備し、
    前記信号出力手段は、前記信号生成手段により生成された前記切り替え信号を前記マスター装置に向けて出力することを特徴とする請求項1に記載の二重化情報処理システム。
  3. 前記割り込み処理実行手段は、エッジ検出により前記切り替え信号を検出することを特徴とする請求項1または2に記載の二重化情報処理システム。
  4. 前記マスター装置および前記スレーブ装置は、互いに絶縁されて実装されることを特徴とする請求項1〜3のいずれか1項に記載の二重化情報処理システム。
JP2005023341A 2005-01-31 2005-01-31 二重化情報処理システム Active JP4193140B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005023341A JP4193140B2 (ja) 2005-01-31 2005-01-31 二重化情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005023341A JP4193140B2 (ja) 2005-01-31 2005-01-31 二重化情報処理システム

Publications (2)

Publication Number Publication Date
JP2006209624A JP2006209624A (ja) 2006-08-10
JP4193140B2 true JP4193140B2 (ja) 2008-12-10

Family

ID=36966388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005023341A Active JP4193140B2 (ja) 2005-01-31 2005-01-31 二重化情報処理システム

Country Status (1)

Country Link
JP (1) JP4193140B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4952991B2 (ja) * 2006-12-22 2012-06-13 横河電機株式会社 二重化通信装置
JP5594116B2 (ja) * 2010-12-15 2014-09-24 富士電機株式会社 入出力二重化装置
JP5561298B2 (ja) 2012-03-23 2014-07-30 横河電機株式会社 プロセス制御システム
CN105573112B (zh) * 2015-12-09 2019-01-29 中车大连机车研究所有限公司 内燃机车励磁控制器双机热冗余自动切换系统

Also Published As

Publication number Publication date
JP2006209624A (ja) 2006-08-10

Similar Documents

Publication Publication Date Title
JP5494255B2 (ja) 安全制御システム
JP3897046B2 (ja) 情報処理装置および情報処理方法
CN110376876B (zh) 一种双系同步的安全计算机平台
EP2386960B1 (en) Computer system
RU2665890C2 (ru) Система управления и передачи данных, шлюзовой модуль, модуль ввода/вывода и способ управления процессами
JP3965699B2 (ja) 情報処理装置および情報処理方法
JP4193140B2 (ja) 二重化情報処理システム
JP5706347B2 (ja) 二重化制御システム
JP2007058708A (ja) 多重系システム
CN109542834B (zh) 一种确定nc芯片连接错误的方法及nc芯片
JP4131263B2 (ja) マルチノードシステム、ノード装置、ノード間クロスバスイッチ及び障害処理方法
US10209699B2 (en) Machine control panel
JP6743178B2 (ja) ロボット制御システムおよび方法
JP4239784B2 (ja) 分散型制御装置
JP7371260B2 (ja) 電子機器、及び接続検査方法
JP6214346B2 (ja) 二重系制御装置
JP4566531B2 (ja) シリアル通信二重系制御装置
JP2001092683A (ja) ネットワークシステム
JP4788469B2 (ja) Cpu二重化システム
JPS6143039A (ja) デ−タ伝送ル−プの切換装置
TW202238408A (zh) 輸入輸出單元
KR101526686B1 (ko) 저비용 lin 시스템 및 이의 운용 방법
JP2008109325A (ja) 通信システム
JP2018057214A (ja) 電池装置および電池装置の制御方法
JP2006202167A (ja) 冗長化装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080910

R150 Certificate of patent or registration of utility model

Ref document number: 4193140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5