JPH10284534A - 電極接続体およびその製造方法ならびに電極接続体を有する半導体装置およびその製造方法 - Google Patents
電極接続体およびその製造方法ならびに電極接続体を有する半導体装置およびその製造方法Info
- Publication number
- JPH10284534A JPH10284534A JP9086483A JP8648397A JPH10284534A JP H10284534 A JPH10284534 A JP H10284534A JP 9086483 A JP9086483 A JP 9086483A JP 8648397 A JP8648397 A JP 8648397A JP H10284534 A JPH10284534 A JP H10284534A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor chip
- electrode connector
- electrode
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップをプリント基板に実装する際に
使用する新規な電極接続体およびその製造方法を提供す
る。 【解決手段】 複数のはんだ柱２が熱硬化性樹脂３に埋
め込まれた状態の電極接続体１を使用して、半導体チッ
プ６の外部電極６ａとプリント基板５の外部電極５ａと
が電気的に接続されているものである。
使用する新規な電極接続体およびその製造方法を提供す
る。 【解決手段】 複数のはんだ柱２が熱硬化性樹脂３に埋
め込まれた状態の電極接続体１を使用して、半導体チッ
プ６の外部電極６ａとプリント基板５の外部電極５ａと
が電気的に接続されているものである。
Description
【０００１】
【発明の属する技術分野】本発明は、電極接続体および
その製造方法ならびに電極接続体を有する半導体装置お
よびその製造方法に関し、特に、半導体チップをプリン
ト基板に実装する際に、簡単な製造工程により、高信頼
度の半導体装置が製造できる半導体装置およびその製造
方法に関するものである。
その製造方法ならびに電極接続体を有する半導体装置お
よびその製造方法に関し、特に、半導体チップをプリン
ト基板に実装する際に、簡単な製造工程により、高信頼
度の半導体装置が製造できる半導体装置およびその製造
方法に関するものである。
【０００２】
【従来の技術】本発明者は、半導体装置およびその製造
方法について検討した。以下は、本発明者によって検討
された技術であり、その概要は次のとおりである。
方法について検討した。以下は、本発明者によって検討
された技術であり、その概要は次のとおりである。
【０００３】すなわち、ＬＳＩ（Large Scale Integrat
ed Circuit）チップなどの半導体チップであって、バン
プを有する半導体チップをプリント基板に電気的に接続
する際に、まず、半導体チップの外部電極に、はんだか
らなるボール状のバンプを電気的に接続した後、そのバ
ンプを有する半導体チップをプリント基板に配置した
後、熱処理を行って、半導体チップにおけるバンプとプ
リント基板の外部電極とを電気的に接続している。
ed Circuit）チップなどの半導体チップであって、バン
プを有する半導体チップをプリント基板に電気的に接続
する際に、まず、半導体チップの外部電極に、はんだか
らなるボール状のバンプを電気的に接続した後、そのバ
ンプを有する半導体チップをプリント基板に配置した
後、熱処理を行って、半導体チップにおけるバンプとプ
リント基板の外部電極とを電気的に接続している。
【０００４】その後、半導体チップとプリント基板との
間に、熱硬化性樹脂を注入した後、その熱硬化性樹脂を
硬化させて、その熱硬化性樹脂の中に、バンプが埋め込
まれた態様としている。
間に、熱硬化性樹脂を注入した後、その熱硬化性樹脂を
硬化させて、その熱硬化性樹脂の中に、バンプが埋め込
まれた態様としている。
【０００５】なお、半導体チップがプリント基板に実装
された半導体装置について記載されている文献として
は、例えば特開平２−１８００３６号公報に記載されて
いるものがある。
された半導体装置について記載されている文献として
は、例えば特開平２−１８００３６号公報に記載されて
いるものがある。
【０００６】
【発明が解決しようとする課題】ところが、前述した半
導体装置において、バンプを有する半導体チップをプリ
ント基板に電気的に接続する際に、半導体チップの外部
電極にバンプを電気的に接続する製造工程と、半導体チ
ップとプリント基板との間に、熱硬化性樹脂を注入した
後、その熱硬化性樹脂を硬化させる製造工程とが必要で
あることにより、製造工程が複雑となってしまうという
問題点が発生している。
導体装置において、バンプを有する半導体チップをプリ
ント基板に電気的に接続する際に、半導体チップの外部
電極にバンプを電気的に接続する製造工程と、半導体チ
ップとプリント基板との間に、熱硬化性樹脂を注入した
後、その熱硬化性樹脂を硬化させる製造工程とが必要で
あることにより、製造工程が複雑となってしまうという
問題点が発生している。
【０００７】また、前述した半導体装置において、近代
の多ピン化でしかも小型化の傾向に応じて、熱硬化性樹
脂とバンプとの接着性が低減して、それらの間の剥離が
発生し、信頼度が低下するという問題点が発生してい
る。
の多ピン化でしかも小型化の傾向に応じて、熱硬化性樹
脂とバンプとの接着性が低減して、それらの間の剥離が
発生し、信頼度が低下するという問題点が発生してい
る。
【０００８】本発明の目的は、特に、半導体チップをプ
リント基板に実装する際に、簡単な製造工程により、高
信頼度の半導体装置が製造できるために使用する新規な
電極接続体およびその製造方法を提供することにある。
リント基板に実装する際に、簡単な製造工程により、高
信頼度の半導体装置が製造できるために使用する新規な
電極接続体およびその製造方法を提供することにある。
【０００９】また、本発明の他の目的は、特に、半導体
チップをプリント基板に実装する際に、簡単な製造工程
により、高信頼度の半導体装置が製造できる半導体装置
およびその製造方法を提供することにある。
チップをプリント基板に実装する際に、簡単な製造工程
により、高信頼度の半導体装置が製造できる半導体装置
およびその製造方法を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１２】すなわち、（１）．本発明の電極接続体
は、複数のはんだ柱が熱硬化性樹脂に埋め込まれた状態
となっており、半導体チップを配線基板に実装する際
に、半導体チップと配線基板との間に配置した状態で、
熱処理を行って、はんだ柱をリフローし、はんだ柱によ
って、半導体チップの外部電極と配線基板の外部電極と
を電気的に接続することができるものである。
は、複数のはんだ柱が熱硬化性樹脂に埋め込まれた状態
となっており、半導体チップを配線基板に実装する際
に、半導体チップと配線基板との間に配置した状態で、
熱処理を行って、はんだ柱をリフローし、はんだ柱によ
って、半導体チップの外部電極と配線基板の外部電極と
を電気的に接続することができるものである。
【００１３】（２）．本発明の電極接続体の製造方法
は、容器にはんだ柱を配置し、はんだ柱を容器に固定す
る工程と、容器に熱硬化性樹脂を注入し、熱硬化性樹脂
の高さをはんだ柱の高さと同一として、熱硬化性樹脂に
よって、はんだ柱を埋め込む状態とする工程と、熱硬化
性樹脂をハーフ硬化するための熱処理を行って、熱硬化
性樹脂によってはんだ柱を固定化すると共に熱硬化性樹
脂を固体化し、その後、それらを容器から取り離す工程
とを有するものである。
は、容器にはんだ柱を配置し、はんだ柱を容器に固定す
る工程と、容器に熱硬化性樹脂を注入し、熱硬化性樹脂
の高さをはんだ柱の高さと同一として、熱硬化性樹脂に
よって、はんだ柱を埋め込む状態とする工程と、熱硬化
性樹脂をハーフ硬化するための熱処理を行って、熱硬化
性樹脂によってはんだ柱を固定化すると共に熱硬化性樹
脂を固体化し、その後、それらを容器から取り離す工程
とを有するものである。
【００１４】（３）．本発明の半導体装置は、前記電極
接続体を使用して、半導体チップの外部電極と配線基板
の外部電極とが電気的に接続されているものである。
接続体を使用して、半導体チップの外部電極と配線基板
の外部電極とが電気的に接続されているものである。
【００１５】（４）．本発明の半導体装置の製造方法
は、配線基板の上部に、前記電極接続体をセットし、配
線基板の外部電極と電極接続体のはんだ柱とを接触させ
る工程と、電極接続体の上部に、半導体チップをセット
し、電極接続体のはんだ柱と半導体チップの外部電極と
を接触させる工程と、熱処理を行って、電極接続体のは
んだ柱をリフローし、はんだ柱と配線基板の外部電極と
を接合すると共にはんだ柱と半導体チップの外部電極と
を接合して、電極接続体を使用して、配線基板に半導体
チップを実装させる工程とを有するものである。
は、配線基板の上部に、前記電極接続体をセットし、配
線基板の外部電極と電極接続体のはんだ柱とを接触させ
る工程と、電極接続体の上部に、半導体チップをセット
し、電極接続体のはんだ柱と半導体チップの外部電極と
を接触させる工程と、熱処理を行って、電極接続体のは
んだ柱をリフローし、はんだ柱と配線基板の外部電極と
を接合すると共にはんだ柱と半導体チップの外部電極と
を接合して、電極接続体を使用して、配線基板に半導体
チップを実装させる工程とを有するものである。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
【００１７】（実施の形態１）図１は、本発明の実施の
形態１である電極接続体を示す平面図である。
形態１である電極接続体を示す平面図である。
【００１８】図２は、図１におけるＡ−Ａ矢視断面図で
ある。
ある。
【００１９】図１および図２に示すように、本実施の形
態１の電極接続体１は、導電体としてのはんだを材料と
し、断面形状が長方形のはんだ柱２が複数個配置されて
おり、それらのはんだ柱２を熱硬化性樹脂３によって、
埋め込まれているものである。
態１の電極接続体１は、導電体としてのはんだを材料と
し、断面形状が長方形のはんだ柱２が複数個配置されて
おり、それらのはんだ柱２を熱硬化性樹脂３によって、
埋め込まれているものである。
【００２０】本実施の形態１の電極接続体１は、ＬＳＩ
チップなどの半導体チップをプリント基板などの配線基
板に実装する際に適用できるものであり、電極接続体１
を半導体チップと配線基板との間に配置し、電極接続体
１のはんだ柱２の上部が、半導体チップの外部電極に電
気的に接続され、電極接続体１のはんだ柱２の下部が、
配線基板の外部電極に電気的に接続されるものである。
チップなどの半導体チップをプリント基板などの配線基
板に実装する際に適用できるものであり、電極接続体１
を半導体チップと配線基板との間に配置し、電極接続体
１のはんだ柱２の上部が、半導体チップの外部電極に電
気的に接続され、電極接続体１のはんだ柱２の下部が、
配線基板の外部電極に電気的に接続されるものである。
【００２１】次に、本実施の形態１の電極接続体１の製
造方法を図３および図４を用いて説明する。
造方法を図３および図４を用いて説明する。
【００２２】電極接続体１を製造するための容器４に、
はんだ柱２を配置し、はんだ柱２を容器４に固定する
（図３）。
はんだ柱２を配置し、はんだ柱２を容器４に固定する
（図３）。
【００２３】次に、容器４に熱硬化性樹脂３を注入し、
熱硬化性樹脂３の高さをはんだ柱２の高さと同一とし
て、熱硬化性樹脂３によって、はんだ柱２を埋め込む状
態とする（図４）。
熱硬化性樹脂３の高さをはんだ柱２の高さと同一とし
て、熱硬化性樹脂３によって、はんだ柱２を埋め込む状
態とする（図４）。
【００２４】この場合、熱硬化性樹脂３としては、本実
施の形態１の電極接続体１を使用して、半導体チップを
プリント基板などの配線基板に実装する際の熱処理など
におけるリフロー温度（例えば１８３℃〜２３０℃程
度）に耐えられるものであり、また実装後に、はんだ柱
２にかかる応力を緩和させるために必要なものであるこ
とにより、はんだ柱２の熱膨張係数に近い材料を使用し
ている。具体的に、熱硬化性樹脂３は、エポキシ樹脂を
使用している。
施の形態１の電極接続体１を使用して、半導体チップを
プリント基板などの配線基板に実装する際の熱処理など
におけるリフロー温度（例えば１８３℃〜２３０℃程
度）に耐えられるものであり、また実装後に、はんだ柱
２にかかる応力を緩和させるために必要なものであるこ
とにより、はんだ柱２の熱膨張係数に近い材料を使用し
ている。具体的に、熱硬化性樹脂３は、エポキシ樹脂を
使用している。
【００２５】その後、熱硬化性樹脂３をハーフ硬化する
ための熱処理を行って、熱硬化性樹脂３によってはんだ
柱２を固定化すると共に熱硬化性樹脂３を固体化し、そ
の後、それらを容器４から取り離すことにより、熱硬化
性樹脂３に埋め込まれた態様のはんだ柱２を有する電極
接続体１を形成する。
ための熱処理を行って、熱硬化性樹脂３によってはんだ
柱２を固定化すると共に熱硬化性樹脂３を固体化し、そ
の後、それらを容器４から取り離すことにより、熱硬化
性樹脂３に埋め込まれた態様のはんだ柱２を有する電極
接続体１を形成する。
【００２６】この場合、本実施の形態１の電極接続体１
における熱硬化性樹脂３は、本実施の形態１の電極接続
体１を使用して、半導体チップをプリント基板などの配
線基板に実装する際の熱処理において、完全に硬化して
固体化され、その熱硬化性樹脂３によって、はんだ柱２
が完全に接着されるものである。
における熱硬化性樹脂３は、本実施の形態１の電極接続
体１を使用して、半導体チップをプリント基板などの配
線基板に実装する際の熱処理において、完全に硬化して
固体化され、その熱硬化性樹脂３によって、はんだ柱２
が完全に接着されるものである。
【００２７】前述した本実施の形態１の電極接続体１
は、はんだ柱２が熱硬化性樹脂３に埋め込まれた状態の
ものであって、プリント基板などの配線基板に半導体チ
ップを実装する際に使用した場合に、隣接するはんだ柱
２のショート不良が防止でき、高信頼度の半導体装置と
することができ、しかもその実装の製造プロセスを短縮
でき、簡単な製造工程とすることができる。
は、はんだ柱２が熱硬化性樹脂３に埋め込まれた状態の
ものであって、プリント基板などの配線基板に半導体チ
ップを実装する際に使用した場合に、隣接するはんだ柱
２のショート不良が防止でき、高信頼度の半導体装置と
することができ、しかもその実装の製造プロセスを短縮
でき、簡単な製造工程とすることができる。
【００２８】前述した本実施の形態１の電極接続体１の
製造方法によれば、容器４に、はんだ柱２を配置し、は
んだ柱２を容器４に固定した状態で、容器４に熱硬化性
樹脂３を注入し、熱硬化性樹脂３によって、はんだ柱２
を埋め込んだ状態で電極接続体１を製造しているので、
簡単な製造プロセスによって、電極接続体１を製造する
ことができる。
製造方法によれば、容器４に、はんだ柱２を配置し、は
んだ柱２を容器４に固定した状態で、容器４に熱硬化性
樹脂３を注入し、熱硬化性樹脂３によって、はんだ柱２
を埋め込んだ状態で電極接続体１を製造しているので、
簡単な製造プロセスによって、電極接続体１を製造する
ことができる。
【００２９】（実施の形態２）図５は、本発明の実施の
形態２である電極接続体を示す断面図である。
形態２である電極接続体を示す断面図である。
【００３０】図５に示すように、本実施の形態２の電極
接続体１は、前述した実施の形態１の電極接続体１のは
んだ柱２の断面形状を円形に類似した形状としたはんだ
柱２としているものであり、それ以外の構造は、実施の
形態１の電極接続体１と同様である。
接続体１は、前述した実施の形態１の電極接続体１のは
んだ柱２の断面形状を円形に類似した形状としたはんだ
柱２としているものであり、それ以外の構造は、実施の
形態１の電極接続体１と同様である。
【００３１】本実施の形態２の電極接続体１は、はんだ
柱２の断面形状を円形に類似した形状としていることに
より、はんだ柱２の半導体チップの外部電極および配線
基板の外部電極との接続部が微細形状であっても、はん
だ柱２の中央部が太くなっている。
柱２の断面形状を円形に類似した形状としていることに
より、はんだ柱２の半導体チップの外部電極および配線
基板の外部電極との接続部が微細形状であっても、はん
だ柱２の中央部が太くなっている。
【００３２】したがって、本実施の形態２の電極接続体
１を使用して、半導体チップをプリント基板などの配線
基板に実装する際の熱処理において、それらの接合部の
応力緩和が向上できることにより、高信頼度の半導体装
置を製造することができる。
１を使用して、半導体チップをプリント基板などの配線
基板に実装する際の熱処理において、それらの接合部の
応力緩和が向上できることにより、高信頼度の半導体装
置を製造することができる。
【００３３】（実施の形態３）図６は、本発明の実施の
形態３である電極接続体を示す断面図である。
形態３である電極接続体を示す断面図である。
【００３４】図６に示すように、本実施の形態３の電極
接続体１は、前述した実施の形態２の電極接続体１のは
んだ柱２を二分化し、半導体チップと接続されるはんだ
柱２ａは、半導体チップの熱膨張係数に近い材料のはん
だを使用しており、プリント基板などの配線基板と接続
されるはんだ柱２ｂは、プリント基板などの配線基板の
熱膨張係数に近い材料のはんだを使用しているものであ
る。なお、本実施の形態３の電極接続体１の他の態様と
して、前述した実施の形態１の電極接続体１のはんだ柱
２を二分化したものとすることができる。
接続体１は、前述した実施の形態２の電極接続体１のは
んだ柱２を二分化し、半導体チップと接続されるはんだ
柱２ａは、半導体チップの熱膨張係数に近い材料のはん
だを使用しており、プリント基板などの配線基板と接続
されるはんだ柱２ｂは、プリント基板などの配線基板の
熱膨張係数に近い材料のはんだを使用しているものであ
る。なお、本実施の形態３の電極接続体１の他の態様と
して、前述した実施の形態１の電極接続体１のはんだ柱
２を二分化したものとすることができる。
【００３５】具体的に、シリコンを主材料としている半
導体チップをプリント基板に実装する際に使用する電極
接続体１において、はんだ柱２ａは、Ｓｎ：Ｐｂ＝６３
％：３７％のはんだを材料として形成しており、はんだ
柱２ｂは、Ｓｎ：Ａｇ＝９７％：３％のはんだを材料と
して形成している。
導体チップをプリント基板に実装する際に使用する電極
接続体１において、はんだ柱２ａは、Ｓｎ：Ｐｂ＝６３
％：３７％のはんだを材料として形成しており、はんだ
柱２ｂは、Ｓｎ：Ａｇ＝９７％：３％のはんだを材料と
して形成している。
【００３６】したがって、本実施の形態３の電極接続体
１を使用して、半導体チップをプリント基板などの配線
基板に実装する際の熱処理において、それらの接合部の
応力緩和が向上できると共に接合強度を向上できること
により、高信頼度の半導体装置を製造することができ
る。
１を使用して、半導体チップをプリント基板などの配線
基板に実装する際の熱処理において、それらの接合部の
応力緩和が向上できると共に接合強度を向上できること
により、高信頼度の半導体装置を製造することができ
る。
【００３７】（実施の形態４）図７は、本発明の実施の
形態４である電極接続体を示す断面図である。
形態４である電極接続体を示す断面図である。
【００３８】図７に示すように、本実施の形態４の電極
接続体１は、前述した実施の形態１の電極接続体１のは
んだ柱２の下部に熱硬化性樹脂３から突出した凸部を有
するはんだ柱２ｃとしているものであり、それ以外の構
造は、実施の形態１の電極接続体１と同様である。な
お、本実施の形態４の電極接続体１の他の態様として、
前述した実施の形態２または実施の形態３の電極接続体
１のはんだ柱２の下部に熱硬化性樹脂３から突出した凸
部を有するはんだ柱２ｃとしているものとすることがで
きる。
接続体１は、前述した実施の形態１の電極接続体１のは
んだ柱２の下部に熱硬化性樹脂３から突出した凸部を有
するはんだ柱２ｃとしているものであり、それ以外の構
造は、実施の形態１の電極接続体１と同様である。な
お、本実施の形態４の電極接続体１の他の態様として、
前述した実施の形態２または実施の形態３の電極接続体
１のはんだ柱２の下部に熱硬化性樹脂３から突出した凸
部を有するはんだ柱２ｃとしているものとすることがで
きる。
【００３９】したがって、本実施の形態４の電極接続体
１を使用して、半導体チップをプリント基板などの配線
基板に実装する際の熱処理において、電極接続体１のは
んだ柱２ｃとプリント基板などの配線基板の外部電極と
の位置ずれが発生していても、それらの接合が完全にで
きることにより、それらの接合部の応力緩和が向上でき
ると共に接合強度を向上できることにより、高信頼度の
半導体装置を製造することができる。
１を使用して、半導体チップをプリント基板などの配線
基板に実装する際の熱処理において、電極接続体１のは
んだ柱２ｃとプリント基板などの配線基板の外部電極と
の位置ずれが発生していても、それらの接合が完全にで
きることにより、それらの接合部の応力緩和が向上でき
ると共に接合強度を向上できることにより、高信頼度の
半導体装置を製造することができる。
【００４０】（実施の形態５）図８は、本発明の実施の
形態５である半導体装置を示す平面図である。
形態５である半導体装置を示す平面図である。
【００４１】図９は、図８におけるＢ−Ｂ矢視拡大断面
図である。
図である。
【００４２】図８および図９に示すように、本実施の形
態５の半導体装置は、プリント基板（配線基板）５にＤ
ＲＡＭ（Dynamic Random Access Memory）を有する半導
体チップ６，７が、前述した実施の形態１の電極接続体
１を使用して、実装されているものである。
態５の半導体装置は、プリント基板（配線基板）５にＤ
ＲＡＭ（Dynamic Random Access Memory）を有する半導
体チップ６，７が、前述した実施の形態１の電極接続体
１を使用して、実装されているものである。
【００４３】次に、本実施の形態５の半導体装置の製造
方法を図１０〜図１２を用いて説明する。
方法を図１０〜図１２を用いて説明する。
【００４４】まず、プリント基板５を用意する（図１
０）。この場合、プリント基板５の上部には、外部電極
５ａが配置されている。
０）。この場合、プリント基板５の上部には、外部電極
５ａが配置されている。
【００４５】次に、プリント基板５の上部に、実施の形
態１の電極接続体１をセットし、プリント基板５の外部
電極５ａと電極接続体１のはんだ柱２とを接触させる
（図１１）。
態１の電極接続体１をセットし、プリント基板５の外部
電極５ａと電極接続体１のはんだ柱２とを接触させる
（図１１）。
【００４６】その後、電極接続体１の上部に、半導体チ
ップ６をセットし、電極接続体１のはんだ柱２と半導体
チップ６の外部電極６ａとを接触させる（図１２）。
ップ６をセットし、電極接続体１のはんだ柱２と半導体
チップ６の外部電極６ａとを接触させる（図１２）。
【００４７】次に、熱処理を行って、電極接続体１のは
んだ柱２をリフローし、はんだ柱２とプリント基板５の
外部電極５ａとを接合すると共にはんだ柱２と半導体チ
ップ６の外部電極６ａとを接合して、電極接続体１を使
用して、プリント基板５に半導体チップ６を実装させ
る。
んだ柱２をリフローし、はんだ柱２とプリント基板５の
外部電極５ａとを接合すると共にはんだ柱２と半導体チ
ップ６の外部電極６ａとを接合して、電極接続体１を使
用して、プリント基板５に半導体チップ６を実装させ
る。
【００４８】この場合、熱処理によって、電極接続体１
の熱硬化性樹脂３は、完全に硬化して固体化され、その
熱硬化性樹脂３に、はんだ柱２が完全に接着することが
できる。
の熱硬化性樹脂３は、完全に硬化して固体化され、その
熱硬化性樹脂３に、はんだ柱２が完全に接着することが
できる。
【００４９】前述した本実施の形態５の半導体装置およ
びその製造方法によれば、プリント基板５の上に電極接
続体１を介して、半導体チップ６をセットし、１回の熱
処理によって、電極接続体１のはんだ柱２をリフロー
し、はんだ柱２とプリント基板５の外部電極５ａとを接
合すると共にはんだ柱２と半導体チップ６の外部電極６
ａとを接合して、電極接続体１を使用して、プリント基
板５に半導体チップ６を実装させることができることに
よって、製造プロセスを短縮でき、簡単な製造工程とす
ることができる。
びその製造方法によれば、プリント基板５の上に電極接
続体１を介して、半導体チップ６をセットし、１回の熱
処理によって、電極接続体１のはんだ柱２をリフロー
し、はんだ柱２とプリント基板５の外部電極５ａとを接
合すると共にはんだ柱２と半導体チップ６の外部電極６
ａとを接合して、電極接続体１を使用して、プリント基
板５に半導体チップ６を実装させることができることに
よって、製造プロセスを短縮でき、簡単な製造工程とす
ることができる。
【００５０】また、前述した本実施の形態５の半導体装
置およびその製造方法によれば、パッケージがなくても
直接に半導体チップ６をプリント基板５に実装するベア
チップ実装を容易に行うことができる。
置およびその製造方法によれば、パッケージがなくても
直接に半導体チップ６をプリント基板５に実装するベア
チップ実装を容易に行うことができる。
【００５１】さらに、前述した本実施の形態５の半導体
装置およびその製造方法によれば、プリント基板５に半
導体チップ６を実装する際に、はんだ柱２が熱硬化性樹
脂３に埋め込まれた状態の電極接続体１を使用している
ことによって、隣接するはんだ柱２のショート不良が防
止でき、高信頼度の半導体装置を容易に製造することが
できる。また、プリント基板５の外部電極５ａと半導体
チップ６の外部電極６ａとの距離がはんだ柱２によって
調整できることによって、その距離のばらつきが低減で
きると共にそれらの接合を確実にできるので、高信頼度
の半導体装置を容易に製造することができる。
装置およびその製造方法によれば、プリント基板５に半
導体チップ６を実装する際に、はんだ柱２が熱硬化性樹
脂３に埋め込まれた状態の電極接続体１を使用している
ことによって、隣接するはんだ柱２のショート不良が防
止でき、高信頼度の半導体装置を容易に製造することが
できる。また、プリント基板５の外部電極５ａと半導体
チップ６の外部電極６ａとの距離がはんだ柱２によって
調整できることによって、その距離のばらつきが低減で
きると共にそれらの接合を確実にできるので、高信頼度
の半導体装置を容易に製造することができる。
【００５２】さらにまた、前述した本実施の形態５の半
導体装置およびその製造方法によれば、電極接続体１を
使用して、プリント基板５に半導体チップ６を実装して
いることにより、多ピン化でしかも小型化の半導体装置
であっても、高信頼度の半導体装置を容易に製造できる
ことにより、半導体チップ６は、ＤＲＡＭ以外に、ＳＲ
ＡＭ（Static Random Access Memory)、ＦＲＡＭ（Ferr
o electric Random Access Memory)などのメモリ系ある
いはロジック系を有する半導体チップとすることができ
る。また、本実施の形態５の半導体装置およびその製造
方法によれば、それらの種々の半導体チップ６をプリン
ト基板５に実装した半導体装置を、机上用のパソコン、
ノート型のパソコン、大型のコンピュータ、携帯電話機
などの種々の電子装置に適用することができる。
導体装置およびその製造方法によれば、電極接続体１を
使用して、プリント基板５に半導体チップ６を実装して
いることにより、多ピン化でしかも小型化の半導体装置
であっても、高信頼度の半導体装置を容易に製造できる
ことにより、半導体チップ６は、ＤＲＡＭ以外に、ＳＲ
ＡＭ（Static Random Access Memory)、ＦＲＡＭ（Ferr
o electric Random Access Memory)などのメモリ系ある
いはロジック系を有する半導体チップとすることができ
る。また、本実施の形態５の半導体装置およびその製造
方法によれば、それらの種々の半導体チップ６をプリン
ト基板５に実装した半導体装置を、机上用のパソコン、
ノート型のパソコン、大型のコンピュータ、携帯電話機
などの種々の電子装置に適用することができる。
【００５３】（実施の形態６）図１３は、本発明の実施
の形態６である半導体装置を示す断面図である。
の形態６である半導体装置を示す断面図である。
【００５４】図１３に示すように、本実施の形態６の半
導体装置は、パッケージ基板（配線基板）８にＤＲＡＭ
を有する半導体チップ６が、前述した実施の形態１の電
極接続体１を使用して、実装されているものである。こ
の場合、パッケージ基板８は、ＣＳＰ（Chip Size Pack
age)のパッケージ基板であり、その上部に外部電極８ａ
が配置されており、パッケージ基板８の下部には、はん
だからなるボール状のバンプ８ｂが外部電極として配置
されている。
導体装置は、パッケージ基板（配線基板）８にＤＲＡＭ
を有する半導体チップ６が、前述した実施の形態１の電
極接続体１を使用して、実装されているものである。こ
の場合、パッケージ基板８は、ＣＳＰ（Chip Size Pack
age)のパッケージ基板であり、その上部に外部電極８ａ
が配置されており、パッケージ基板８の下部には、はん
だからなるボール状のバンプ８ｂが外部電極として配置
されている。
【００５５】次に、本実施の形態６の半導体装置の製造
方法を説明する。
方法を説明する。
【００５６】まず、パッケージ基板８を用意し、その上
部に、実施の形態１の電極接続体１をセットし、パッケ
ージ基板８の外部電極８ａと電極接続体１のはんだ柱２
とを接触させる。
部に、実施の形態１の電極接続体１をセットし、パッケ
ージ基板８の外部電極８ａと電極接続体１のはんだ柱２
とを接触させる。
【００５７】その後、電極接続体１の上部に、半導体チ
ップ６をセットし、電極接続体１のはんだ柱２と半導体
チップ６の外部電極６ａとを接触させる。
ップ６をセットし、電極接続体１のはんだ柱２と半導体
チップ６の外部電極６ａとを接触させる。
【００５８】次に、熱処理を行って、電極接続体１のは
んだ柱２をリフローし、はんだ柱２とパッケージ基板８
の外部電極８ａとを接合すると共にはんだ柱２と半導体
チップ６の外部電極６ａとを接合して、電極接続体１を
使用して、パッケージ基板８に半導体チップ６を実装さ
せる。
んだ柱２をリフローし、はんだ柱２とパッケージ基板８
の外部電極８ａとを接合すると共にはんだ柱２と半導体
チップ６の外部電極６ａとを接合して、電極接続体１を
使用して、パッケージ基板８に半導体チップ６を実装さ
せる。
【００５９】この場合、熱処理によって、電極接続体１
の熱硬化性樹脂３は、完全に硬化して固体化され、その
熱硬化性樹脂３によって、はんだ柱２が完全に接着する
ことができる。
の熱硬化性樹脂３は、完全に硬化して固体化され、その
熱硬化性樹脂３によって、はんだ柱２が完全に接着する
ことができる。
【００６０】前述した本実施の形態６の半導体装置およ
びその製造方法によれば、パッケージ基板８の上に電極
接続体１を介して、半導体チップ６をセットし、１回の
熱処理によって、電極接続体１のはんだ柱２をリフロー
し、はんだ柱２とパッケージ基板８の外部電極８ａとを
接合すると共にはんだ柱２と半導体チップ６の外部電極
６ａとを接合して、電極接続体１を使用して、パッケー
ジ基板８に半導体チップ６を実装させることができるこ
とによって、製造プロセスを短縮でき、簡単な製造工程
とすることができる。
びその製造方法によれば、パッケージ基板８の上に電極
接続体１を介して、半導体チップ６をセットし、１回の
熱処理によって、電極接続体１のはんだ柱２をリフロー
し、はんだ柱２とパッケージ基板８の外部電極８ａとを
接合すると共にはんだ柱２と半導体チップ６の外部電極
６ａとを接合して、電極接続体１を使用して、パッケー
ジ基板８に半導体チップ６を実装させることができるこ
とによって、製造プロセスを短縮でき、簡単な製造工程
とすることができる。
【００６１】また、前述した本実施の形態６の半導体装
置およびその製造方法によれば、パッケージ基板８に半
導体チップ６を実装する際に、はんだ柱２が熱硬化性樹
脂３に埋め込まれた状態の電極接続体１を使用している
ことによって、隣接するはんだ柱２のショート不良が防
止でき、高信頼度の半導体装置を容易に製造することが
できる。また、パッケージ基板８の外部電極８ａと半導
体チップ６の外部電極６ａとの距離がはんだ柱２によっ
て調整できることによって、その距離のばらつきが低減
できると共にそれらの接合を確実にできるので、高信頼
度の半導体装置を容易に製造することができる。
置およびその製造方法によれば、パッケージ基板８に半
導体チップ６を実装する際に、はんだ柱２が熱硬化性樹
脂３に埋め込まれた状態の電極接続体１を使用している
ことによって、隣接するはんだ柱２のショート不良が防
止でき、高信頼度の半導体装置を容易に製造することが
できる。また、パッケージ基板８の外部電極８ａと半導
体チップ６の外部電極６ａとの距離がはんだ柱２によっ
て調整できることによって、その距離のばらつきが低減
できると共にそれらの接合を確実にできるので、高信頼
度の半導体装置を容易に製造することができる。
【００６２】次に、図１４を用いて本発明の実施の形態
６である半導体装置をプリント基板（配線基板）５に実
装する製造方法を説明する。
６である半導体装置をプリント基板（配線基板）５に実
装する製造方法を説明する。
【００６３】まず、プリント基板５を用意し、プリント
基板５の上部に、パッケージ基板８をセットし、プリン
ト基板５の外部電極５ａとパッケージ基板８のバンプ８
ｂとを接触させる。
基板５の上部に、パッケージ基板８をセットし、プリン
ト基板５の外部電極５ａとパッケージ基板８のバンプ８
ｂとを接触させる。
【００６４】その後、熱処理を行って、パッケージ基板
８のバンプ８ｂをリフローし、バンプ８ｂとプリント基
板５の外部電極５ａとを接合して、プリント基板５に半
導体装置を実装させる。
８のバンプ８ｂをリフローし、バンプ８ｂとプリント基
板５の外部電極５ａとを接合して、プリント基板５に半
導体装置を実装させる。
【００６５】したがって、本発明の実施の形態６である
半導体装置をプリント基板５に実装する際に、半導体チ
ップ６がパッケージ基板８に取り付けられているのが、
はんだ柱２が熱硬化性樹脂３に埋め込まれた状態の電極
接続体１を使用していることによって、隣接するはんだ
柱２のショート不良が防止でき、高信頼度の半導体装置
の状態をもって、パッケージ基板８をプリント基板５に
容易に実装することができる。
半導体装置をプリント基板５に実装する際に、半導体チ
ップ６がパッケージ基板８に取り付けられているのが、
はんだ柱２が熱硬化性樹脂３に埋め込まれた状態の電極
接続体１を使用していることによって、隣接するはんだ
柱２のショート不良が防止でき、高信頼度の半導体装置
の状態をもって、パッケージ基板８をプリント基板５に
容易に実装することができる。
【００６６】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００６７】例えば、本発明の半導体装置における半導
体チップは、ＭＯＳＦＥＴ、ＣＭＯＳＦＥＴおよびバイ
ポーラトランジスタなどの種々の半導体素子を組み合わ
せた態様の半導体素子を有する半導体チップとすること
ができる。
体チップは、ＭＯＳＦＥＴ、ＣＭＯＳＦＥＴおよびバイ
ポーラトランジスタなどの種々の半導体素子を組み合わ
せた態様の半導体素子を有する半導体チップとすること
ができる。
【００６８】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００６９】（１）．本発明の電極接続体は、はんだ柱
が熱硬化性樹脂に埋め込まれた状態のものであって、プ
リント基板などの配線基板に半導体チップを実装する際
に使用する際に、隣接するはんだ柱のショート不良が防
止でき、高信頼度の半導体装置とすることができ、しか
もその実装の製造プロセスを短縮でき、簡単な製造工程
とすることができる。
が熱硬化性樹脂に埋め込まれた状態のものであって、プ
リント基板などの配線基板に半導体チップを実装する際
に使用する際に、隣接するはんだ柱のショート不良が防
止でき、高信頼度の半導体装置とすることができ、しか
もその実装の製造プロセスを短縮でき、簡単な製造工程
とすることができる。
【００７０】（２）．本発明の電極接続体の製造方法に
よれば、容器に、はんだ柱を配置し、はんだ柱を容器に
固定した状態で、容器に熱硬化性樹脂を注入し、熱硬化
性樹脂によって、はんだ柱を埋め込んだ状態で電極接続
体を製造しているので、簡単な製造プロセスによって、
電極接続体を製造することができる。
よれば、容器に、はんだ柱を配置し、はんだ柱を容器に
固定した状態で、容器に熱硬化性樹脂を注入し、熱硬化
性樹脂によって、はんだ柱を埋め込んだ状態で電極接続
体を製造しているので、簡単な製造プロセスによって、
電極接続体を製造することができる。
【００７１】（３）．本発明の半導体装置およびその製
造方法によれば、プリント基板などの配線基板の上に電
極接続体を介して、半導体チップをセットし、１回の熱
処理によって、電極接続体のはんだ柱をリフローし、は
んだ柱と配線基板の外部電極とを接合すると共にはんだ
柱と半導体チップの外部電極とを接合して、電極接続体
を使用して、配線基板に半導体チップを実装させること
ができることによって、製造プロセスを短縮でき、簡単
な製造工程とすることができる。
造方法によれば、プリント基板などの配線基板の上に電
極接続体を介して、半導体チップをセットし、１回の熱
処理によって、電極接続体のはんだ柱をリフローし、は
んだ柱と配線基板の外部電極とを接合すると共にはんだ
柱と半導体チップの外部電極とを接合して、電極接続体
を使用して、配線基板に半導体チップを実装させること
ができることによって、製造プロセスを短縮でき、簡単
な製造工程とすることができる。
【００７２】また、本発明の半導体装置およびその製造
方法によれば、パッケージがなくても直接に半導体チッ
プを配線基板に実装するベアチップ実装を容易に行うこ
とができる。
方法によれば、パッケージがなくても直接に半導体チッ
プを配線基板に実装するベアチップ実装を容易に行うこ
とができる。
【００７３】（４）．本発明の半導体装置およびその製
造方法によれば、プリント基板などの配線基板に半導体
チップを実装する際に、はんだ柱が熱硬化性樹脂に埋め
込まれた状態の電極接続体を使用していることによっ
て、隣接するはんだ柱のショート不良が防止でき、高信
頼度の半導体装置を容易に製造することができる。ま
た、配線基板の外部電極と半導体チップの外部電極との
距離がはんだ柱によって調整できることによって、その
距離のばらつきが低減できると共にそれらの接合を確実
にできるので、高信頼度の半導体装置を容易に製造する
ことができる。
造方法によれば、プリント基板などの配線基板に半導体
チップを実装する際に、はんだ柱が熱硬化性樹脂に埋め
込まれた状態の電極接続体を使用していることによっ
て、隣接するはんだ柱のショート不良が防止でき、高信
頼度の半導体装置を容易に製造することができる。ま
た、配線基板の外部電極と半導体チップの外部電極との
距離がはんだ柱によって調整できることによって、その
距離のばらつきが低減できると共にそれらの接合を確実
にできるので、高信頼度の半導体装置を容易に製造する
ことができる。
【００７４】（５）．本発明の半導体装置およびその製
造方法によれば、電極接続体を使用して、プリント基板
などの配線基板に半導体チップを実装していることによ
り、多ピン化でしかも小型化の半導体装置であっても、
高信頼度の半導体装置を容易に製造できることにより、
半導体チップは、ＤＲＡＭ、ＳＲＡＭ、ＦＲＡＭなどの
メモリ系あるいはロジック系を有する半導体チップとす
ることができる。
造方法によれば、電極接続体を使用して、プリント基板
などの配線基板に半導体チップを実装していることによ
り、多ピン化でしかも小型化の半導体装置であっても、
高信頼度の半導体装置を容易に製造できることにより、
半導体チップは、ＤＲＡＭ、ＳＲＡＭ、ＦＲＡＭなどの
メモリ系あるいはロジック系を有する半導体チップとす
ることができる。
【００７５】また、本発明の半導体装置およびその製造
方法によれば、それらの種々の半導体チップをプリント
基板などの配線基板に実装した半導体装置を、机上用の
パソコン、ノート型のパソコン、大型のコンピュータ、
携帯電話機などの種々の電子装置に適用することができ
る。
方法によれば、それらの種々の半導体チップをプリント
基板などの配線基板に実装した半導体装置を、机上用の
パソコン、ノート型のパソコン、大型のコンピュータ、
携帯電話機などの種々の電子装置に適用することができ
る。
【００７６】（６）．本発明の半導体装置およびその製
造方法によれば、パッケージ基板（配線基板）の上に電
極接続体を介して、半導体チップをセットし、１回の熱
処理によって、電極接続体のはんだ柱をリフローし、は
んだ柱とパッケージ基板の外部電極とを接合すると共に
はんだ柱と半導体チップの外部電極とを接合して、電極
接続体を使用して、パッケージ基板に半導体チップを実
装させることができることによって、製造プロセスを短
縮でき、簡単な製造工程とすることができる。
造方法によれば、パッケージ基板（配線基板）の上に電
極接続体を介して、半導体チップをセットし、１回の熱
処理によって、電極接続体のはんだ柱をリフローし、は
んだ柱とパッケージ基板の外部電極とを接合すると共に
はんだ柱と半導体チップの外部電極とを接合して、電極
接続体を使用して、パッケージ基板に半導体チップを実
装させることができることによって、製造プロセスを短
縮でき、簡単な製造工程とすることができる。
【００７７】（７）．本発明の半導体装置およびその製
造方法によれば、パッケージ基板（配線基板）に半導体
チップを実装する際に、はんだ柱が熱硬化性樹脂に埋め
込まれた状態の電極接続体を使用していることによっ
て、隣接するはんだ柱のショート不良が防止でき、高信
頼度の半導体装置を容易に製造することができる。ま
た、パッケージ基板の外部電極と半導体チップの外部電
極との距離がはんだ柱によって調整できることによっ
て、その距離のばらつきが低減できると共にそれらの接
合を確実にできるので、高信頼度の半導体装置を容易に
製造することができる。
造方法によれば、パッケージ基板（配線基板）に半導体
チップを実装する際に、はんだ柱が熱硬化性樹脂に埋め
込まれた状態の電極接続体を使用していることによっ
て、隣接するはんだ柱のショート不良が防止でき、高信
頼度の半導体装置を容易に製造することができる。ま
た、パッケージ基板の外部電極と半導体チップの外部電
極との距離がはんだ柱によって調整できることによっ
て、その距離のばらつきが低減できると共にそれらの接
合を確実にできるので、高信頼度の半導体装置を容易に
製造することができる。
【図１】本発明の実施の形態１である電極接続体を示す
平面図である。
平面図である。
【図２】図１におけるＡ−Ａ矢視断面図である。
【図３】本発明の実施の形態１である電極接続体の製造
工程を示す断面図である。
工程を示す断面図である。
【図４】本発明の実施の形態１である電極接続体の製造
工程を示す断面図である。
工程を示す断面図である。
【図５】本発明の実施の形態２である電極接続体を示す
断面図である。
断面図である。
【図６】本発明の実施の形態３である電極接続体を示す
断面図である。
断面図である。
【図７】本発明の実施の形態４である電極接続体を示す
断面図である。
断面図である。
【図８】本発明の実施の形態５である半導体装置を示す
平面図である。
平面図である。
【図９】図８におけるＢ−Ｂ矢視拡大断面図である。
【図１０】本発明の実施の形態５である半導体装置の製
造工程を示す断面図である。
造工程を示す断面図である。
【図１１】本発明の実施の形態５である半導体装置の製
造工程を示す断面図である。
造工程を示す断面図である。
【図１２】本発明の実施の形態５である半導体装置の製
造工程を示す断面図である。
造工程を示す断面図である。
【図１３】本発明の実施の形態６である半導体装置を示
す断面図である。
す断面図である。
【図１４】本発明の実施の形態６である半導体装置をプ
リント基板に実装したものを示す断面図である。
リント基板に実装したものを示す断面図である。
１ 電極接続体 ２ はんだ柱 ２ａ はんだ柱 ２ｂ はんだ柱 ２ｃ はんだ柱 ３ 熱硬化性樹脂 ４ 容器 ５ プリント基板（配線基板） ５ａ 外部電極 ６ 半導体チップ ６ａ 外部電極 ７ 半導体チップ ８ パッケージ基板（配線基板） ８ａ 外部電極 ８ｂ バンプ
Claims (9)
- 【請求項１】 複数のはんだ柱が熱硬化性樹脂に埋め込
まれた状態となっており、半導体チップを配線基板に実
装する際に、前記半導体チップと前記配線基板との間に
配置した状態で、熱処理を行って、前記はんだ柱をリフ
ローし、前記はんだ柱によって、前記半導体チップの外
部電極と前記配線基板の外部電極とを電気的に接続する
ことを特徴とする電極接続体。 - 【請求項２】 請求項１記載の電極接続体であって、前
記はんだ柱の断面形状は、長方形または円形類似の形状
であることを特徴とする電極接続体。 - 【請求項３】 請求項１または２記載の電極接続体であ
って、前記はんだ柱は、二分化されており、前記半導体
チップと接続される一方のはんだ柱は、前記半導体チッ
プの熱膨張係数に近い材料のはんだが使用されており、
前記配線基板と接続される他方のはんだ柱は、前記配線
基板の熱膨張係数に近い材料のはんだが使用されている
ことを特徴とする電極接続体。 - 【請求項４】 容器にはんだ柱を配置し、前記はんだ柱
を前記容器に固定する工程と、 前記容器に熱硬化性樹脂を注入し、前記熱硬化性樹脂の
高さを前記はんだ柱の高さと同一として、前記熱硬化性
樹脂によって、前記はんだ柱を埋め込む状態とする工程
と、 前記熱硬化性樹脂を半硬化するための熱処理を行って、
前記熱硬化性樹脂によって前記はんだ柱を固定化すると
共に前記熱硬化性樹脂を固化し、その後、それらを前記
容器から取り離す工程とを有することを特徴とする電極
接続体の製造方法。 - 【請求項５】 請求項４記載の電極接続体の製造方法で
あって、前記熱硬化性樹脂としては、半導体チップを配
線基板に実装する際の熱処理におけるリフロー温度に耐
えられるものであり、前記はんだ柱の熱膨張係数に近い
材料を使用していることを特徴とする電極接続体の製造
方法。 - 【請求項６】 請求項１〜３のいずれか１項に記載の電
極接続体を介して、半導体チップの外部電極と配線基板
の外部電極とが電気的に接続されていることを特徴とす
る半導体装置。 - 【請求項７】 請求項６記載の半導体装置であって、前
記配線基板は、プリント基板またはパッケージ基板であ
ることを特徴とする半導体装置。 - 【請求項８】 請求項６または７記載の半導体装置であ
って、前記半導体チップは、ＤＲＡＭ、ＳＲＡＭまたは
ＦＲＡＭなどのメモリ系あるいはロジック系を有するも
のであり、パソコン、コンピュータ、電話機などの電子
装置に適用されていることを特徴とする半導体装置。 - 【請求項９】 配線基板の上部に、請求項１〜３のいず
れか１項に記載の電極接続体をセットし、前記配線基板
の外部電極と前記電極接続体のはんだ柱とを接触させる
工程と、 前記電極接続体の上部に、半導体チップをセットし、前
記電極接続体のはんだ柱と前記半導体チップの外部電極
とを接触させる工程と、 熱処理を行って、前記電極接続体のはんだ柱をリフロー
し、前記はんだ柱と前記配線基板の外部電極とを接合す
ると共に前記はんだ柱と前記半導体チップの外部電極と
を接合して、前記電極接続体を使用して、前記配線基板
に前記半導体チップを実装させる工程とを有することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9086483A JPH10284534A (ja) | 1997-04-04 | 1997-04-04 | 電極接続体およびその製造方法ならびに電極接続体を有する半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9086483A JPH10284534A (ja) | 1997-04-04 | 1997-04-04 | 電極接続体およびその製造方法ならびに電極接続体を有する半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284534A true JPH10284534A (ja) | 1998-10-23 |
Family
ID=13888236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9086483A Pending JPH10284534A (ja) | 1997-04-04 | 1997-04-04 | 電極接続体およびその製造方法ならびに電極接続体を有する半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10284534A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003045913A (ja) * | 2001-08-02 | 2003-02-14 | Nippon Joint Kk | 導電接続用基体 |
-
1997
- 1997-04-04 JP JP9086483A patent/JPH10284534A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003045913A (ja) * | 2001-08-02 | 2003-02-14 | Nippon Joint Kk | 導電接続用基体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6396136B2 (en) | Ball grid package with multiple power/ground planes | |
| JP3648053B2 (ja) | 半導体装置 | |
| US6787395B2 (en) | Method of manufacturing a multi-chip module | |
| US6620648B2 (en) | Multi-chip module with extension | |
| JP2002252303A (ja) | 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法 | |
| JP2003007960A (ja) | 電子装置及びその製造方法 | |
| JP2002198395A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20210202337A1 (en) | Semiconductor device | |
| KR100295731B1 (ko) | 전자패키지의제조방법 | |
| KR100392720B1 (ko) | 배선의 레이아웃이 향상된 칩 스케일 패키지 | |
| JPH0997815A (ja) | フリップチップ接合方法およびそれにより得られる半導体パッケージ | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4396533B2 (ja) | 実装体の製造方法 | |
| KR100510518B1 (ko) | 반도체 장치 및 반도체 장치의 패키지 방법 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JPH10284534A (ja) | 電極接続体およびその製造方法ならびに電極接続体を有する半導体装置およびその製造方法 | |
| JP3715861B2 (ja) | 半導体装置の組立方法 | |
| JP4324773B2 (ja) | 半導体装置の製造方法 | |
| JP2001035886A (ja) | 半導体装置及びその製造方法 | |
| JP2004253598A (ja) | 電子部品の実装方法 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP3320699B2 (ja) | 半導体装置、および半導体装置の実装体 | |
| JP3721986B2 (ja) | 半導体装置及びその製造方法 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 |