JPH10270551A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10270551A JPH10270551A JP9075391A JP7539197A JPH10270551A JP H10270551 A JPH10270551 A JP H10270551A JP 9075391 A JP9075391 A JP 9075391A JP 7539197 A JP7539197 A JP 7539197A JP H10270551 A JPH10270551 A JP H10270551A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact
- contact hole
- pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の微細化に伴い、コンタクト窓の
面積が縮小されても、コンタクト部における接触抵抗の
低減が図れる半導体装置の製造方法を提供する。 【解決手段】 コンタクトホールを形成した後、タング
ステン膜１１を全面に形成し、その上にチタン膜を形成
する。レジストパターン１３をマスクにしてコンタクト
ホール上にチタン膜パターン１２を形成した後、タング
ステン膜１１およびチタン膜パターン１２をエッチバッ
ク法によりエッチングを行い、コンタクトホール内に凹
凸状の表面を有するタングステン膜パターン１１ａを形
成する。
面積が縮小されても、コンタクト部における接触抵抗の
低減が図れる半導体装置の製造方法を提供する。 【解決手段】 コンタクトホールを形成した後、タング
ステン膜１１を全面に形成し、その上にチタン膜を形成
する。レジストパターン１３をマスクにしてコンタクト
ホール上にチタン膜パターン１２を形成した後、タング
ステン膜１１およびチタン膜パターン１２をエッチバッ
ク法によりエッチングを行い、コンタクトホール内に凹
凸状の表面を有するタングステン膜パターン１１ａを形
成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法、特にコンタクト部の形成方法に関する。
方法、特にコンタクト部の形成方法に関する。
【０００２】
【従来の技術】半導体装置の微細化に伴い、拡散層と金
属配線、あるいは、下層金属配線と上層金属配線を電気
的に導通させるためのコンタクト窓も縮小化が図られ、
コンタクト部の接触面積も小さくなってきている。
属配線、あるいは、下層金属配線と上層金属配線を電気
的に導通させるためのコンタクト窓も縮小化が図られ、
コンタクト部の接触面積も小さくなってきている。
【０００３】以下、従来の半導体装置の製造方法におけ
るコンタクト部の形成方法について、図２を用いて説明
する。図２（ａ）〜（ｃ）は、従来の半導体装置の製造
方法の工程断面図である。
るコンタクト部の形成方法について、図２を用いて説明
する。図２（ａ）〜（ｃ）は、従来の半導体装置の製造
方法の工程断面図である。
【０００４】まず、拡散層２が形成された半導体基板１
上に、絶縁膜３例えばシリコン酸化膜を形成した後、周
知のリソグラフィーとドライエッチ技術により絶縁膜３
にコンタクトホールを形成する。次に、スパッタ法によ
りＴｉＮ（上層）／Ｔｉ（下層）からなる積層膜のグル
ーレイヤー４を全面に形成した後、ＣＶＤ法によりタン
グステン膜５を全面に形成する（ａ）。
上に、絶縁膜３例えばシリコン酸化膜を形成した後、周
知のリソグラフィーとドライエッチ技術により絶縁膜３
にコンタクトホールを形成する。次に、スパッタ法によ
りＴｉＮ（上層）／Ｔｉ（下層）からなる積層膜のグル
ーレイヤー４を全面に形成した後、ＣＶＤ法によりタン
グステン膜５を全面に形成する（ａ）。
【０００５】次に、エッチバック法によりタングステン
膜５のエッチングを行い、コンタクトホール内にのみ、
タングステン膜パターン５ａを残存させる（ｂ）。
膜５のエッチングを行い、コンタクトホール内にのみ、
タングステン膜パターン５ａを残存させる（ｂ）。
【０００６】その後、金属配線パターンを形成するため
の金属配線膜６を形成することによって、拡散層２と金
属配線膜６とがコンタクトホール内のタングステン膜パ
ターン５ａを介して電気的に接続される（ｃ）。
の金属配線膜６を形成することによって、拡散層２と金
属配線膜６とがコンタクトホール内のタングステン膜パ
ターン５ａを介して電気的に接続される（ｃ）。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の製造方法では、コンタクト部におけるタン
グステン膜パターン５ａと金属配線膜６の接触面積は、
ほぼコンタクト窓の面積で決まるため、コンタクト窓の
微細化と共に、コンタクト部の接触面積が小さくなり、
接触抵抗の増大によりコンタクト抵抗が大幅に上昇する
という問題がある。
ような従来の製造方法では、コンタクト部におけるタン
グステン膜パターン５ａと金属配線膜６の接触面積は、
ほぼコンタクト窓の面積で決まるため、コンタクト窓の
微細化と共に、コンタクト部の接触面積が小さくなり、
接触抵抗の増大によりコンタクト抵抗が大幅に上昇する
という問題がある。
【０００８】本発明は、このような従来の問題点を解決
するもので、コンタクト窓の面積が縮小されてもコンタ
クト部の接触面積を増大することによりコンタクト部に
おける接触抵抗の低減が図れる半導体装置の製造方法を
提供することを目的とするものである。
するもので、コンタクト窓の面積が縮小されてもコンタ
クト部の接触面積を増大することによりコンタクト部に
おける接触抵抗の低減が図れる半導体装置の製造方法を
提供することを目的とするものである。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置の製造方法においては、半導体装
置のコンタクトホール内にエッチバック法により埋め込
み金属膜パターンを形成する方法であって、絶縁膜にコ
ンタクトホールを形成した後、全面に埋め込み用金属膜
を形成する工程と、前記コンタクトホール上の前記埋め
込み用金属膜上に、埋め込み金属膜パターン表面に凹凸
形状を形成するためのエッチングマスクを形成する工程
と、前記埋め込み用金属膜と前記エッチングマスクをエ
ッチバック法によりエッチングを行い、前記コンタクト
ホール内に凹凸形状の表面を有する埋め込み金属膜パタ
ーンを形成する工程とを有することを特徴とするもので
ある。
に本発明の半導体装置の製造方法においては、半導体装
置のコンタクトホール内にエッチバック法により埋め込
み金属膜パターンを形成する方法であって、絶縁膜にコ
ンタクトホールを形成した後、全面に埋め込み用金属膜
を形成する工程と、前記コンタクトホール上の前記埋め
込み用金属膜上に、埋め込み金属膜パターン表面に凹凸
形状を形成するためのエッチングマスクを形成する工程
と、前記埋め込み用金属膜と前記エッチングマスクをエ
ッチバック法によりエッチングを行い、前記コンタクト
ホール内に凹凸形状の表面を有する埋め込み金属膜パタ
ーンを形成する工程とを有することを特徴とするもので
ある。
【００１０】この本発明の製造方法によれば、コンタク
トホール内に形成される埋め込み金属膜パターンの表面
が凹凸形状となるため、埋め込み金属膜パターン上に形
成する金属配線膜との接触面積が増大され、それに伴い
接触抵抗の低減が図れ、コンタクト抵抗の上昇を抑制す
ることができる。
トホール内に形成される埋め込み金属膜パターンの表面
が凹凸形状となるため、埋め込み金属膜パターン上に形
成する金属配線膜との接触面積が増大され、それに伴い
接触抵抗の低減が図れ、コンタクト抵抗の上昇を抑制す
ることができる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１を用いて詳細に説明する。
て、図１を用いて詳細に説明する。
【００１２】図１（ａ）〜（ｅ）は、本発明の実施の形
態における半導体装置の製造方法の工程断面図である。
態における半導体装置の製造方法の工程断面図である。
【００１３】まず、従来の方法により拡散層８が形成さ
れた半導体基板７上に、絶縁膜９例えばシリコン酸化膜
を形成した後、周知のリソグラフィーとドライエッチ技
術により絶縁膜９にコンタクトホールを形成する。次
に、スパッタ法によりＴｉＮ（上層）／Ｔｉ（下層）か
らなる積層膜のグルーレイヤー１０を全面に形成した
後、ＣＶＤ法によりタングステン膜１１を全面に形成す
る（ａ）。
れた半導体基板７上に、絶縁膜９例えばシリコン酸化膜
を形成した後、周知のリソグラフィーとドライエッチ技
術により絶縁膜９にコンタクトホールを形成する。次
に、スパッタ法によりＴｉＮ（上層）／Ｔｉ（下層）か
らなる積層膜のグルーレイヤー１０を全面に形成した
後、ＣＶＤ法によりタングステン膜１１を全面に形成す
る（ａ）。
【００１４】次に、タングステン膜１１上に、スパッタ
法によりチタン膜を形成した後、コンタクトホール領域
上にレジストパターン１３を形成する。その後、レジス
トパターン１３をマスクにしてチタン膜のエッチングを
行い、チタン膜パターン１２を形成する。このチタン膜
パターン１２の膜厚は、タングステン膜１１の膜厚に比
べて１／１００程度と薄く形成する（ｂ）。
法によりチタン膜を形成した後、コンタクトホール領域
上にレジストパターン１３を形成する。その後、レジス
トパターン１３をマスクにしてチタン膜のエッチングを
行い、チタン膜パターン１２を形成する。このチタン膜
パターン１２の膜厚は、タングステン膜１１の膜厚に比
べて１／１００程度と薄く形成する（ｂ）。
【００１５】次に、レジストパターン１３を除去した
後、エッチバック法によりタングステン膜１１とチタン
膜パターン１２をエッチングする。この時、チタン膜パ
ターン１２のエッチレートがタングステン膜１１のエッ
チレートに比べ遅くなるエッチング条件、例えばタング
ステン膜に比べチタン膜のエッチングレートが１／１０
程度になる条件でエッチングを行う。チタン膜パターン
１２がエッチバックによりエッチングされる際、チタン
膜は膜質的にエッチングの均一性が悪いため、エッチン
グレートの速い所と遅い所が存在し、チタン膜パターン
１２のエッチング終了間際にはエッチングレートの遅い
所がチタン膜の残渣１２ａとして残る。このチタン膜の
残渣１２ａがマスクとなって、チタン膜の残渣１２ａよ
りエッチングレートの速いタングステン膜１１がエッチ
ングされ始めるため、チタン膜の残渣１２ａ下のタング
ステン膜１１が柱状にエッチングされる（ｃ）。
後、エッチバック法によりタングステン膜１１とチタン
膜パターン１２をエッチングする。この時、チタン膜パ
ターン１２のエッチレートがタングステン膜１１のエッ
チレートに比べ遅くなるエッチング条件、例えばタング
ステン膜に比べチタン膜のエッチングレートが１／１０
程度になる条件でエッチングを行う。チタン膜パターン
１２がエッチバックによりエッチングされる際、チタン
膜は膜質的にエッチングの均一性が悪いため、エッチン
グレートの速い所と遅い所が存在し、チタン膜パターン
１２のエッチング終了間際にはエッチングレートの遅い
所がチタン膜の残渣１２ａとして残る。このチタン膜の
残渣１２ａがマスクとなって、チタン膜の残渣１２ａよ
りエッチングレートの速いタングステン膜１１がエッチ
ングされ始めるため、チタン膜の残渣１２ａ下のタング
ステン膜１１が柱状にエッチングされる（ｃ）。
【００１６】引き続き、絶縁膜９上のタングステン膜１
１がなくなるまでエッチバックを行うとチタン膜の残渣
１２ａもエッチングされ、コンタクトホールには凹凸状
の表面を有するタングステン膜パターン１１ａが形成さ
れる（ｄ）。このタングステン膜パターン１１ａの表面
に形成される凹凸形状は、チタン膜の残渣１２ａがマス
クとなってタングステン膜１１が柱状にエッチングされ
たものである。
１がなくなるまでエッチバックを行うとチタン膜の残渣
１２ａもエッチングされ、コンタクトホールには凹凸状
の表面を有するタングステン膜パターン１１ａが形成さ
れる（ｄ）。このタングステン膜パターン１１ａの表面
に形成される凹凸形状は、チタン膜の残渣１２ａがマス
クとなってタングステン膜１１が柱状にエッチングされ
たものである。
【００１７】次に、スパッタ法により金属配線膜１４を
形成した後、エッチングを行って金属配線パターンを形
成する（ｅ）。
形成した後、エッチングを行って金属配線パターンを形
成する（ｅ）。
【００１８】以上の工程により、コンタクトホールに埋
め込まれたタングステン膜パターン１１ａは凹凸形状の
表面を有するため、タングステン膜パターン１１ａ上に
形成された金属配線膜１４との接触面積が増大され、接
触抵抗の低減を図ることができる。
め込まれたタングステン膜パターン１１ａは凹凸形状の
表面を有するため、タングステン膜パターン１１ａ上に
形成された金属配線膜１４との接触面積が増大され、接
触抵抗の低減を図ることができる。
【００１９】また、本実施形態では、エッチバック時の
凹凸形成にチタン膜を用いたが、エッチバックにおい
て、エッチレートが被エッチバック膜よりも遅く、か
つ、エッチングの均一性が悪い膜を用いても、同様の効
果が得られることはいうまでもない。
凹凸形成にチタン膜を用いたが、エッチバックにおい
て、エッチレートが被エッチバック膜よりも遅く、か
つ、エッチングの均一性が悪い膜を用いても、同様の効
果が得られることはいうまでもない。
【００２０】また、拡散層と金属配線とのコンタクト形
成に用いたが、下層金属配線と上層金属配線のビアコン
タクト形成に用いても、同様の効果が得られる。
成に用いたが、下層金属配線と上層金属配線のビアコン
タクト形成に用いても、同様の効果が得られる。
【００２１】
【発明の効果】以上のように、本発明よれば、コンタク
トホールに埋め込んだ金属膜パターンの表面が凹凸状と
なり、この金属膜パターンの凹凸表面上に形成される金
属配線膜パターンとの接触面積が増大するため、接触抵
抗によるコンタクト抵抗の上昇を抑制をすることができ
る。
トホールに埋め込んだ金属膜パターンの表面が凹凸状と
なり、この金属膜パターンの凹凸表面上に形成される金
属配線膜パターンとの接触面積が増大するため、接触抵
抗によるコンタクト抵抗の上昇を抑制をすることができ
る。
【図１】本発明の実施の形態における半導体装置の製造
方法の工程断面図
方法の工程断面図
【図２】従来の半導体装置の製造方法の工程断面図
７ 半導体基板 ８ 拡散層 ９ 絶縁膜 １０ グルーレイヤー １１ タングステン膜 １１ａ タングステン膜パターン １２ チタン膜パターン １２ａ チタン膜の残渣 １３ レジストパターン １４ 金属配線膜
Claims (3)
- 【請求項１】 半導体装置のコンタクトホール内にエッ
チバック法により埋め込み金属膜パターンを形成する方
法であって、絶縁膜にコンタクトホールを形成した後、
全面に埋め込み用金属膜を形成する工程と、前記コンタ
クトホール上の前記埋め込み用金属膜上に、埋め込み金
属膜パターン表面に凹凸形状を形成するためのエッチン
グマスクを形成する工程と、前記埋め込み用金属膜と前
記エッチングマスクをエッチバック法によりエッチング
を行い、前記コンタクトホール内に凹凸形状の表面を有
する埋め込み金属膜パターンを形成する工程とを有する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 埋め込み用金属膜がタングステン膜から
成ることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項３】 エッチングマスクがチタン膜から成るこ
とを特徴とする請求項１又は請求項２記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9075391A JPH10270551A (ja) | 1997-03-27 | 1997-03-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9075391A JPH10270551A (ja) | 1997-03-27 | 1997-03-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270551A true JPH10270551A (ja) | 1998-10-09 |
Family
ID=13574853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9075391A Pending JPH10270551A (ja) | 1997-03-27 | 1997-03-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270551A (ja) |
-
1997
- 1997-03-27 JP JP9075391A patent/JPH10270551A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2661089B2 (ja) | 材料層の平坦化方法 | |
| US6855610B2 (en) | Method of forming self-aligned contact structure with locally etched gate conductive layer | |
| JPH1064996A (ja) | 半導体装置の自己整合的金属配線形成方法 | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JP3932345B2 (ja) | 象嵌技法を利用した微細金属パターン形成方法 | |
| JPH10270551A (ja) | 半導体装置の製造方法 | |
| JPH11121457A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JPH02281757A (ja) | 半導体装置 | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| KR100425935B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100265850B1 (ko) | 반도체장치의금속배선형성방법 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JPH0629409A (ja) | 半導体装置の製造方法 | |
| KR100427718B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2000003883A (ja) | 半導体装置の製造方法 | |
| JPS6273645A (ja) | 半導体装置の製造方法 | |
| JPH06326098A (ja) | 半導体装置の製造方法 | |
| JPS6159747A (ja) | 半導体装置の製造方法 | |
| JPH07273061A (ja) | コンタクトの形成方法 | |
| JPH1187492A (ja) | 半導体装置の製造方法 | |
| JPH04208519A (ja) | 半導体装置のコンタクト形成方法 | |
| KR20030083086A (ko) | 반도체 소자의 커패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20091022 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20101022 |
|
| LAPS | Cancellation because of no payment of annual fees |