JPH10260746A - バンドギャップ基準回路およびその方法 - Google Patents
バンドギャップ基準回路およびその方法Info
- Publication number
- JPH10260746A JPH10260746A JP10088018A JP8801898A JPH10260746A JP H10260746 A JPH10260746 A JP H10260746A JP 10088018 A JP10088018 A JP 10088018A JP 8801898 A JP8801898 A JP 8801898A JP H10260746 A JPH10260746 A JP H10260746A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- voltage
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 特性の操作および加工における変更を個別に
できる低コストバンドギャップ基準電圧発生装置を提供
する。 【解決手段】 バンドギャップ基準電圧が、動作基準電
圧の温度変化に実質的に影響の無い選択可能なバンドギ
ャップ基準電圧を提供する。温度係数補償トランジスタ
に流れる電流（I2）によって結果的にもたらされる最終
的な曲率は、負の温度係数を有するトランジスタのVbe
電圧における変化に、正の温度係数を有するトランジス
タのVbe電圧における変化を足して、温度係数補償トラ
ンジスタのVbe電圧における変化を引いた値に、等し
い。温度係数補償トランジスタに流れる電流（I2）に非
線形性は、補償電流を選択することによって適正化さ
れ、補償電流（I0）が、温度係数補償トランジスタに流
れる電流（I2）の特性曲度または曲率を最少にするよう
に温度係数に関連する。
できる低コストバンドギャップ基準電圧発生装置を提供
する。 【解決手段】 バンドギャップ基準電圧が、動作基準電
圧の温度変化に実質的に影響の無い選択可能なバンドギ
ャップ基準電圧を提供する。温度係数補償トランジスタ
に流れる電流（I2）によって結果的にもたらされる最終
的な曲率は、負の温度係数を有するトランジスタのVbe
電圧における変化に、正の温度係数を有するトランジス
タのVbe電圧における変化を足して、温度係数補償トラ
ンジスタのVbe電圧における変化を引いた値に、等し
い。温度係数補償トランジスタに流れる電流（I2）に非
線形性は、補償電流を選択することによって適正化さ
れ、補償電流（I0）が、温度係数補償トランジスタに流
れる電流（I2）の特性曲度または曲率を最少にするよう
に温度係数に関連する。
Description
【０００１】
【産業上の利用分野】本発明は一般に集積回路に関し、
特にバンドギャップ基準電圧を発生する集積回路に関す
る。
特にバンドギャップ基準電圧を発生する集積回路に関す
る。
【０００２】
【従来の技術および発明が解決しようとする課題】電子
回路（例えば、セルラ電話、ラップトップコンピュー
タ、コーダ／デコーダおよび電圧調整器）には、安定
な、かつ正確な基準電圧が実際の動作に必要である。し
かしながら、回路動作中に生じる温度変化のために、基
準電圧を一定に維持することができないことがある。そ
こで、バンドギャップ基準電圧発生装置（bandgap refe
rence voltage generator）として知られる回路が、基
準電圧の温度依存性を補い、一定の基準電圧を印加する
ために使用される。
回路（例えば、セルラ電話、ラップトップコンピュー
タ、コーダ／デコーダおよび電圧調整器）には、安定
な、かつ正確な基準電圧が実際の動作に必要である。し
かしながら、回路動作中に生じる温度変化のために、基
準電圧を一定に維持することができないことがある。そ
こで、バンドギャップ基準電圧発生装置（bandgap refe
rence voltage generator）として知られる回路が、基
準電圧の温度依存性を補い、一定の基準電圧を印加する
ために使用される。
【０００３】典型的に、バンドギャップ基準電圧発生装
置は、所定の動作温度範囲を超えた電圧においても、1
パーセント未満しか変化しない基準電圧をもたらさなけ
ればならない。基準電圧発生装置の機能の一特徴は、基
準電圧 対 温度のプロットの形にある。そのプロット
は、基準電圧が下降するポイントに温度が到達して反曲
するまで、温度が上昇するに従い、基準電圧が上昇する
ことに、特徴がある。このプロットの曲率は、温度によ
る反応の特性曲度（characteristic bow）と呼称されて
いる。
置は、所定の動作温度範囲を超えた電圧においても、1
パーセント未満しか変化しない基準電圧をもたらさなけ
ればならない。基準電圧発生装置の機能の一特徴は、基
準電圧 対 温度のプロットの形にある。そのプロット
は、基準電圧が下降するポイントに温度が到達して反曲
するまで、温度が上昇するに従い、基準電圧が上昇する
ことに、特徴がある。このプロットの曲率は、温度によ
る反応の特性曲度（characteristic bow）と呼称されて
いる。
【０００４】バンドギャップ基準電圧を発生させる通常
の技術では、基準電圧を発生させるための薄膜レジスタ
（thin film resistor）を使用する。薄膜レジスタは、
約0の温度係数を有するが、追加の工程段階を必要とす
るので、集積回路のコストがくなってしまう。
の技術では、基準電圧を発生させるための薄膜レジスタ
（thin film resistor）を使用する。薄膜レジスタは、
約0の温度係数を有するが、追加の工程段階を必要とす
るので、集積回路のコストがくなってしまう。
【０００５】従って、安定した、かつ正確な基準電圧を
印加するための改善された方法および回路があれば有益
である。さらに、トランジスタのベースーエミッタ間電
圧の温度係数に影響する第２オーダー（second order）
を補うことも有益である。加えて、特性の操作および加
工（operating and process characteristics）におけ
る変更を個別にできる低コストバンドギャップ基準電圧
発生装置の提供が望まれる。
印加するための改善された方法および回路があれば有益
である。さらに、トランジスタのベースーエミッタ間電
圧の温度係数に影響する第２オーダー（second order）
を補うことも有益である。加えて、特性の操作および加
工（operating and process characteristics）におけ
る変更を個別にできる低コストバンドギャップ基準電圧
発生装置の提供が望まれる。
【０００６】
【好適実施例の詳細な説明】一般に、本発明は、実質的
に、動作中の基準回路の温度変化に反応しない選択可能
バンドギャップ基準電圧を提供する。本発明の一実施例
としては、正の温度係数を有する電流が、負の温度係数
を有する電流に加わり、実質的に0温度係数を有する電
流を生成する。さらに詳しくは、その負の温度係数を有
する電流もまた、２次の非線形性を有し、電流発生バン
ドギャップ基準電圧における非線形性を補うするように
選択される。
に、動作中の基準回路の温度変化に反応しない選択可能
バンドギャップ基準電圧を提供する。本発明の一実施例
としては、正の温度係数を有する電流が、負の温度係数
を有する電流に加わり、実質的に0温度係数を有する電
流を生成する。さらに詳しくは、その負の温度係数を有
する電流もまた、２次の非線形性を有し、電流発生バン
ドギャップ基準電圧における非線形性を補うするように
選択される。
【０００７】図１は、本発明に従った、バンドギャップ
基準電圧回路１０の概要図である。基準電圧回路１０
は、比例絶対温度（proportional to absolute tempera
ture(PTAT)）電源１２、金属酸化膜半導体電界効果トラ
ンジスタ（MOSFET）２８、カレントミラー回路３４、ト
ランジスタ４０および抵抗４２、４４から構成される。
より詳細には、PTAT電源１２は、１つの端子がトランジ
スタ１８のエミッタ端子および電力供給端子（例えば、
接地のように動作電位を受けるために接続される）に共
通に接続される抵抗器１４を含む。抵抗器１４の他の端
子は、トランジスタ１６のエミッタ端子に接続される。
トランジスタ１６のベース端子は、トランジスタ１８の
コレクタ端子およびトランジスタ２２のエミッタ端子
に、共通に接続される。トランジスタ１８のベース端子
は、トランジスタ１６のコレクタ端子およびトランジス
タ２０のエミッタ端子に共通に接続される。トランジス
タ２０、２２のベース端子は、共通に接続し、PTAT電源
１２の入力２４にもたらされる。トランジスタ２０、２
２のコレクタ端子は、PTAT電源１２の出力３２および入
力２６をそれぞれもたらす。当業者であれば気付くよう
に、トランジスタのベース端子は、制御電極とも呼称さ
れ、コレクタおよびエミッタ端子は、電流電極（curren
t carrying electrodes）とも呼称される。バンドギャ
ップ基準電圧回路１０は、バイポーラの工程、相補型金
属酸化膜半導体（CMOS）工程またはバイポーラと相補型
金属酸化膜半導体との結合（BICMOS）工程を使用して製
造され得る。
基準電圧回路１０の概要図である。基準電圧回路１０
は、比例絶対温度（proportional to absolute tempera
ture(PTAT)）電源１２、金属酸化膜半導体電界効果トラ
ンジスタ（MOSFET）２８、カレントミラー回路３４、ト
ランジスタ４０および抵抗４２、４４から構成される。
より詳細には、PTAT電源１２は、１つの端子がトランジ
スタ１８のエミッタ端子および電力供給端子（例えば、
接地のように動作電位を受けるために接続される）に共
通に接続される抵抗器１４を含む。抵抗器１４の他の端
子は、トランジスタ１６のエミッタ端子に接続される。
トランジスタ１６のベース端子は、トランジスタ１８の
コレクタ端子およびトランジスタ２２のエミッタ端子
に、共通に接続される。トランジスタ１８のベース端子
は、トランジスタ１６のコレクタ端子およびトランジス
タ２０のエミッタ端子に共通に接続される。トランジス
タ２０、２２のベース端子は、共通に接続し、PTAT電源
１２の入力２４にもたらされる。トランジスタ２０、２
２のコレクタ端子は、PTAT電源１２の出力３２および入
力２６をそれぞれもたらす。当業者であれば気付くよう
に、トランジスタのベース端子は、制御電極とも呼称さ
れ、コレクタおよびエミッタ端子は、電流電極（curren
t carrying electrodes）とも呼称される。バンドギャ
ップ基準電圧回路１０は、バイポーラの工程、相補型金
属酸化膜半導体（CMOS）工程またはバイポーラと相補型
金属酸化膜半導体との結合（BICMOS）工程を使用して製
造され得る。
【０００８】MOSFET２８のゲート端子は、カレントミラ
ー回路３４の出力３０および、PTAT電源１２の入力２６
に、共通に接続される。MOSFET２８のソース端子は、PT
AT電源１２の入力２４に接続される。MOSFET２８のドレ
イン端子は、例えばVccのような動作電位を受けるため
に結合せられる電力供給端子に接続される。当業者であ
れば気付くように、MOSFETのゲート端子は、制御電力と
も呼称され、ソースおよびドレイン端子は、電流電極と
も呼称される。
ー回路３４の出力３０および、PTAT電源１２の入力２６
に、共通に接続される。MOSFET２８のソース端子は、PT
AT電源１２の入力２４に接続される。MOSFET２８のドレ
イン端子は、例えばVccのような動作電位を受けるため
に結合せられる電力供給端子に接続される。当業者であ
れば気付くように、MOSFETのゲート端子は、制御電力と
も呼称され、ソースおよびドレイン端子は、電流電極と
も呼称される。
【０００９】さらに、トランジスタ４０のベース端子お
よびコレクタ端子は、PTAT電源１２の入力２４および出
力３２に、それぞれ接続される。トランジスタ４０のエ
ミッタ端子は、抵抗器４２の一端子に接続される。抵抗
器４２の他方の端子は、例えばアースのような動作電位
を受けるために接合せられる電力供給端子および抵抗器
４４の一端子に、共通に接続される。トランジスタ４４
の他方の端子は、基準電圧回路１０の出力端子４６とし
ても用いられる。カレントミラー回路３４は、動作電位
Vccを受ける電力供給端子に接続される端子、トランジ
スタ２０、４０のコレクタ端子に共通に接続される入力
３６、並びに基準電圧回路１０の端子４６に接続せられ
る出力３８を、有する。
よびコレクタ端子は、PTAT電源１２の入力２４および出
力３２に、それぞれ接続される。トランジスタ４０のエ
ミッタ端子は、抵抗器４２の一端子に接続される。抵抗
器４２の他方の端子は、例えばアースのような動作電位
を受けるために接合せられる電力供給端子および抵抗器
４４の一端子に、共通に接続される。トランジスタ４４
の他方の端子は、基準電圧回路１０の出力端子４６とし
ても用いられる。カレントミラー回路３４は、動作電位
Vccを受ける電力供給端子に接続される端子、トランジ
スタ２０、４０のコレクタ端子に共通に接続される入力
３６、並びに基準電圧回路１０の端子４６に接続せられ
る出力３８を、有する。
【００１０】抵抗器１４、４２、４４は、インプラント
された抵抗器であるが、拡散抵抗器、離散的抵抗器、薄
膜抵抗器、金属膜抵抗器、などでもよいことに注意され
たい。抵抗器の種類は本実施例に限定しない。しかし、
抵抗器１４、４２、４４は、好適には、同種の抵抗器で
ある。抵抗器４４は、ターミナル４６で出力電圧として
上昇せられる電圧の一部分を選択するための供給栓部分
（provide tap point）に連続して接続される複数の抵
抗から構成され得る。
された抵抗器であるが、拡散抵抗器、離散的抵抗器、薄
膜抵抗器、金属膜抵抗器、などでもよいことに注意され
たい。抵抗器の種類は本実施例に限定しない。しかし、
抵抗器１４、４２、４４は、好適には、同種の抵抗器で
ある。抵抗器４４は、ターミナル４６で出力電圧として
上昇せられる電圧の一部分を選択するための供給栓部分
（provide tap point）に連続して接続される複数の抵
抗から構成され得る。
【００１１】図２は、いくつかのトランジスタの非線形
なベースーエミッタ間電圧温度ドリフトを示した連続し
たプロット５０の図である。横軸は、温度を度（℃）で
表し、縦軸は、ベースーエミッタ間のジャンクション電
圧（Vbe）の非線形な電圧の動きをミリボルト（mv）で
表している。プロット２０A、１８A、４０Aが、-55℃〜
+125℃の温度範囲に亘って示されている。そのプロット
は、温度が-55℃以上において、上昇するに従い、電圧
変化（voltage drift）を示す特性曲線の曲度または特
性の曲率が上昇する。ある温度（例えば、約25℃）での
電圧変化の頂上部分を過ぎると、その電圧変化は、数値
的に下降していく。曲率の大きさ（amount of curvatur
e）は、トランジスタ４０、１８、２０のベースーエミ
ッタ間ジャンクションを介して流れる電流の温度係数に
依存する。
なベースーエミッタ間電圧温度ドリフトを示した連続し
たプロット５０の図である。横軸は、温度を度（℃）で
表し、縦軸は、ベースーエミッタ間のジャンクション電
圧（Vbe）の非線形な電圧の動きをミリボルト（mv）で
表している。プロット２０A、１８A、４０Aが、-55℃〜
+125℃の温度範囲に亘って示されている。そのプロット
は、温度が-55℃以上において、上昇するに従い、電圧
変化（voltage drift）を示す特性曲線の曲度または特
性の曲率が上昇する。ある温度（例えば、約25℃）での
電圧変化の頂上部分を過ぎると、その電圧変化は、数値
的に下降していく。曲率の大きさ（amount of curvatur
e）は、トランジスタ４０、１８、２０のベースーエミ
ッタ間ジャンクションを介して流れる電流の温度係数に
依存する。
【００１２】プロット２０Aは、トランジスタ２０にお
けるその温度に亘る場合のVbe電圧変化の非線形性を図
示している。トランジスタ２０を介して流れるコレクタ
電流I1が、絶対温度（PTAT電流）に比例し、正の温度係
数を有する。プロット１８Aは、トランジスタ１８のそ
の温度に亘る場合のVbe電圧変化の非線形性を示してい
る。トランジスタ１８を介して流れる電流は抵抗器４４
の温度係数の負値と等しい温度係数を有する。プロット
１８Aの曲率は、プロット２０Aの曲率よりも大きい。ト
ランジスタ１８を介して流れる電流はまた、ゼロ温度係
数を有する抵抗器が回路に使用される場合、ゼロ温度係
数を有する。プロット４０Aは、トランジスタ４０のそ
の温度に亘る場合のVbe電圧変化の非線形性を示してい
る。トランジスタ４０を介して流れる電流は、負の温度
係数を有し、そのプロット４０Aの曲率は、プロット２
０Aまたはプロット１８Aのどちらの曲率よりも大きい。
けるその温度に亘る場合のVbe電圧変化の非線形性を図
示している。トランジスタ２０を介して流れるコレクタ
電流I1が、絶対温度（PTAT電流）に比例し、正の温度係
数を有する。プロット１８Aは、トランジスタ１８のそ
の温度に亘る場合のVbe電圧変化の非線形性を示してい
る。トランジスタ１８を介して流れる電流は抵抗器４４
の温度係数の負値と等しい温度係数を有する。プロット
１８Aの曲率は、プロット２０Aの曲率よりも大きい。ト
ランジスタ１８を介して流れる電流はまた、ゼロ温度係
数を有する抵抗器が回路に使用される場合、ゼロ温度係
数を有する。プロット４０Aは、トランジスタ４０のそ
の温度に亘る場合のVbe電圧変化の非線形性を示してい
る。トランジスタ４０を介して流れる電流は、負の温度
係数を有し、そのプロット４０Aの曲率は、プロット２
０Aまたはプロット１８Aのどちらの曲率よりも大きい。
【００１３】水平な線５１（プロット２０A、１８A、４
０Aの頂上部分でのポイントで描かれている）が、ゼロ
基準線である。所与の温度でのその電圧変化の非線形性
の度合いは、所定のプロットにおけるVbe電圧変化の非
線形性の値と、水平な線５１上の同温度での値との間の
相違として測定される。実施例によると、温度125℃で
のトランジスタ２０の電圧変化非線形性の大きさは、+1
25℃でのプロット２０Aの値と、水平な線５１との間の
電圧の相違である。
０Aの頂上部分でのポイントで描かれている）が、ゼロ
基準線である。所与の温度でのその電圧変化の非線形性
の度合いは、所定のプロットにおけるVbe電圧変化の非
線形性の値と、水平な線５１上の同温度での値との間の
相違として測定される。実施例によると、温度125℃で
のトランジスタ２０の電圧変化非線形性の大きさは、+1
25℃でのプロット２０Aの値と、水平な線５１との間の
電圧の相違である。
【００１４】動作においてバンドギャップ基準電圧回路
１０は、曲率の調整をもたらし、温度を超えたときの基
準電圧における非線形性を小さくするようにする。図１
にもどり、PTAT回路１２に、正の温度係数を有する出力
電圧I1が発生する。電流I1は、負の温度係数を有する電
流I2に加わり、電流IRを成す。その電流IRは、電流ミラ
ー回路３４の入力３６に送られる。電流IRは、カレント
ミラー回路３４の出力３０、３８に鏡影する（mirrore
d）。
１０は、曲率の調整をもたらし、温度を超えたときの基
準電圧における非線形性を小さくするようにする。図１
にもどり、PTAT回路１２に、正の温度係数を有する出力
電圧I1が発生する。電流I1は、負の温度係数を有する電
流I2に加わり、電流IRを成す。その電流IRは、電流ミラ
ー回路３４の入力３６に送られる。電流IRは、カレント
ミラー回路３４の出力３０、３８に鏡影する（mirrore
d）。
【００１５】好適には、電流I1、I2の温度係数は互いに
打ち消しあい、それによって、電流IRから鏡影せられる
電流ITが、出力４６において実質的なゼロ温度係数電圧
をもたらす。カレントミラー３４により、出力３０にお
いて生成された電流は、PTAT回路１２内に入力され、電
流I0として同定する。電流I0は、電流IRに比例し、その
比例定数は、トランジスタ１６、１８、２０、２２のエ
ミッタ領域に従い設定される。例えば、トランジスタ１
８、２２のエミッタ領域をトランジスタ２０のエミッタ
領域とそれぞれ同一および2倍に選択することによっ
て、電流I0の値は電流IRの値の半分に設定し得る。電流
I1は次式のように与えられる： I1=(VT*ln(n))/R14 ただし：VTは、サーマルボルテージ（thermal voltag
e） kT/q；kは、ボルツマン定数；qは、電子の電荷；T
は、絶対温度（ケルビン（degrees Kelvin））；nは、
トランジスタ２０のエミッタ領域に対するトランジスタ
１６のエミッタ領域の比率である；およびR14は、抵抗
器１４の抵抗値である。
打ち消しあい、それによって、電流IRから鏡影せられる
電流ITが、出力４６において実質的なゼロ温度係数電圧
をもたらす。カレントミラー３４により、出力３０にお
いて生成された電流は、PTAT回路１２内に入力され、電
流I0として同定する。電流I0は、電流IRに比例し、その
比例定数は、トランジスタ１６、１８、２０、２２のエ
ミッタ領域に従い設定される。例えば、トランジスタ１
８、２２のエミッタ領域をトランジスタ２０のエミッタ
領域とそれぞれ同一および2倍に選択することによっ
て、電流I0の値は電流IRの値の半分に設定し得る。電流
I1は次式のように与えられる： I1=(VT*ln(n))/R14 ただし：VTは、サーマルボルテージ（thermal voltag
e） kT/q；kは、ボルツマン定数；qは、電子の電荷；T
は、絶対温度（ケルビン（degrees Kelvin））；nは、
トランジスタ２０のエミッタ領域に対するトランジスタ
１６のエミッタ領域の比率である；およびR14は、抵抗
器１４の抵抗値である。
【００１６】電流I2は次式のように与えられる： I2=(Vbe18+Vbe20-Vbe40)/R42 ただし：Vbe18は、トランジスタ１８のベースーエミッ
タ間電圧；Vbe20は、トランジスタ２０のベースーエミ
ッタ間電圧；Vbe40は、トランジスタ４０のベースーエ
ミッタ間電圧；およびR42は、抵抗器４２の抵抗値であ
る。バイポーラトランジスタのVbeは、トランジスタを
製造するために使用されるウェハ製造工程に、並びにト
ランジスタに流れる電流の温度係数に、依存する。本発
明は、トランジスタ１８、２０、４０のVbeの変化を生
じさせた温度を補償してきた抵抗器４２にかかる電圧を
設定することにより、電流I2の温度変化による非線形性
を軽減させる。抵抗器４２にかかる電圧は、トランジス
タ１８のVbe電圧とトランジスタ２０のVbe電圧との和か
ら、トランジスタ４０のVbe電圧を減じたものに等しく
設定される。このように、電流I2の曲率は、トランジス
タ１８のVbeにおける電圧変化の非線形性の曲率とトラ
ンジスタ２０のVbeにおける電圧変化の非線形性の曲率
との和から、トランジスタ４０のVbeにおける電圧変化
の非線形性の曲率を減じたものに等しい。例えば、選択
されたの温度において、トランジスタ１８、２０、４０
のVbe電圧変化値の大きさは、水平な線５１と線５２の
値との間の差として表される。その線５２は、選択され
たの温度での（１）水平な線５１とトランジスタ１８の
Vbe電圧変化値との間の差、（２）水平な線５１とトラ
ンジスタ２０のVbe電圧変化値との間の差、（３）水平
な線５１とトランジスタ４０のVbe電圧変化値との間の
差、の和である。
タ間電圧；Vbe20は、トランジスタ２０のベースーエミ
ッタ間電圧；Vbe40は、トランジスタ４０のベースーエ
ミッタ間電圧；およびR42は、抵抗器４２の抵抗値であ
る。バイポーラトランジスタのVbeは、トランジスタを
製造するために使用されるウェハ製造工程に、並びにト
ランジスタに流れる電流の温度係数に、依存する。本発
明は、トランジスタ１８、２０、４０のVbeの変化を生
じさせた温度を補償してきた抵抗器４２にかかる電圧を
設定することにより、電流I2の温度変化による非線形性
を軽減させる。抵抗器４２にかかる電圧は、トランジス
タ１８のVbe電圧とトランジスタ２０のVbe電圧との和か
ら、トランジスタ４０のVbe電圧を減じたものに等しく
設定される。このように、電流I2の曲率は、トランジス
タ１８のVbeにおける電圧変化の非線形性の曲率とトラ
ンジスタ２０のVbeにおける電圧変化の非線形性の曲率
との和から、トランジスタ４０のVbeにおける電圧変化
の非線形性の曲率を減じたものに等しい。例えば、選択
されたの温度において、トランジスタ１８、２０、４０
のVbe電圧変化値の大きさは、水平な線５１と線５２の
値との間の差として表される。その線５２は、選択され
たの温度での（１）水平な線５１とトランジスタ１８の
Vbe電圧変化値との間の差、（２）水平な線５１とトラ
ンジスタ２０のVbe電圧変化値との間の差、（３）水平
な線５１とトランジスタ４０のVbe電圧変化値との間の
差、の和である。
【００１７】電流I1は、トランジスタ１８、２２が同じ
だけのエミッタ面積を有するかぎり、電流I0の大きさに
よっては影響を受けないことに注意されたい。しかし、
電流I0の大きさは、電流I2に影響を与える線形および非
線形の温度変化の両方を含む。より詳細には、電流I0の
非線形の部分は、それが、ある温度範囲に対して変化す
る場合、トランジスタ１８、２０、４０のベースーエミ
ッタ間電圧が変化する。図２には、トランジスタ１８、
２０、４０のベースーエミッタ間電圧変化の非線形性を
示す。トランジスタ１８、２０、４０のベースーエミッ
タ間電圧は、図２に示すように、弓形の非線形特性（bo
w-shaped nonlinearity characteristic）にドリフトす
る。非線形ドリフトの大きさは、各トランジスタをを介
して流れる電流の温度特性に依存する。電流I2の曲率
は、トランジスタ１８の曲率とトランジスタ２０の曲率
との和から、トランジスタ４０の曲率を減じたものに依
存する。電流I2の曲率は、Vbe18とVbe20との和からV
be40を減じたものに比例する。このように、トランジス
タ４０のVbe電圧の曲率は、電流I0の前もっての選択に
よって、補うことができる。所定の温度において、トラ
ンジスタ１８のベースーエミッタ間電圧とトランジスタ
２０のベースーエミッタ間電圧との和から、トランジス
タ４０のベースーエミッタ間電圧を減じたものが実質的
に一定であるように、電流I0は選択される。
だけのエミッタ面積を有するかぎり、電流I0の大きさに
よっては影響を受けないことに注意されたい。しかし、
電流I0の大きさは、電流I2に影響を与える線形および非
線形の温度変化の両方を含む。より詳細には、電流I0の
非線形の部分は、それが、ある温度範囲に対して変化す
る場合、トランジスタ１８、２０、４０のベースーエミ
ッタ間電圧が変化する。図２には、トランジスタ１８、
２０、４０のベースーエミッタ間電圧変化の非線形性を
示す。トランジスタ１８、２０、４０のベースーエミッ
タ間電圧は、図２に示すように、弓形の非線形特性（bo
w-shaped nonlinearity characteristic）にドリフトす
る。非線形ドリフトの大きさは、各トランジスタをを介
して流れる電流の温度特性に依存する。電流I2の曲率
は、トランジスタ１８の曲率とトランジスタ２０の曲率
との和から、トランジスタ４０の曲率を減じたものに依
存する。電流I2の曲率は、Vbe18とVbe20との和からV
be40を減じたものに比例する。このように、トランジス
タ４０のVbe電圧の曲率は、電流I0の前もっての選択に
よって、補うことができる。所定の温度において、トラ
ンジスタ１８のベースーエミッタ間電圧とトランジスタ
２０のベースーエミッタ間電圧との和から、トランジス
タ４０のベースーエミッタ間電圧を減じたものが実質的
に一定であるように、電流I0は選択される。
【００１８】カレントミラー３４によって、出力３８で
生じる電流は、抵抗器４４内に入力され、それにより、
出力４６に実質的ゼロ温度係数を有するバンドギャップ
基準電圧を生成する。
生じる電流は、抵抗器４４内に入力され、それにより、
出力４６に実質的ゼロ温度係数を有するバンドギャップ
基準電圧を生成する。
【００１９】図３は、本発明に従った、調整されたバン
ドギャップ基準回路６０の概要図である。この図におい
て、同一の参照番号が、同一の構成要素を示すために使
用されていることに注意されたい。調整されたバンドギ
ャップ基準回路６０は、PTAT電源１２、ベータ補償回路
（beta compensation circuit）６１、トランジスタ４
０、MOSFET８４、抵抗器４２、４４、カレントミラー回
路３４および基準電圧調整回路（reference voltage tr
im circuit）９０から構成される。さらに、ベータはト
ランジスタの電流利得であり、ベース電流に対するコレ
クタ電流の比率、即ち、ベータ(β)=Ic/Ibである。ベー
タ補償回路６１は、NPNトランジスタ６２、６４、６８
およびMOSFET６６を含む。より詳細には、トランジスタ
６２のエミッタ端子は、、供給電位を受けるために結合
する供給端子（例えば、アースなど）に、接続される。
トランジスタ６２、６４は、ダイオード接続される（di
ode connected）。換言すると、トランジスタ６２のベ
ースおよびコレクタ端子は、共通に、互いに接続し、か
つトランジスタ６４のエミッタ端子に接続される。この
ように、入力２４は、２個のダイオード（即ち、トラン
ジスタ６２、６４のベースーエミッタ間ジャンクショ
ン）を介して、ソース基準に結合される。MOSFET６６の
ゲート端子は、PTAT電源１２の入力２６に接続される。
MOAFET６６のドレイン端子は、トランジスタ６８のエミ
ッタ端子に接続される。トランジスタ６８のベース端子
は、PTAT電源１２の出力３２およびカレントミラー回路
３４の入力３６に、共通に接続される。トランジスタ６
８のコレクタ端子は、動作電圧（例えば、Vcc）を受け
るために結合される電力供給端子に接続される。
ドギャップ基準回路６０の概要図である。この図におい
て、同一の参照番号が、同一の構成要素を示すために使
用されていることに注意されたい。調整されたバンドギ
ャップ基準回路６０は、PTAT電源１２、ベータ補償回路
（beta compensation circuit）６１、トランジスタ４
０、MOSFET８４、抵抗器４２、４４、カレントミラー回
路３４および基準電圧調整回路（reference voltage tr
im circuit）９０から構成される。さらに、ベータはト
ランジスタの電流利得であり、ベース電流に対するコレ
クタ電流の比率、即ち、ベータ(β)=Ic/Ibである。ベー
タ補償回路６１は、NPNトランジスタ６２、６４、６８
およびMOSFET６６を含む。より詳細には、トランジスタ
６２のエミッタ端子は、、供給電位を受けるために結合
する供給端子（例えば、アースなど）に、接続される。
トランジスタ６２、６４は、ダイオード接続される（di
ode connected）。換言すると、トランジスタ６２のベ
ースおよびコレクタ端子は、共通に、互いに接続し、か
つトランジスタ６４のエミッタ端子に接続される。この
ように、入力２４は、２個のダイオード（即ち、トラン
ジスタ６２、６４のベースーエミッタ間ジャンクショ
ン）を介して、ソース基準に結合される。MOSFET６６の
ゲート端子は、PTAT電源１２の入力２６に接続される。
MOAFET６６のドレイン端子は、トランジスタ６８のエミ
ッタ端子に接続される。トランジスタ６８のベース端子
は、PTAT電源１２の出力３２およびカレントミラー回路
３４の入力３６に、共通に接続される。トランジスタ６
８のコレクタ端子は、動作電圧（例えば、Vcc）を受け
るために結合される電力供給端子に接続される。
【００２０】カレントミラー回路３４は、MOSFET８４の
ソース端子に接続される出力３８を有する。MOSFET８４
のゲート端子が、端子８５の役割をもち、MOSFET８４の
ドレイン端子が、抵抗器４４の一端子に接続される。抵
抗器４４の他方の端子は、例えば、ソースの電位を受け
るために結合される電力供給端子に、接続される。端子
８５における信号は、カレントミラー回路３４からもた
らされる、MOSFET８４、９６、１００のゲート端子のた
めの電圧バイアスである。
ソース端子に接続される出力３８を有する。MOSFET８４
のゲート端子が、端子８５の役割をもち、MOSFET８４の
ドレイン端子が、抵抗器４４の一端子に接続される。抵
抗器４４の他方の端子は、例えば、ソースの電位を受け
るために結合される電力供給端子に、接続される。端子
８５における信号は、カレントミラー回路３４からもた
らされる、MOSFET８４、９６、１００のゲート端子のた
めの電圧バイアスである。
【００２１】電圧基準調整回路９０は、バッファ回路９
２および電流操作回路（current steering circuit）９
４から成る。バッファ回路９２は、電流操作回路９４の
入力としての役割をはたす√入力を有し、ノード８６に
接続される。バッファ回路９２の出力は、電流操作回路
９４の出力としての役割をはたし、調整されたバンドギ
ャップ基準回路６０の出力として端子１０４に接続され
る。ヒュージブルリンク９８の一端子およびヒュージブ
ルリンク１０２の一端子が、バッファ回路９２の出力に
接続される。ヒュージブルリンク９８の他方の端子は、
MOSFET９６のドレイン端子に接続し、ヒュージブルリン
ク１０２の他方の端子は、MOSFET１００のドレイン端子
に接続される。MOSFET９６、１００のソース端子は、共
通に、互いに接続し、かつMOSFET８４のソース端子に接
続される。追加のMOSFETとヒュージブルリンクとの合成
体（combination）が、MOSFET９６、１００およびヒュ
ージブルリンク９８、１０２に、並列に接続し得る。電
流操作回路９４におけるMOSFETとヒュージブルリンクと
の合成体の数は、本実施例に限定されない。
２および電流操作回路（current steering circuit）９
４から成る。バッファ回路９２は、電流操作回路９４の
入力としての役割をはたす√入力を有し、ノード８６に
接続される。バッファ回路９２の出力は、電流操作回路
９４の出力としての役割をはたし、調整されたバンドギ
ャップ基準回路６０の出力として端子１０４に接続され
る。ヒュージブルリンク９８の一端子およびヒュージブ
ルリンク１０２の一端子が、バッファ回路９２の出力に
接続される。ヒュージブルリンク９８の他方の端子は、
MOSFET９６のドレイン端子に接続し、ヒュージブルリン
ク１０２の他方の端子は、MOSFET１００のドレイン端子
に接続される。MOSFET９６、１００のソース端子は、共
通に、互いに接続し、かつMOSFET８４のソース端子に接
続される。追加のMOSFETとヒュージブルリンクとの合成
体（combination）が、MOSFET９６、１００およびヒュ
ージブルリンク９８、１０２に、並列に接続し得る。電
流操作回路９４におけるMOSFETとヒュージブルリンクと
の合成体の数は、本実施例に限定されない。
【００２２】図４には、曲率を適正化したバンドギャッ
プ基準電圧を示したプロット１１０を図示したものであ
る。その横軸は温度（℃）を表し、縦軸は、ボルト(V)
にて測定されるノード８６、１０４（図３参照）におけ
る基準電圧を表す。調整されたバンドギャップ基準回路
６０におけるトランジスタ１６〜２２、６２、６４、６
８、４０が約400、250または100のうち一のベータ
（β）値を有する場合、プロット１１２、１１４、１１
６は、温度に対する基準電圧の変化を示す。
プ基準電圧を示したプロット１１０を図示したものであ
る。その横軸は温度（℃）を表し、縦軸は、ボルト(V)
にて測定されるノード８６、１０４（図３参照）におけ
る基準電圧を表す。調整されたバンドギャップ基準回路
６０におけるトランジスタ１６〜２２、６２、６４、６
８、４０が約400、250または100のうち一のベータ
（β）値を有する場合、プロット１１２、１１４、１１
６は、温度に対する基準電圧の変化を示す。
【００２３】動作において、トランジスタ６８によっ
て、トランジスタ２０、４０内にベース電流が注入され
る。操作にわたり、トランジスタ（例えば、トランジス
タ２０、４０）のベータが、減少すると、そのトランジ
スタは、コレクタ電流をトランジスタに供給するため
に、より多くのベース電流を必要とする。トランジスタ
６８のベース電流は、トランジスタ２０、４０のコレク
タ電流に加わる。次に、その電流は、カレントミラー回
路３４内へ供給される。しかし、トランジスタ６８のベ
ース電流が、トランジスタ２０、４０のベース電流と一
致する場合、ベース電流が完全に相殺され、その曲率は
減少しない、ことに注意されたい。好適には、トランジ
スタ６８のベース電流は、トランジスタ２０、４０のベ
ース電流よりも小さい。
て、トランジスタ２０、４０内にベース電流が注入され
る。操作にわたり、トランジスタ（例えば、トランジス
タ２０、４０）のベータが、減少すると、そのトランジ
スタは、コレクタ電流をトランジスタに供給するため
に、より多くのベース電流を必要とする。トランジスタ
６８のベース電流は、トランジスタ２０、４０のコレク
タ電流に加わる。次に、その電流は、カレントミラー回
路３４内へ供給される。しかし、トランジスタ６８のベ
ース電流が、トランジスタ２０、４０のベース電流と一
致する場合、ベース電流が完全に相殺され、その曲率は
減少しない、ことに注意されたい。好適には、トランジ
スタ６８のベース電流は、トランジスタ２０、４０のベ
ース電流よりも小さい。
【００２４】トランジスタ２２の電流I0は、ノード８６
における基準電圧の曲率または非線形性を最小にするよ
うに選択される。実施例に従い、その電流I0は、約(I1+
I2)/2の値を有するように選択され得る。一方で、トラ
ンジスタ２０、４０のベース電流を充分に補うベース電
流を供給することにより、トランジスタ６８の電流I
3は、トランジスタのベータの変化に適合するように選
択される。これらの電流は、温度に対して非線形に変化
する。また、実施例によれば、その電流I3は、電流I0と
電流I1との積を1/2倍し、平方根をとったもの、即ち、
√((I0*I1)/2)、とだいたい等しい値を有するように選
択される。
における基準電圧の曲率または非線形性を最小にするよ
うに選択される。実施例に従い、その電流I0は、約(I1+
I2)/2の値を有するように選択され得る。一方で、トラ
ンジスタ２０、４０のベース電流を充分に補うベース電
流を供給することにより、トランジスタ６８の電流I
3は、トランジスタのベータの変化に適合するように選
択される。これらの電流は、温度に対して非線形に変化
する。また、実施例によれば、その電流I3は、電流I0と
電流I1との積を1/2倍し、平方根をとったもの、即ち、
√((I0*I1)/2)、とだいたい等しい値を有するように選
択される。
【００２５】トランジスタ６８、８４および基準電圧調
整回路９０が、トランジスタのベータを変化させる工程
差を打ち消すように調整を施す。図４には、異なるトラ
ンジスタのベータについても、温度に対して実質的に同
様の形を有するノード８６での基準電圧を、調整された
バンドギャップ基準回路６０によって、もたらされる。
調整回路９０は、基準電圧の大きさを適正化するよう
に、トランジスタ４４を介して電流の大きさを変化させ
るオフセット調整電流（offset correction current）
を供給する。複数のMOSFET（例えば、MOSFET９６、１０
０）は、幾何学的に、ゲート長およびゲート幅を2倍（b
inary-weighted）にしている。ヒュージブルリンク９
８、１０２によって、電流は、通常、バッファ回路９
６、１００のそれぞれを介して、バッファ回路９２のア
ースの電位に流れ得る。それによって、調整トランジス
タMOSFET８４および抵抗器４４を介して、電流が、再流
入し（redirected）、流れることができる。例えば、ヒ
ュージブルリンク９８、１０２は、プローブにおける電
流パルスによってオープンし、通常、その電流がそのヒ
ュージブルリンクを介して流れ、それによってノード８
６において基準電圧が上がるために、MOSFET８４および
抵抗器４４内にその電流が再流入する。バッファ回路９
２は、高インピーダンス入力をもたらし、かつ端子１０
４での基準電圧値の緩衝出力（buffered output）をも
たらす。さらに、バッファ回路９２によって、MOSFET
（例えば、MOSFET９６、１００）が、そのMOSFETゲート
面積が２倍になると、正確に電流のスケーリングをもた
らすことのできる共通ドレイン電圧を有し得る。選択的
にリンク（例えば、ヒュージブルリンク９８、１０２）
をオープンにすることにより、調整されたバンドギャッ
プ基準電圧６０は、端子１０４における出力基準電圧を
上げることが可能であり、かつ調整されたバンドギャッ
プ基準電圧６０のトランジスタのベータ値の変化を適正
化させることも可能である。
整回路９０が、トランジスタのベータを変化させる工程
差を打ち消すように調整を施す。図４には、異なるトラ
ンジスタのベータについても、温度に対して実質的に同
様の形を有するノード８６での基準電圧を、調整された
バンドギャップ基準回路６０によって、もたらされる。
調整回路９０は、基準電圧の大きさを適正化するよう
に、トランジスタ４４を介して電流の大きさを変化させ
るオフセット調整電流（offset correction current）
を供給する。複数のMOSFET（例えば、MOSFET９６、１０
０）は、幾何学的に、ゲート長およびゲート幅を2倍（b
inary-weighted）にしている。ヒュージブルリンク９
８、１０２によって、電流は、通常、バッファ回路９
６、１００のそれぞれを介して、バッファ回路９２のア
ースの電位に流れ得る。それによって、調整トランジス
タMOSFET８４および抵抗器４４を介して、電流が、再流
入し（redirected）、流れることができる。例えば、ヒ
ュージブルリンク９８、１０２は、プローブにおける電
流パルスによってオープンし、通常、その電流がそのヒ
ュージブルリンクを介して流れ、それによってノード８
６において基準電圧が上がるために、MOSFET８４および
抵抗器４４内にその電流が再流入する。バッファ回路９
２は、高インピーダンス入力をもたらし、かつ端子１０
４での基準電圧値の緩衝出力（buffered output）をも
たらす。さらに、バッファ回路９２によって、MOSFET
（例えば、MOSFET９６、１００）が、そのMOSFETゲート
面積が２倍になると、正確に電流のスケーリングをもた
らすことのできる共通ドレイン電圧を有し得る。選択的
にリンク（例えば、ヒュージブルリンク９８、１０２）
をオープンにすることにより、調整されたバンドギャッ
プ基準電圧６０は、端子１０４における出力基準電圧を
上げることが可能であり、かつ調整されたバンドギャッ
プ基準電圧６０のトランジスタのベータ値の変化を適正
化させることも可能である。
【００２６】ここまで、本発明の回路および方法が、安
定かつ正確な基準電圧を提供するものであることを理解
されたい。調整されたバンドギャップ基準回路は、実質
的にトランジスタのベースーエミッタ間電圧の温度係数
の二次的影響（second ordereffect）を除去することで
ある。さらに、その調整されたバンドギャップ基準回路
は、動作および工程の特性の変化に係わらず、低コスト
バンドギャップ基準電圧を提供する。
定かつ正確な基準電圧を提供するものであることを理解
されたい。調整されたバンドギャップ基準回路は、実質
的にトランジスタのベースーエミッタ間電圧の温度係数
の二次的影響（second ordereffect）を除去することで
ある。さらに、その調整されたバンドギャップ基準回路
は、動作および工程の特性の変化に係わらず、低コスト
バンドギャップ基準電圧を提供する。
【図面の簡単な説明】
【図１】本発明に従った、基準電圧回路の概要図。
【図２】いくつかのトランジスタの非線形なベースーエ
ミッタ間電圧温度ドリフトを示した連続したプロットの
図。
ミッタ間電圧温度ドリフトを示した連続したプロットの
図。
【図３】本発明に従った、調整したバンドギャップ基準
電圧の概要図。
電圧の概要図。
【図４】本発明に従った、湾曲矯正バンドギャップ基準
電圧を図示したプロットの図。
電圧を図示したプロットの図。
１０、６０ バンドギャップ基準電圧回路 １２ 電源 １４、１６、１８、２０、２２、４０ トランジスタ ２４、２６、３６ 入力 ２８、６６、８４ MOSFET ３０、３２、３８ 出力 ３４ カレントミラー回路 ４２、４４ 抵抗器 ４６ 出力端子 ２０A、１８A、４０A、５０、１１０、１１２、１１
４、１１６ プロット ５１、５２水平な線 ６１ ベータ補償回路 ６２、６４、６８ NPNトランジスタ ８５ 端子 ８６、１０４ ノード ９０ 電圧基準調整回路 ９２ バッファ回路 ９４ 電流操作回路 ９６、１００ バッファ回路 ９８、１０２ ヒュージブルリンク
４、１１６ プロット ５１、５２水平な線 ６１ ベータ補償回路 ６２、６４、６８ NPNトランジスタ ８５ 端子 ８６、１０４ ノード ９０ 電圧基準調整回路 ９２ バッファ回路 ９４ 電流操作回路 ９６、１００ バッファ回路 ９８、１０２ ヒュージブルリンク
Claims (5)
- 【請求項１】 バンドギャップ基準回路であって：第１
入力、第２入力および出力を有する比例絶対温度（PTA
T）電源；制御電極、第１電流電極および第２電流電極
を有する第１トランジスタであって、 当該第１トランジスタの前記制御電極は、前記PTAT電源
の第２入力に結合され、 当該第１トランジスタの前記第１電流電極は、前記PTAT
電源の第１入力に結合される、ところの第１トランジス
タ；第１端子および第２端子を有するカレントミラー回
路であって、 当該カレントミラー回路の第１端子は、前記第１トラン
ジスタの前記制御電極に結合し、 当該カレントミラー回路の第２端子は、前記PTAT電源の
出力に結合される、 ところのカレントミラー回路；および制御電極、第１電
流電極および第２電流電極を有する第２トランジスタで
あって、 当該第２トランジスタの前記制御電極は、前記PTAT電源
の第１入力に結合され、 当該第２トランジスタの前記第２電流電極は、前記PTAT
電源の出力に結合される、 ところの第２トランジスタ；から構成されることを特徴
とするバンドギャップ基準回路。 - 【請求項２】 バンドギャップ基準電圧を発生する方法
であって：第１電流で第１トランジスタを動作させる段
階であって、 前記第１電流は、正の温度係数を有し、第１トランジス
タのジャンクションを亘って第１電圧を発生する、 ところの段階；第２電流で第２トランジスタを動作させ
る段階であって、 前記第２電流は、負の温度係数を有し、第２トランジス
タのジャンクションを亘って第２電圧を発生する、 ところの段階；第３電流で第３トランジスタを動作させ
る段階であって、 前記第３電流は、ある抵抗の温度係数の負値に等しい温
度係数を有する、 ところの段階；および第４電流に従って、バンドギャッ
プ基準電圧を発生させる段階であって、 前記第４電流は、前記抵抗に流れ、前記第１電流および
前記第２電流の和である、 ところの段階；から構成されることを特徴とする方法。 - 【請求項３】 請求項２に記載の方法であって：さら
に、 前記第１トランジスタのジャンクションに亘る電圧と前
記第３トランジスタのジャンクションに亘る電圧とを加
算した結果の電圧から、第２トランジスタのジャンクシ
ョンに亘る電圧を減ずる段階；から構成されることを特
徴とする方法。 - 【請求項４】 請求項第２記載の方法であって：さら
に、 前記第１電流および前記第３電流の和の約半分の値に前
記第３電流を設定する段階；を含むことをを特徴とする
方法。 - 【請求項５】 バンドギャップ基準電圧の大きさを補償
する方法であって：前記第１トランジスタとヒュージブ
ルリンクとの結合体を設ける段階；バッファ回路内の前
記第１トランジスタとヒュージブルリンクとの結合体か
らの電流を引きだす段階；および前記第１トランジスタ
とヒュージブルリンクとの結合体における第１ヒュージ
ブルリンクがオープンの場合に、前記第１トランジスタ
とヒュージブルリンクとの結合体からの電流をバンドギ
ャップ基準電圧の大きさを上昇させるために抵抗に流す
よう方向づける段階；から構成されることを特徴とする
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US819899 | 1997-03-18 | ||
| US08/819,899 US5900772A (en) | 1997-03-18 | 1997-03-18 | Bandgap reference circuit and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10260746A true JPH10260746A (ja) | 1998-09-29 |
| JP4380812B2 JP4380812B2 (ja) | 2009-12-09 |
Family
ID=25229379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08801898A Expired - Fee Related JP4380812B2 (ja) | 1997-03-18 | 1998-03-16 | バンドギャップ基準電圧を発生する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5900772A (ja) |
| JP (1) | JP4380812B2 (ja) |
| KR (1) | KR19980080387A (ja) |
| CN (1) | CN1242548C (ja) |
| DE (1) | DE19804747B4 (ja) |
| TW (1) | TW386302B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003512797A (ja) * | 1999-10-20 | 2003-04-02 | テレフオンアクチーボラゲツト エル エム エリクソン | 電子回路 |
| US6680651B2 (en) | 2001-07-13 | 2004-01-20 | Samsung Electronics Co., Ltd. | Current mirror and differential amplifier for providing large current ratio and high output impedence |
| JP2005196738A (ja) * | 2003-12-29 | 2005-07-21 | Silicon Storage Technology Inc | 低電圧ｃｍｏｓバンドギャップ基準 |
| US7342390B2 (en) | 2006-05-01 | 2008-03-11 | Fujitsu Limited | Reference voltage generation circuit |
| JP2012058891A (ja) * | 2010-09-07 | 2012-03-22 | Toshiba Corp | 基準電流発生回路 |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002293A (en) * | 1998-03-24 | 1999-12-14 | Analog Devices, Inc. | High transconductance voltage reference cell |
| KR100480589B1 (ko) * | 1998-07-20 | 2005-06-08 | 삼성전자주식회사 | 밴드 갭 전압발생장치 |
| KR100289846B1 (ko) | 1998-09-29 | 2001-05-15 | 윤종용 | 저 전력 소비의 전압 제어기 |
| US6259307B1 (en) * | 1998-10-14 | 2001-07-10 | Texas Instruments Incorporated | Temperature compensated voltage gain stage |
| US6225796B1 (en) | 1999-06-23 | 2001-05-01 | Texas Instruments Incorporated | Zero temperature coefficient bandgap reference circuit and method |
| US6323801B1 (en) * | 1999-07-07 | 2001-11-27 | Analog Devices, Inc. | Bandgap reference circuit for charge balance circuits |
| US6225856B1 (en) * | 1999-07-30 | 2001-05-01 | Agere Systems Cuardian Corp. | Low power bandgap circuit |
| US6118266A (en) * | 1999-09-09 | 2000-09-12 | Mars Technology, Inc. | Low voltage reference with power supply rejection ratio |
| DE10011669A1 (de) * | 2000-03-10 | 2001-09-20 | Infineon Technologies Ag | Schaltungsanordnung zum Erzeugen einer Gleichspannung |
| US6329868B1 (en) * | 2000-05-11 | 2001-12-11 | Maxim Integrated Products, Inc. | Circuit for compensating curvature and temperature function of a bipolar transistor |
| US6542004B1 (en) * | 2000-06-20 | 2003-04-01 | Cypress Semiconductor Corp. | Output buffer method and apparatus with on resistance and skew control |
| US6294902B1 (en) | 2000-08-11 | 2001-09-25 | Analog Devices, Inc. | Bandgap reference having power supply ripple rejection |
| DE10054970A1 (de) * | 2000-11-06 | 2002-05-23 | Infineon Technologies Ag | Verfahren zur Steuerung der Lade- und Entladephasen eines Stützkondensators |
| KR100434490B1 (ko) * | 2001-05-10 | 2004-06-05 | 삼성전자주식회사 | 온도 변화에 안정적인 기준 전압 발생 회로 |
| US6570438B2 (en) * | 2001-10-12 | 2003-05-27 | Maxim Integrated Products, Inc. | Proportional to absolute temperature references with reduced input sensitivity |
| US20050144576A1 (en) * | 2003-12-25 | 2005-06-30 | Nec Electronics Corporation | Design method for semiconductor circuit device, design method for semiconductor circuit, and semiconductor circuit device |
| CN100438330C (zh) * | 2004-04-12 | 2008-11-26 | 矽统科技股份有限公司 | 带隙参考电路 |
| DE102005003889B4 (de) * | 2005-01-27 | 2013-01-31 | Infineon Technologies Ag | Verfahren zur Kompensation von Störgrößen, insbesondere zur Temperaturkompensation, und System mit Störgrößen-Kompensation |
| US7486065B2 (en) * | 2005-02-07 | 2009-02-03 | Via Technologies, Inc. | Reference voltage generator and method for generating a bias-insensitive reference voltage |
| US7170336B2 (en) * | 2005-02-11 | 2007-01-30 | Etron Technology, Inc. | Low voltage bandgap reference (BGR) circuit |
| US8536874B1 (en) * | 2005-09-30 | 2013-09-17 | Marvell International Ltd. | Integrated circuit voltage domain detection system and associated methodology |
| CN100456197C (zh) * | 2005-12-23 | 2009-01-28 | 深圳市芯海科技有限公司 | 低温度系数带隙基准参考电压源 |
| KR100675016B1 (ko) * | 2006-02-25 | 2007-01-29 | 삼성전자주식회사 | 온도 의존성이 낮은 기준전압 발생회로 |
| CN100465851C (zh) * | 2007-04-19 | 2009-03-04 | 复旦大学 | 一种带隙基准参考源 |
| KR100942275B1 (ko) * | 2007-08-06 | 2010-02-16 | 한양대학교 산학협력단 | 기준 전압 발생기 |
| KR101053259B1 (ko) * | 2008-12-01 | 2011-08-02 | (주)에프씨아이 | 링 오실레이터의 주파수 변동 개선을 위한 저잡음 기준전압발생회로 |
| KR101645449B1 (ko) * | 2009-08-19 | 2016-08-04 | 삼성전자주식회사 | 전류 기준 회로 |
| US8421433B2 (en) * | 2010-03-31 | 2013-04-16 | Maxim Integrated Products, Inc. | Low noise bandgap references |
| US8324881B2 (en) * | 2010-04-21 | 2012-12-04 | Texas Instruments Incorporated | Bandgap reference circuit with sampling and averaging circuitry |
| CN102841629B (zh) * | 2012-09-19 | 2014-07-30 | 中国电子科技集团公司第二十四研究所 | 一种BiCMOS电流型基准电路 |
| CN103051292B (zh) * | 2012-12-10 | 2015-10-07 | 广州润芯信息技术有限公司 | 射频发射机、其增益补偿电路及方法 |
| JP2014130099A (ja) * | 2012-12-28 | 2014-07-10 | Toshiba Corp | 温度検出回路、温度補償回路およびバッファ回路 |
| CN103412607B (zh) * | 2013-07-18 | 2015-02-18 | 电子科技大学 | 一种高精度带隙基准电压源 |
| US9568929B2 (en) | 2014-07-28 | 2017-02-14 | Intel Corporation | Bandgap reference circuit with beta-compensation |
| DE102016110666B4 (de) * | 2016-06-09 | 2021-12-09 | Lisa Dräxlmaier GmbH | Schaltvorrichtung zum Kompensieren eines Temperaturgangs einer Basis-Emitter-Strecke eines Transistors |
| US10175711B1 (en) * | 2017-09-08 | 2019-01-08 | Infineon Technologies Ag | Bandgap curvature correction |
| CN111427406B (zh) * | 2019-01-10 | 2021-09-07 | 中芯国际集成电路制造(上海)有限公司 | 带隙基准电路 |
| TWI700571B (zh) * | 2019-06-04 | 2020-08-01 | 瑞昱半導體股份有限公司 | 參考電壓產生裝置 |
| CN112068634B (zh) * | 2019-06-11 | 2022-08-30 | 瑞昱半导体股份有限公司 | 参考电压产生装置 |
| CN112332786B (zh) * | 2020-10-30 | 2023-09-05 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 芯片级全集成低增益温漂射频放大器 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4636710A (en) * | 1985-10-15 | 1987-01-13 | Silvo Stanojevic | Stacked bandgap voltage reference |
| GB8630980D0 (en) * | 1986-12-29 | 1987-02-04 | Motorola Inc | Bandgap reference circuit |
| JPS63234307A (ja) * | 1987-03-24 | 1988-09-29 | Toshiba Corp | バイアス回路 |
| JPS63266509A (ja) * | 1987-04-23 | 1988-11-02 | Mitsubishi Electric Corp | 基準電圧回路 |
| US4808908A (en) * | 1988-02-16 | 1989-02-28 | Analog Devices, Inc. | Curvature correction of bipolar bandgap references |
| US5095274A (en) * | 1989-09-22 | 1992-03-10 | Analog Devices, Inc. | Temperature-compensated apparatus for monitoring current having controlled sensitivity to supply voltage |
| NL9001018A (nl) * | 1990-04-27 | 1991-11-18 | Philips Nv | Referentiegenerator. |
| IT1252324B (it) * | 1991-07-18 | 1995-06-08 | Sgs Thomson Microelectronics | Circuito integrato regolatore di tensione ad elevata stabilita' e basso consumo di corrente. |
| US5391980A (en) * | 1993-06-16 | 1995-02-21 | Texas Instruments Incorporated | Second order low temperature coefficient bandgap voltage supply |
| KR970010284B1 (en) * | 1993-12-18 | 1997-06-23 | Samsung Electronics Co Ltd | Internal voltage generator of semiconductor integrated circuit |
| US5550464A (en) * | 1994-03-15 | 1996-08-27 | National Semiconductor Corporation | Current switch with built-in current source |
| US5448174A (en) * | 1994-08-25 | 1995-09-05 | Delco Electronics Corp. | Protective circuit having enhanced thermal shutdown |
| JP3338219B2 (ja) * | 1994-12-21 | 2002-10-28 | 株式会社東芝 | 定電流発生回路 |
| JPH08328676A (ja) * | 1995-05-31 | 1996-12-13 | Nippon Motorola Ltd | 低電圧動作用電圧源装置 |
| US5635869A (en) * | 1995-09-29 | 1997-06-03 | International Business Machines Corporation | Current reference circuit |
-
1997
- 1997-03-18 US US08/819,899 patent/US5900772A/en not_active Expired - Lifetime
- 1997-11-11 TW TW086116829A patent/TW386302B/zh active
-
1998
- 1998-02-06 DE DE19804747.9A patent/DE19804747B4/de not_active Expired - Fee Related
- 1998-03-16 JP JP08801898A patent/JP4380812B2/ja not_active Expired - Fee Related
- 1998-03-17 CN CNB981057055A patent/CN1242548C/zh not_active Expired - Fee Related
- 1998-03-18 KR KR1019980009160A patent/KR19980080387A/ko not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003512797A (ja) * | 1999-10-20 | 2003-04-02 | テレフオンアクチーボラゲツト エル エム エリクソン | 電子回路 |
| JP4689126B2 (ja) * | 1999-10-20 | 2011-05-25 | インフィネオン テクノロジーズ アクチェンゲゼルシャフト | 電子回路 |
| US6680651B2 (en) | 2001-07-13 | 2004-01-20 | Samsung Electronics Co., Ltd. | Current mirror and differential amplifier for providing large current ratio and high output impedence |
| JP2005196738A (ja) * | 2003-12-29 | 2005-07-21 | Silicon Storage Technology Inc | 低電圧ｃｍｏｓバンドギャップ基準 |
| US7342390B2 (en) | 2006-05-01 | 2008-03-11 | Fujitsu Limited | Reference voltage generation circuit |
| JP2012058891A (ja) * | 2010-09-07 | 2012-03-22 | Toshiba Corp | 基準電流発生回路 |
| US8760143B2 (en) | 2010-09-07 | 2014-06-24 | Kabushiki Kaisha Toshiba | Reference current generation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1202039A (zh) | 1998-12-16 |
| DE19804747B4 (de) | 2016-02-04 |
| TW386302B (en) | 2000-04-01 |
| DE19804747A1 (de) | 1998-09-24 |
| CN1242548C (zh) | 2006-02-15 |
| KR19980080387A (ko) | 1998-11-25 |
| US5900772A (en) | 1999-05-04 |
| JP4380812B2 (ja) | 2009-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4380812B2 (ja) | バンドギャップ基準電圧を発生する方法 | |
| EP1599776B1 (en) | A bandgap voltage reference circuit and a method for producing a temperature curvature corrected voltage reference | |
| US7808068B2 (en) | Method for sensing integrated circuit temperature including adjustable gain and offset | |
| US7420359B1 (en) | Bandgap curvature correction and post-package trim implemented therewith | |
| JP3647468B2 (ja) | 定電流およびｐｔａｔ電流のためのデュアル源 | |
| EP0429198B1 (en) | Bandgap reference voltage circuit | |
| US6642699B1 (en) | Bandgap voltage reference using differential pairs to perform temperature curvature compensation | |
| US4059793A (en) | Semiconductor circuits for generating reference potentials with predictable temperature coefficients | |
| US20090243713A1 (en) | Reference voltage circuit | |
| EP1097415B1 (en) | Low power voltage reference with improved line regulation | |
| JP2000330658A (ja) | 電流源および電流の発生方法 | |
| JPH08234853A (ja) | Ｐｔａｔ電流源 | |
| JPH08320730A (ja) | バンドギャップ電圧基準およびバンドギャップ基準電圧を生ずるための方法 | |
| US6232828B1 (en) | Bandgap-based reference voltage generator circuit with reduced temperature coefficient | |
| US20020079876A1 (en) | Bandgap reference circuit | |
| US9864389B1 (en) | Temperature compensated reference voltage circuit | |
| JP3287001B2 (ja) | 定電圧発生回路 | |
| JP3508831B2 (ja) | 基準電圧発生回路 | |
| JPH11121694A (ja) | 基準電圧発生回路およびその調整方法 | |
| JPH0784659A (ja) | 電圧基準のための曲率補正回路 | |
| US6664843B2 (en) | General-purpose temperature compensating current master-bias circuit | |
| JP4328391B2 (ja) | 電圧および電流基準回路 | |
| US6184745B1 (en) | Reference voltage generating circuit | |
| US4362984A (en) | Circuit to correct non-linear terms in bandgap voltage references | |
| EP0582072B1 (en) | Temperature compensated voltage regulator having beta compensation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081001 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081028 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081118 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090914 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |