JPH10256310A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH10256310A JPH10256310A JP5795197A JP5795197A JPH10256310A JP H10256310 A JPH10256310 A JP H10256310A JP 5795197 A JP5795197 A JP 5795197A JP 5795197 A JP5795197 A JP 5795197A JP H10256310 A JPH10256310 A JP H10256310A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- connection terminal
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 配線基板に金属ろうの突起電極からなる接続
端子で半導体素子を搭載した半導体装置において、半導
体素子を接続する際に、金属ろう酸化物除去剤のフラッ
クスの使用を不要とする。 【解決手段】 半導体素子１と配線基板２は接続端子３
で接続されており、接続端子３を配線基板２から５μｍ
以上窪んで形成させる。又、接続時に半導体素子を上下
する等して金属ろうの新生面で接続する。
端子で半導体素子を搭載した半導体装置において、半導
体素子を接続する際に、金属ろう酸化物除去剤のフラッ
クスの使用を不要とする。 【解決手段】 半導体素子１と配線基板２は接続端子３
で接続されており、接続端子３を配線基板２から５μｍ
以上窪んで形成させる。又、接続時に半導体素子を上下
する等して金属ろうの新生面で接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、より詳細にはフリップチップを搭載
した半導体装置及びその製造方法に関する。
の製造方法に関し、より詳細にはフリップチップを搭載
した半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】フリップチップと呼ばれる半導体素子を
配線基板に搭載する際には、バンプと呼ばれる接続端子
が用いられている。バンプには、金、銀等の貴金属や、
錫−鉛はんだ等の卑金属からなる金属ろうが用いられ
る。金属ろうからなるバンプを用いた半導体素子と配線
基板との接続は、バンプを溶融する方法、圧接により接
触を得る方法等によりなされる。
配線基板に搭載する際には、バンプと呼ばれる接続端子
が用いられている。バンプには、金、銀等の貴金属や、
錫−鉛はんだ等の卑金属からなる金属ろうが用いられ
る。金属ろうからなるバンプを用いた半導体素子と配線
基板との接続は、バンプを溶融する方法、圧接により接
触を得る方法等によりなされる。
【０００３】このうち、特にバンプを溶融して接続する
方法においては、溶融時に金属ろう表面に金属酸化膜が
生成し、この金属酸化膜を除去しない限り、両者を接続
することが難しい。金属酸化膜の除去は、フラックスと
呼ばれる酸化膜除去剤を用いて接続部を洗浄することに
よりなされる。この場合、接合後、フラックスは狭い半
導体素子と配線基板の隙間にフラックス洗浄剤を浸透さ
せて洗浄す必要があり、充分に除去できない時は、更に
超音波等をかける等の繁雑さがあると共に、洗浄するた
めの装置を必要とする等の多くの問題点がある。
方法においては、溶融時に金属ろう表面に金属酸化膜が
生成し、この金属酸化膜を除去しない限り、両者を接続
することが難しい。金属酸化膜の除去は、フラックスと
呼ばれる酸化膜除去剤を用いて接続部を洗浄することに
よりなされる。この場合、接合後、フラックスは狭い半
導体素子と配線基板の隙間にフラックス洗浄剤を浸透さ
せて洗浄す必要があり、充分に除去できない時は、更に
超音波等をかける等の繁雑さがあると共に、洗浄するた
めの装置を必要とする等の多くの問題点がある。
【０００４】
【発明が解決しようとする課題】本発明は、半導体素子
と配線基板との接続に金属ろうのバンプからなる接続端
子を用いる半導体装置において、フラックスの使用を不
要とする半導体装置及びその製造方法を提供することを
目的とする。
と配線基板との接続に金属ろうのバンプからなる接続端
子を用いる半導体装置において、フラックスの使用を不
要とする半導体装置及びその製造方法を提供することを
目的とする。
【０００５】
【課題を解決するための手段】本発明者は鋭意研究を行
った結果、上記接続端子の接続部分を特定の構造にする
ことにより、又、上記半導体素子と上記接続端子を特定
の方法で接続することにより、本発明の目的を達成し得
ることを見い出だして、本発明を完成した。
った結果、上記接続端子の接続部分を特定の構造にする
ことにより、又、上記半導体素子と上記接続端子を特定
の方法で接続することにより、本発明の目的を達成し得
ることを見い出だして、本発明を完成した。
【０００６】すなわち、本発明は、配線基板に半導体素
子が搭載され、少なくとも該半導体素子の搭載面に該配
線基板との接続端子を有し、該接続端子は金属ろうから
なる半導体装置であって、該接続端子は該配線基板に設
けた凹部に配置されていることを特徴とする半導体装置
を要旨とする。更に、本発明は、配線基板に半導体素子
が搭載され、少なくとも該半導体素子の搭載面に該配線
基板との接続端子を有し、該接続端子は金属ろうからな
る半導体装置であって、該接続端子は該配線基板に設け
た凹部に配置され、かつ該配線基板に設けられた突起電
極と結合していることを特徴とする半導体装置を要旨と
する。更に、本発明は、配線基板に半導体素子が搭載さ
れ、少なくとも該半導体素子の搭載面に該配線基板との
接続端子を有し、該接続端子は金属ろうからなる半導体
装置であって、該接続端子は該配線基板に設けられた突
起電極と結合していることを特徴とする半導体装置を要
旨とする。更に、本発明は、配線基板に半導体素子が搭
載され、少なくとも該半導体素子の搭載面に該配線基板
との接続端子を有し、該接続端子は金属ろうからなる半
導体装置であって、該配線基板には該半導体素子との間
隙を一定に保つスペーサが形成されていることを特徴と
する半導体装置を要旨とする。更に、本発明は、上記の
半導体装置の配線基板に上記半導体素子との間隙を一定
に保つスペーサが形成されていることを特徴とする半導
体装置を要旨とする。更に、本発明は、配線基板に半導
体素子が搭載され、少なくとも該半導体素子の搭載面に
該配線基板との接続端子を有し、該接続端子は金属ろう
からなる半導体装置の製造方法であって、該半導体素子
を該配線基板に搭載する際に、該配線基板の金属ろうの
金属新生面を表出させながら搭載することを特徴とする
半導体装置の製造方法を要旨とする。
子が搭載され、少なくとも該半導体素子の搭載面に該配
線基板との接続端子を有し、該接続端子は金属ろうから
なる半導体装置であって、該接続端子は該配線基板に設
けた凹部に配置されていることを特徴とする半導体装置
を要旨とする。更に、本発明は、配線基板に半導体素子
が搭載され、少なくとも該半導体素子の搭載面に該配線
基板との接続端子を有し、該接続端子は金属ろうからな
る半導体装置であって、該接続端子は該配線基板に設け
た凹部に配置され、かつ該配線基板に設けられた突起電
極と結合していることを特徴とする半導体装置を要旨と
する。更に、本発明は、配線基板に半導体素子が搭載さ
れ、少なくとも該半導体素子の搭載面に該配線基板との
接続端子を有し、該接続端子は金属ろうからなる半導体
装置であって、該接続端子は該配線基板に設けられた突
起電極と結合していることを特徴とする半導体装置を要
旨とする。更に、本発明は、配線基板に半導体素子が搭
載され、少なくとも該半導体素子の搭載面に該配線基板
との接続端子を有し、該接続端子は金属ろうからなる半
導体装置であって、該配線基板には該半導体素子との間
隙を一定に保つスペーサが形成されていることを特徴と
する半導体装置を要旨とする。更に、本発明は、上記の
半導体装置の配線基板に上記半導体素子との間隙を一定
に保つスペーサが形成されていることを特徴とする半導
体装置を要旨とする。更に、本発明は、配線基板に半導
体素子が搭載され、少なくとも該半導体素子の搭載面に
該配線基板との接続端子を有し、該接続端子は金属ろう
からなる半導体装置の製造方法であって、該半導体素子
を該配線基板に搭載する際に、該配線基板の金属ろうの
金属新生面を表出させながら搭載することを特徴とする
半導体装置の製造方法を要旨とする。
【０００７】
【発明の実施の形態】本発明の半導体装置の実施例を図
面により説明する。各図面は要部でない部分を省略した
本発明の半導体装置の断面図であり、それぞれにおい
て、符号１は半導体素子、符号２は配線基板、符号３は
接続端子、符号４は電極を示す。本発明の半導体装置
は、図示するように、配線基板２に半導体素子１が搭載
され、少なくとも半導体素子１の搭載面に配線基板２と
の接続端子３を有し、接続端子３は金属ろうからなる半
導体装置である。そして、接続端子３は、図１に示すよ
うに配線基板２から窪んで形成されていること、図２に
示すように配線基板２から窪んで形成され、その底部に
突起電極５を有すること、図３に示すようにその底部に
突起電極５を有することが特徴である。
面により説明する。各図面は要部でない部分を省略した
本発明の半導体装置の断面図であり、それぞれにおい
て、符号１は半導体素子、符号２は配線基板、符号３は
接続端子、符号４は電極を示す。本発明の半導体装置
は、図示するように、配線基板２に半導体素子１が搭載
され、少なくとも半導体素子１の搭載面に配線基板２と
の接続端子３を有し、接続端子３は金属ろうからなる半
導体装置である。そして、接続端子３は、図１に示すよ
うに配線基板２から窪んで形成されていること、図２に
示すように配線基板２から窪んで形成され、その底部に
突起電極５を有すること、図３に示すようにその底部に
突起電極５を有することが特徴である。
【０００８】図１の場合、接続端子３は、配線基板２か
ら５μｍ以上窪んで形成させることが望ましい。窪みが
余り少ないと、接続端子３の変形或いは位置ずれを防ぐ
ことができず、端子間が短絡することとなり好ましくな
い。図２の場合、接続端子３は、配線基板２から５μｍ
以上窪んで形成させ、かつその底部に突起電極５を形成
させている。突起電極５の高さは２μｍ以上が望まし
い。窪みが５μｍ未満では、上記図１の場合と同じ理由
から好ましくなく、突起電極５の高さが２μｍ未満で
は、接続端子３の位置決め或いは表面の酸化膜の破壊が
充分でなくなり好ましくない。更に、図３の場合、接続
端子３は、その底部に高さ２μｍ以上の突起電極５を形
成させることが肝要である。突起電極５の高さが２μｍ
未満では、上記図２の場合と同じ理由から好ましくな
い。図２及び図３の場合の突起電極５の材質は、特に限
定されるものではなく、接続端子３と同じものでもよ
く、異なっていてもよい。又、突起電極５の形状は、針
状の他、台形状等でも良い。
ら５μｍ以上窪んで形成させることが望ましい。窪みが
余り少ないと、接続端子３の変形或いは位置ずれを防ぐ
ことができず、端子間が短絡することとなり好ましくな
い。図２の場合、接続端子３は、配線基板２から５μｍ
以上窪んで形成させ、かつその底部に突起電極５を形成
させている。突起電極５の高さは２μｍ以上が望まし
い。窪みが５μｍ未満では、上記図１の場合と同じ理由
から好ましくなく、突起電極５の高さが２μｍ未満で
は、接続端子３の位置決め或いは表面の酸化膜の破壊が
充分でなくなり好ましくない。更に、図３の場合、接続
端子３は、その底部に高さ２μｍ以上の突起電極５を形
成させることが肝要である。突起電極５の高さが２μｍ
未満では、上記図２の場合と同じ理由から好ましくな
い。図２及び図３の場合の突起電極５の材質は、特に限
定されるものではなく、接続端子３と同じものでもよ
く、異なっていてもよい。又、突起電極５の形状は、針
状の他、台形状等でも良い。
【０００９】更に、本発明の半導体装置は、図４に示す
ように、配線基板２に半導体素子１との間隙を一定に保
つスペーサ６が形成されていることを特徴とする。スペ
ーサ６の高さは、半導体素子１と配線基板２とのギャッ
プと同じであり、任意に設定される。スペーサ６の材料
は、接続端子３の金属ろうよりも高い融点を有するもの
ならば何でもよく、セラミックス、金属等が挙げられ
る。なお、金属ろうとしては、Ｓｎ−Ｐｂ合金，Ｃｕ−
Ｓｎ合金，Ｓｎ−Ｚｎ合金，Ａｕ合金，Ａｇ合金等が使
用できる。又、図示されていないが、図１〜図３に記載
の配線基板２に、図４の場合と同様に、スペーサを形成
させることもできる。
ように、配線基板２に半導体素子１との間隙を一定に保
つスペーサ６が形成されていることを特徴とする。スペ
ーサ６の高さは、半導体素子１と配線基板２とのギャッ
プと同じであり、任意に設定される。スペーサ６の材料
は、接続端子３の金属ろうよりも高い融点を有するもの
ならば何でもよく、セラミックス、金属等が挙げられ
る。なお、金属ろうとしては、Ｓｎ−Ｐｂ合金，Ｃｕ−
Ｓｎ合金，Ｓｎ−Ｚｎ合金，Ａｕ合金，Ａｇ合金等が使
用できる。又、図示されていないが、図１〜図３に記載
の配線基板２に、図４の場合と同様に、スペーサを形成
させることもできる。
【００１０】次に、本発明の方法を説明する。本発明の
方法は上記半導体装置の製造法であり、半導体素子を配
線基板に搭載する際に、該配線基板の金属ろうの金属新
生面を表出させながら搭載することを特徴とする。その
具体例としては下記の方法等が挙げられる。
方法は上記半導体装置の製造法であり、半導体素子を配
線基板に搭載する際に、該配線基板の金属ろうの金属新
生面を表出させながら搭載することを特徴とする。その
具体例としては下記の方法等が挙げられる。
【００１１】（１）図５に示すように、配線基板２のパ
ッド７の上に位置合せして、接続端子３及び半導体素子
１を載せ、半導体素子１及び配線基板２を加熱して接続
端子３の金属ろうを溶融させる。この時、半導体素子１
を上下に往復動させる。上下の距離は接続端子３の高さ
以下であり、５〜６０μｍの範囲である。上下の回数は
２回以上任意である。接続端子３は、予め半導体素子１
又は配線基板２に融合させておいてもよい。上記の工程
を経た後、半導体素子１及び配線基板２を冷却する。
ッド７の上に位置合せして、接続端子３及び半導体素子
１を載せ、半導体素子１及び配線基板２を加熱して接続
端子３の金属ろうを溶融させる。この時、半導体素子１
を上下に往復動させる。上下の距離は接続端子３の高さ
以下であり、５〜６０μｍの範囲である。上下の回数は
２回以上任意である。接続端子３は、予め半導体素子１
又は配線基板２に融合させておいてもよい。上記の工程
を経た後、半導体素子１及び配線基板２を冷却する。
【００１２】（２）図６に示すように、配線基板２の窪
みパッド８に位置合せして、半導体素子１、接続端子３
及び配線基板２を接合し、リフロー炉（不活性ガスを通
気しておく。以下同じ。）を通して接続端子３の金属ろ
うを高温で溶融させる。この時、半導体素子１を上、配
線基板２を下にし、半導体素子１の上に荷重する。荷重
は接続端子３一つ当り５ｇ以上とする。接続端子３は、
予め半導体素子１又は配線基板２に融合させておいても
よい。この方法で製造された半導体装置は、図１に示す
ものになる。
みパッド８に位置合せして、半導体素子１、接続端子３
及び配線基板２を接合し、リフロー炉（不活性ガスを通
気しておく。以下同じ。）を通して接続端子３の金属ろ
うを高温で溶融させる。この時、半導体素子１を上、配
線基板２を下にし、半導体素子１の上に荷重する。荷重
は接続端子３一つ当り５ｇ以上とする。接続端子３は、
予め半導体素子１又は配線基板２に融合させておいても
よい。この方法で製造された半導体装置は、図１に示す
ものになる。
【００１３】（３）図７に示すように、突起電極５を有
する配線基板２の窪みパッド８に位置合せして、半導体
素子１、接続端子３及び配線基板２を接合し、リフロー
炉を通して接続端子３の金属ろうを溶融させる。この
時、半導体素子１を上、配線基板２を下にし、半導体素
子１の上に荷重する。荷重は上記（２）と同じでよい。
接続端子３は、予め半導体素子１又は配線基板２に融合
させておいてもよい。この方法で製造された半導体装置
は、図２に示すものになる。
する配線基板２の窪みパッド８に位置合せして、半導体
素子１、接続端子３及び配線基板２を接合し、リフロー
炉を通して接続端子３の金属ろうを溶融させる。この
時、半導体素子１を上、配線基板２を下にし、半導体素
子１の上に荷重する。荷重は上記（２）と同じでよい。
接続端子３は、予め半導体素子１又は配線基板２に融合
させておいてもよい。この方法で製造された半導体装置
は、図２に示すものになる。
【００１４】（４）図８に示すように、突起電極５を有
する配線基板２のパッド９に位置合せして、半導体素子
１、接続端子３及び配線基板２を接合し、リフロー炉を
通して接続端子３の金属ろうを溶融させる。この時、半
導体素子１を上、配線基板２を下にし、半導体素子１の
上に荷重する。荷重は上記（２）と同じでよい。接続端
子３は、予め半導体素子１又は配線基板２に融合させて
おいてもよい。この方法で製造された半導体装置は、図
３に示すものになる。
する配線基板２のパッド９に位置合せして、半導体素子
１、接続端子３及び配線基板２を接合し、リフロー炉を
通して接続端子３の金属ろうを溶融させる。この時、半
導体素子１を上、配線基板２を下にし、半導体素子１の
上に荷重する。荷重は上記（２）と同じでよい。接続端
子３は、予め半導体素子１又は配線基板２に融合させて
おいてもよい。この方法で製造された半導体装置は、図
３に示すものになる。
【００１５】（５）図９に示すように、スペーサ６を有
する配線基板２のパッド９に位置合せして、半導体素子
１、接続端子３及び配線基板２を接合し、リフロー炉を
通して接続端子３の金属ろうを溶融させる。この時、半
導体素子１を上、配線基板２を下にしたら、半導体素子
１の上に荷重する。逆の場合は荷重しない。荷重は上記
（２）と同じでよい。接続端子３は、予め半導体素子１
又は配線基板２に融合させておいてもよい。なお、スペ
ーサ６は配線基板２ではなく半導体素子１に設けてもよ
い。この方法で製造された半導体装置は、図４に示すも
のになる。
する配線基板２のパッド９に位置合せして、半導体素子
１、接続端子３及び配線基板２を接合し、リフロー炉を
通して接続端子３の金属ろうを溶融させる。この時、半
導体素子１を上、配線基板２を下にしたら、半導体素子
１の上に荷重する。逆の場合は荷重しない。荷重は上記
（２）と同じでよい。接続端子３は、予め半導体素子１
又は配線基板２に融合させておいてもよい。なお、スペ
ーサ６は配線基板２ではなく半導体素子１に設けてもよ
い。この方法で製造された半導体装置は、図４に示すも
のになる。
【００１６】本発明の作用を以下に述べる。接続端子の
接続部を上記のような構成にすることによって、金属ろ
うの酸化膜を形成させずに、半導体素子と配線基板を接
続させる。又、半導体素子と配線基板との接続を上記の
ようにすることによって、金属ろうの酸化膜を破壊し、
その金属の新生面で両者を接合させる。
接続部を上記のような構成にすることによって、金属ろ
うの酸化膜を形成させずに、半導体素子と配線基板を接
続させる。又、半導体素子と配線基板との接続を上記の
ようにすることによって、金属ろうの酸化膜を破壊し、
その金属の新生面で両者を接合させる。
【００１７】
【実施例】以下、本発明を実施例により詳細に説明す
る。 （実施例１）アルミナセラミックスからなるグリーンシ
ートの表面に、タングステンペーストを用いて、印刷機
にて配線印刷を行った。グリーンシートの表裏を導通す
るために、スルーホールを形成し、その中にタングステ
ンペーストを充填した（グリーンシートの表裏を導通す
る必要がない場合は、これらは省略できる）。得られた
グリーンシートを貼り合わせた後、焼成して配線基板を
得た。この貼り合わせの際、最上層のグリーンシートの
バンプ部分に窪み或いは孔を明けておき、貼り合わせ後
の凹部とした。この凹部及び所定の配線部分にニッケル
及び金メッキを施し、凹部には予め鉛−錫合金からなる
バンプを接合した。上記で得られた配線基板を用い、図
６に示すように、配線基板２の窪みパッド８に位置合せ
して、半導体素子１、接続端子３及び配線基板２を接合
し、不活性ガスが通気された高温のリフロー炉を通して
接続端子３の金属ろうを溶融させた。この時、半導体素
子１を上、配線基板２を下にし、半導体素子１の上に、
接続端子３一つ当り６ｇのタングステンの重錘を載せ荷
重した。得られた半導体装置は、充分な接合強度を有す
るものであった。
る。 （実施例１）アルミナセラミックスからなるグリーンシ
ートの表面に、タングステンペーストを用いて、印刷機
にて配線印刷を行った。グリーンシートの表裏を導通す
るために、スルーホールを形成し、その中にタングステ
ンペーストを充填した（グリーンシートの表裏を導通す
る必要がない場合は、これらは省略できる）。得られた
グリーンシートを貼り合わせた後、焼成して配線基板を
得た。この貼り合わせの際、最上層のグリーンシートの
バンプ部分に窪み或いは孔を明けておき、貼り合わせ後
の凹部とした。この凹部及び所定の配線部分にニッケル
及び金メッキを施し、凹部には予め鉛−錫合金からなる
バンプを接合した。上記で得られた配線基板を用い、図
６に示すように、配線基板２の窪みパッド８に位置合せ
して、半導体素子１、接続端子３及び配線基板２を接合
し、不活性ガスが通気された高温のリフロー炉を通して
接続端子３の金属ろうを溶融させた。この時、半導体素
子１を上、配線基板２を下にし、半導体素子１の上に、
接続端子３一つ当り６ｇのタングステンの重錘を載せ荷
重した。得られた半導体装置は、充分な接合強度を有す
るものであった。
【００１８】（実施例２）実施例１と同様にして得た配
線基板の凹部に高温ハンダからなる突起電極５を設けた
後、図７に示すように、配線基板２の窪みパッド８に位
置合せして、半導体素子１、接続端子３及び配線基板２
を接合し、不活性ガスが通気された高温のリフロー炉を
通して接続端子３の金属ろうを溶融させた。この時、半
導体素子１を上、配線基板２を下にし、半導体素子１の
上に、実施例１と同様にして荷重をかけた。得られた半
導体装置は、充分な接合強度を有するものであった。
線基板の凹部に高温ハンダからなる突起電極５を設けた
後、図７に示すように、配線基板２の窪みパッド８に位
置合せして、半導体素子１、接続端子３及び配線基板２
を接合し、不活性ガスが通気された高温のリフロー炉を
通して接続端子３の金属ろうを溶融させた。この時、半
導体素子１を上、配線基板２を下にし、半導体素子１の
上に、実施例１と同様にして荷重をかけた。得られた半
導体装置は、充分な接合強度を有するものであった。
【００１９】
【発明の効果】フラックスを用いずに、簡易に配線基板
に半導体素子を搭載することができる。フラックスを用
いないことから、その洗浄プロセスを省略することがで
きる。又、リペアーは、従来通り行うことができる。
に半導体素子を搭載することができる。フラックスを用
いないことから、その洗浄プロセスを省略することがで
きる。又、リペアーは、従来通り行うことができる。
【図１】本発明の半導体装置の一実施例の断面要部説明
図である。
図である。
【図２】本発明の半導体装置の一実施例の断面要部説明
図である。
図である。
【図３】本発明の半導体装置の一実施例の断面要部説明
図である。
図である。
【図４】本発明の半導体装置の一実施例の断面要部説明
図である。
図である。
【図５】本発明の方法の一実施例を示す説明図である。
【図６】本発明の方法の一実施例を示す説明図である。
【図７】本発明の方法の一実施例を示す説明図である。
【図８】本発明の方法の一実施例を示す説明図である。
【図９】本発明の方法の一実施例を示す説明図である。
１ 半導体素子 ２ 配線基板 ３ 接続端子 ４ 電極 ５ 突起電極 ６ スペーサ ７ パッド ８ パッド ９ パッド １０ パッド
Claims (6)
- 【請求項１】 配線基板に半導体素子が搭載され、少な
くとも該半導体素子の搭載面に該配線基板との接続端子
を有し、該接続端子は金属ろうからなる半導体装置であ
って、該接続端子は該配線基板に設けた凹部に配置され
ていることを特徴とする半導体装置。 - 【請求項２】 配線基板に半導体素子が搭載され、少な
くとも該半導体素子の搭載面に該配線基板との接続端子
を有し、該接続端子は金属ろうからなる半導体装置であ
って、該接続端子は該配線基板に設けた凹部に配置さ
れ、かつ該配線基板に設けられた突起電極と結合してい
ることを特徴とする半導体装置。 - 【請求項３】 配線基板に半導体素子が搭載され、少な
くとも該半導体素子の搭載面に該配線基板との接続端子
を有し、該接続端子は金属ろうからなる半導体装置であ
って、該接続端子は該配線基板に設けられた突起電極と
結合していることを特徴とする半導体装置。 - 【請求項４】 配線基板に半導体素子が搭載され、少な
くとも該半導体素子の搭載面に該配線基板との接続端子
を有し、該接続端子は金属ろうからなる半導体装置であ
って、該配線基板には該半導体素子との間隙を一定に保
つスペーサが形成されていることを特徴とする半導体装
置。 - 【請求項５】 請求項１ないし請求項３のいずれかに記
載の半導体装置の配線基板に上記半導体素子との間隙を
一定に保つスペーサが形成されていることを特徴とする
半導体装置。 - 【請求項６】 配線基板に半導体素子が搭載され、少な
くとも該半導体素子の搭載面に該配線基板との接続端子
を有し、該接続端子は金属ろうからなる半導体装置の製
造方法であって、該半導体素子を該配線基板に搭載する
際に、該接続端子の金属ろうの金属新生面を表出させな
がら搭載することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5795197A JPH10256310A (ja) | 1997-03-12 | 1997-03-12 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5795197A JPH10256310A (ja) | 1997-03-12 | 1997-03-12 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256310A true JPH10256310A (ja) | 1998-09-25 |
Family
ID=13070349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5795197A Pending JPH10256310A (ja) | 1997-03-12 | 1997-03-12 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256310A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246166A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法 |
| JP4808729B2 (ja) * | 2004-11-12 | 2011-11-02 | アナログ デバイシーズ インク | 離間した突き当て型コンポーネント構造体 |
-
1997
- 1997-03-12 JP JP5795197A patent/JPH10256310A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4808729B2 (ja) * | 2004-11-12 | 2011-11-02 | アナログ デバイシーズ インク | 離間した突き当て型コンポーネント構造体 |
| JP2009246166A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4518112A (en) | Process for controlled braze joining of electronic packaging elements | |
| JPH09134934A (ja) | 半導体パッケージ及び半導体装置 | |
| JP2006074017A (ja) | リードフレーム及びその製造方法 | |
| JPH10256310A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH07118498B2 (ja) | 電気的接合部 | |
| JP2000232119A (ja) | 半導体チップの接続部材及びその製造方法とその接続部材を用いた半導体チップの接続方法 | |
| JPH02312240A (ja) | バンプ形成方法およびバンプ形成装置およびバンプ | |
| JP2001036224A (ja) | 樹脂製配線基板及びその製造方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP7271761B1 (ja) | 金属若しくは導電性の極小柱状ピンのワークの電極パッド部への接合方法 | |
| JPH10116927A (ja) | 接続端子及びその形成方法 | |
| JPH0837254A (ja) | 電子回路装置 | |
| JP2730304B2 (ja) | 半導体装置 | |
| JP3540864B2 (ja) | 微細バンプの形成方法 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JP3402620B2 (ja) | ベアチップの高密度実装方法 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05235098A (ja) | フリップチップ実装方法 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JPH0529402A (ja) | 電子部品のリード線接続方法 | |
| JP3766362B2 (ja) | 半導体装置の製造方法 | |
| JPH02858B2 (ja) | ||
| JP2000232122A (ja) | 半導体チップの接続部材及びその製造方法とその接続部材を用いた半導体チップの接続方法 | |
| JPH0713231Y2 (ja) | 集積回路パッケージ | |
| JPH03183143A (ja) | 半導体装置及びその実装構造 |