JPH10254509A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH10254509A JPH10254509A JP6135997A JP6135997A JPH10254509A JP H10254509 A JPH10254509 A JP H10254509A JP 6135997 A JP6135997 A JP 6135997A JP 6135997 A JP6135997 A JP 6135997A JP H10254509 A JPH10254509 A JP H10254509A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ladder program
- programmable controller
- contact
- groups
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
な解読時間を費やすことになってしまう。 【解決手段】 ラダープログラム内のAND回路、OR
回路及びそれらの混合回路、並びにそれらの分岐点を検
出し、検出したAND回路、OR回路及びそれらの混合
回路を、分岐点を境に複数のグループに分割することが
できるか否かを判断するグループ化判断手段10と、グ
ループ化判断手段10においてグループに分割すること
ができると判断されたAND回路、OR回路及びそれら
の混合回路を、分岐点を境に複数のグループに分割し、
分割されたそれぞれのグループ内の接点のON/OFF
状態に従って解読が行われる最適ラダープログラムを生
成する最適プログラム生成手段20とを設け、ラダープ
ログラムを最適ラダープログラムに置き換えてシーケン
ス処理を行う。
Description
ントローラに関し、特に、プログラマブルコントローラ
におけるラダープログラムの最適化に関する。
におけるラダープログラムの解読においては、ラダー要
素の格納順序にしたがって接点の解読が順次行われ、そ
の解読結果が出力信号として出力されている。図4は、
複数の接点からなるラダープログラムの一構成例を示す
図である。図4に示したラダープログラムは、接点2と
接点5、接点3と接点6、接点4と接点7がそれぞれA
ND回路として接続されており、また、接点2と接点5
とからなるAND回路と、接点3と接点6とからなるA
ND回路と、接点4と接点7とからなるAND回路とが
互いにOR回路として接続されており、このOR回路と
接点1とがAND回路として接続されている。
プログラムを従来のプログラマブルコントローラにおい
て解読する場合のフローチャートである。図5に示すよ
うに、図4に示す構成を有するラダープログラムを従来
のプログラマブルコントローラにおいて解読する場合、
まず、接点1が解読され(ステップS101)、続いて
接点2の解読(ステップS102)、接点3の解読(ス
テップS103)、接点4の解読(ステップS10
4)、接点5の解読(ステップS105)、接点6の解
読(ステップS106)、接点7の解読(ステップS1
07)が順次行われ、その解読結果によるON/OFF
情報がコイル8に伝達され、伝達されたON/OFF情
報に基づいてコイル8の解読が行われる(ステップS1
08)。
プログラマブルコントローラにおけるラダープログラム
の処理においては、ラダープログラムを構成する全ての
接点の解読を行わなければ、最終段にON/OFF情報
を伝達することはできない。しかし、AND回路におい
ては、接続されている接点のいずれかがOFF状態であ
ればその出力がOFF状態となり、また、OR回路にお
いては、接続されているいずれかの接点がON状態であ
ればその出力がON状態となる。このため、AND回路
及びOR回路で構成されるラダープログラムにおいて
は、全ての接点を解読しなくても最終段にON/OFF
情報を伝達することができる場合があり、その場合、全
ての接点の解読を行うことは不要な解読時間を費やすこ
とになってしまう。
する問題点に鑑みてなされたものであって、不要な解読
時間を費やすことなく、AND回路及びOR回路で構成
されるラダープログラムの最終段にON/OFF情報を
伝達することができるプログラマブルコントローラを提
供することを目的とする。
に本発明は、内部に格納されているラダープログラムが
解読されることによりシーケンス処理を行うプログラマ
ブルコントローラにおいて、前記ラダープログラム内の
AND回路、OR回路及び前記AND回路と前記OR回
路との混合回路、並びに前記AND回路、前記OR回路
及び前記混合回路の分岐点を検出し、検出した前記AN
D回路、前記OR回路及び前記混合回路を、前記分岐点
を境に複数のグループに分割することができるか否かを
判断するグループ化判断手段と、該グループ化判断手段
においてグループに分割することができると判断された
前記AND回路、前記OR回路及び前記混合回路を、前
記分岐点を境に複数のグループに分割し、分割されたそ
れぞれのグループ内の接点のON/OFF状態に従って
解読が行われる最適ラダープログラムを生成する最適プ
ログラム生成手段とを有し、前記ラダープログラムが前
記最適ラダープログラムに置き換えられ、置き換えられ
た最適ラダープログラムが解読されることにより前記シ
ーケンス処理を行うことを特徴とする。
生成されており、プログラマブルコントローラのメモリ
の容量に基づいて、前記ラダープログラムに置き換えら
れるものが選択されることを特徴とする。また、前記最
適ラダープログラムは、複数生成されており、プログラ
マブルコントローラの出力段の状態に基づいて、前記ラ
ダープログラムに置き換えられるものが選択されること
を特徴とする。 (作用)上記のように構成された本発明においては、グ
ループ化判断手段において、ラダープログラム内のAN
D回路、OR回路及びそれらの混合回路、並びにそれら
の分岐点が検出され、検出されたAND回路、OR回路
及びそれらの混合回路を、分岐点を境に複数のグループ
に分割することができるか否かが判断された後、最適プ
ログラム生成手段において、グループ化判断手段にてグ
ループに分割することができると判断されたAND回
路、OR回路及びそれらの混合回路が、分岐点を境に複
数のグループに分割され、分割されたそれぞれのグルー
プ内の接点のON/OFF状態に従って解読が行われる
最適ラダープログラムが生成され、生成された最適ラダ
ープログラムがもとのラダープログラムに置き換えられ
て、置き換えられた最適ラダープログラムが解読される
ことによりシーケンス処理が行われる。
プ内の接点のON/OFF状態に従って解読が行われる
最適ラダープログラムに基づいてシーケンス処理が行わ
れるので、不必要な要素を解読することがなくなり、ラ
ダープログラムの解読時間の効率的な短縮化が図られ
る。
いて図面を参照して説明する。図1は、本発明のプログ
ラマブルコントローラの実施の一形態における最適ラダ
ープログラムの生成処理機能を示すブロック図である。
また、図2は、グループ化可能なラダープログラムの例
を示す図であり、(a)はAND回路を示す図、(b)
はOR回路を示す図、(c)はAND回路とOR回路と
の混合回路を示す図である。本形態は図1に示すよう
に、ラダープログラム内のAND回路、OR回路及びそ
れらの混合回路、並びにそれらの分岐点を検出し、検出
したAND回路、OR回路及びそれらの混合回路を、分
岐点を境に複数のグループに分割することができるか否
かを判断するグループ化判断手段10と、グループ化判
断手段10においてグループに分割することができると
判断されたAND回路、OR回路及びそれらの混合回路
を、分岐点を境に複数のグループに分割し、分割された
それぞれのグループ内の接点のON/OFF状態に従っ
て解読が行われる最適ラダープログラムを生成する最適
プログラム生成手段20とから構成されている。
マブルコントローラにおけるラダープログラムの解読処
理について説明する。なお、ここでは、図4に示した構
成を有するラダープログラムの解読処理について説明す
る。図3は、図4に示した構成を有するラダープログラ
ムを、図1に示した最適プログラム生成手段20におい
て生成されたラダープログラムに置き換えて解読処理を
行う場合の流れを示すフローチャートである。まず、グ
ループ化判断手段10において、図4に示したラダープ
ログラムが複数のグループに分けることができるか否か
が判断され、最適プログラム生成手段20において、接
点1のみの第1のグループと、接点2と接点5とからな
る第2のグループと、接点3と接点6とからなる第3の
グループと、接点4と接点7とからなる第4のグループ
とに分割される。
読が行われる(ステップS1)。ステップS1における
解読の結果、接点1がOFF状態であった場合、第1の
グループがOFF状態にあるとされてコイル8にOFF
情報が伝達され、また、ステップS1における解読の結
果、接点1がON状態であった場合、第1のグループが
ON状態にあるとされて接点2に第1のグループのON
情報が伝達される(ステップS2)。ここで、第1のグ
ループがOFF状態である場合は、第2〜第4のグルー
プの状態に関わらず、コイル8に伝達される情報はOF
F情報となるため、第2〜第4のグループの解読が行わ
れずにコイル8にOFF情報が伝達される。接点2に第
1のグループのON情報が伝達されると、接点2の解読
が行われる(ステップS3)。
がOFF状態であった場合、第2のグループがOFF状
態にあるとされ、また、ステップS3における解読の結
果、接点2がON状態であった場合、接点5に接点2の
ON情報が伝達される(ステップS4)。ここで、接点
2がOFF状態である場合は、接点5の状態に関わら
ず、第2のグループはOFF状態となるため、接点5の
解読は行われない。接点5に接点2のON情報が伝達さ
れると、接点5の解読が行われる(ステップS5)。ス
テップS5における解読の結果、接点5がON状態であ
った場合、第2のグループがON状態にあるとされてコ
イル8にON情報が伝達され、また、ステップS5にお
ける解読の結果、接点5がOFF状態であった場合、第
2のグループがOFF状態にあるとされる(ステップS
6)。
態である場合は、第3及び第4のグループの状態に関わ
らず、コイル8に伝達される情報はON情報となるた
め、第3及び第4のグループの解読が行われずにコイル
8にON情報が伝達される。ステップS4またはステッ
プS6において第2のグループがOFF状態であると判
断された場合、接点3の解読が行われる(ステップS
7)。ステップS7における解読の結果、接点3がOF
F状態であった場合、第3のグループがOFF状態にあ
るとされ、また、ステップS7における解読の結果、接
点3がON状態であった場合、接点6に接点3のON情
報が伝達される(ステップS8)。ここで、接点3がO
FF状態である場合は、接点6の状態に関わらず、第3
のグループはOFF状態となるため、接点6の解読は行
われない。
と、接点6の解読が行われる(ステップS9)。ステッ
プS9における解読の結果、接点6がON状態であった
場合、第3のグループがON状態にあるとされてコイル
8にON情報が伝達され、また、ステップS9における
解読の結果、接点6がOFF状態であった場合、第3の
グループがOFF状態にあるとされる(ステップS1
0)。ここで、第1及び第3のグループがON状態であ
る場合は、第4のグループの状態に関わらず、コイル8
に伝達される情報はON情報となるため、第4のグルー
プの解読が行われずにコイル8にON情報が伝達され
る。ステップS8またはステップS10において第3の
グループがOFF状態であると判断された場合、接点4
の解読が行われる(ステップS11)。
4がOFF状態であった場合、第4のグループがOFF
状態にあるとされてコイル8にOFF情報が伝達され、
また、ステップS11における解読の結果、接点4がO
N状態であった場合、接点7に接点4のON情報が伝達
される(ステップS12)。ここで、接点4がOFF状
態である場合は、接点7の状態に関わらず、第4のグル
ープはOFF状態となるため、接点7の解読は行われな
い。接点7に接点4のON情報が伝達されると、接点7
の解読が行われる(ステップS13)。ステップS13
における解読の結果、接点7がON状態であった場合、
第4のグループがON状態にあるとされてコイル8にO
N情報が伝達され、また、ステップS13における解読
の結果、接点7がOFF状態であった場合、第4のグル
ープがOFF状態にあるとされてコイル8にOFF情報
が伝達され、コイル8の解読が行われる(ステップS1
4)。
おいてグループに分割することができると判断されたラ
ダープログラムは、最適プログラム生成手段20におい
て、分割されたグループ内の接点のON/OFF状態に
従って解読が行われる最適ラダープログラムに置き換え
られ、置き換えられた最適ラダープログラムの解読が行
われるので、不必要な解読が行われることはない。ま
た、プログラマブルコントローラ内のメモリの空き容量
に合わせて最適なラダープログラムを選択することも可
能である。図1に示した最適プログラム生成手段20に
おいては、上述したような解読処理を行うラダープログ
ラムが複数生成されており、その中から、プログラマブ
ルコントローラ内のメモリの容量に合ったラダープログ
ラムが選択される。
8)においては、微分接点で使用されているものと微分
接点で使用されていないものとがあり、微分接点で使用
されていないものにおいては、前回までの解読結果を参
照する必要がないため、より簡単なラダープログラムが
選択される。
ラダープログラム内のAND回路、OR回路及びそれら
の混合回路、並びにそれらの分岐点を検出し、検出した
AND回路、OR回路及びそれらの混合回路を、分岐点
を境に複数のグループに分割することができるか否かを
判断するグループ化判断手段と、グループ化判断手段に
おいてグループに分割することができると判断されたA
ND回路、OR回路及びそれらの混合回路を、分岐点を
境に複数のグループに分割し、分割されたそれぞれのグ
ループ内の接点のON/OFF状態に従って解読が行わ
れる最適ラダープログラムを生成する最適プログラム生
成手段とを設け、ラダープログラムが最適ラダープログ
ラムに置き換えられ、置き換えられた最適ラダープログ
ラムが解読されることによりシーケンス処理が行われる
構成としたため、不要な解読時間を費やすことなく、A
ND回路及びOR回路で構成されるラダープログラムの
最終段にON/OFF情報を伝達することができる。
一形態における最適ラダープログラムの生成処理機能を
示すブロック図である。
図であり、(a)はAND回路を示す図、(b)はOR
回路を示す図、(c)はAND回路とOR回路との混合
回路を示す図である。
を、図1に示した最適プログラム生成手段20において
生成されたラダープログラムに置き換えて解読処理を行
う場合の流れを示すフローチャートである。
例を示す図である。
従来のプログラマブルコントローラにおいて解読する場
合のフローチャートである。
Claims (3)
- 【請求項1】 内部に格納されているラダープログラム
が解読されることによりシーケンス処理を行うプログラ
マブルコントローラにおいて、 前記ラダープログラム内のAND回路、OR回路及び前
記AND回路と前記OR回路との混合回路、並びに前記
AND回路、前記OR回路及び前記混合回路の分岐点を
検出し、検出した前記AND回路、前記OR回路及び前
記混合回路を、前記分岐点を境に複数のグループに分割
することができるか否かを判断するグループ化判断手段
と、 該グループ化判断手段においてグループに分割すること
ができると判断された前記AND回路、前記OR回路及
び前記混合回路を、前記分岐点を境に複数のグループに
分割し、分割されたそれぞれのグループ内の接点のON
/OFF状態に従って解読が行われる最適ラダープログ
ラムを生成する最適プログラム生成手段とを有し、 前記ラダープログラムが前記最適ラダープログラムに置
き換えられ、置き換えられた最適ラダープログラムが解
読されることにより前記シーケンス処理を行うことを特
徴とするプログラマブルコントローラ。 - 【請求項2】 請求項1に記載のプログラマブルコント
ローラにおいて、 前記最適ラダープログラムは、複数生成されており、プ
ログラマブルコントローラのメモリの容量に基づいて、
前記ラダープログラムに置き換えられるものが選択され
ることを特徴とするプログラマブルコントローラ。 - 【請求項3】 請求項1に記載のプログラマブルコント
ローラにおいて、 前記最適ラダープログラムは、複数生成されており、プ
ログラマブルコントローラの出力段の状態に基づいて、
前記ラダープログラムに置き換えられるものが選択され
ることを特徴とするプログラマブルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6135997A JPH10254509A (ja) | 1997-03-14 | 1997-03-14 | プログラマブルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6135997A JPH10254509A (ja) | 1997-03-14 | 1997-03-14 | プログラマブルコントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10254509A true JPH10254509A (ja) | 1998-09-25 |
Family
ID=13168896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6135997A Pending JPH10254509A (ja) | 1997-03-14 | 1997-03-14 | プログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10254509A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001236120A (ja) * | 2000-02-22 | 2001-08-31 | Hitachi Ltd | マスターレス方式制御システム |
US6810477B1 (en) * | 1999-05-28 | 2004-10-26 | Mitsubishi Denki Kabushiki Kaisha | Programmable controller including instruction decoder for judging execution/non-execution based on the state of contact points after execution of a preceding sequence program |
-
1997
- 1997-03-14 JP JP6135997A patent/JPH10254509A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6810477B1 (en) * | 1999-05-28 | 2004-10-26 | Mitsubishi Denki Kabushiki Kaisha | Programmable controller including instruction decoder for judging execution/non-execution based on the state of contact points after execution of a preceding sequence program |
JP2001236120A (ja) * | 2000-02-22 | 2001-08-31 | Hitachi Ltd | マスターレス方式制御システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890015142A (ko) | 다이렉트 메모리 액세스 제어장치 | |
JPH10254509A (ja) | プログラマブルコントローラ | |
US6584532B1 (en) | Branch searching to prioritize received interrupt signals | |
KR970053282A (ko) | 반도체 장치의 동작 모드 설정 회로 | |
US5053954A (en) | Microprogram process for single cycle jump instruction execution | |
JPS609235A (ja) | 選択呼出受信方法 | |
JPH03108068A (ja) | 論理回路の電気的検査方式 | |
JPS61282946A (ja) | プログラマプルコントロ−ラ | |
JPH03229338A (ja) | Romテスト方法 | |
JP2001229678A (ja) | 半導体記憶装置 | |
JP2004302733A (ja) | エミュレーションチップ | |
JPH0713756A (ja) | 半導体装置 | |
JPH0731284Y2 (ja) | プログラマブルコントロ−ラの入力回路 | |
JP2579948B2 (ja) | ト−ン生成回路 | |
JPH04330526A (ja) | リローケタブル・アセンブラ | |
JP2003188860A (ja) | パターン信号発生装置、方法、プログラムおよび該プログラムを記録した記録媒体 | |
JPS6265102A (ja) | 順序論理装置 | |
JPH05108543A (ja) | Dmaコントローラ | |
JPH01283635A (ja) | バッファ制御回路 | |
JPH02249006A (ja) | プログラマブルコントローラ | |
JPH0721111A (ja) | 優先順位決定システム | |
JPS62210544A (ja) | マイクロコンピユ−タ | |
JPS59106046A (ja) | マイクロプログラム制御方式 | |
JPH036649A (ja) | データ処理装置 | |
JP2005045567A (ja) | 端末装置および通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040109 |
|
A977 | Report on retrieval |
Effective date: 20061221 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070124 |
|
A521 | Written amendment |
Effective date: 20070307 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
RD03 | Notification of appointment of power of attorney |
Effective date: 20070307 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070509 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20070629 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070808 |