JPS62210544A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS62210544A JPS62210544A JP61052434A JP5243486A JPS62210544A JP S62210544 A JPS62210544 A JP S62210544A JP 61052434 A JP61052434 A JP 61052434A JP 5243486 A JP5243486 A JP 5243486A JP S62210544 A JPS62210544 A JP S62210544A
- Authority
- JP
- Japan
- Prior art keywords
- register
- external
- condition
- microcomputer
- test condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに1Nf6゜〔従来の技
術〕 従来マイクロコンピュータの条件分岐命令で用いるテス
ト条件は演算命令の実行結果によってセット、リセット
されるフラグや演算用のレジスタであった。
術〕 従来マイクロコンピュータの条件分岐命令で用いるテス
ト条件は演算命令の実行結果によってセット、リセット
されるフラグや演算用のレジスタであった。
−また外部信号を条件分岐命令でのテスト条件として用
いたり、命令により直接設定できるテスト条件用レジス
タを設け、条件分岐命令にて判定するということはなか
った。このようなマイクロコンピュータは、「合波講座
マイクロエレクトロニクス6、マイクロコンピュータの
プログラミング」(1984年10月3日岩波書店発行
)の2〜8頁に示される。
いたり、命令により直接設定できるテスト条件用レジス
タを設け、条件分岐命令にて判定するということはなか
った。このようなマイクロコンピュータは、「合波講座
マイクロエレクトロニクス6、マイクロコンピュータの
プログラミング」(1984年10月3日岩波書店発行
)の2〜8頁に示される。
上記従来技術において、マイクロコンピュータの外の外
部状態、例えば外部メモリや外部レジスタの内容を分岐
命令の判定条件に用いる時には、その都度外部メモリや
外部レジスタを読出す必要があった。そのため判定が高
速に行えず性能上問題かあった。
部状態、例えば外部メモリや外部レジスタの内容を分岐
命令の判定条件に用いる時には、その都度外部メモリや
外部レジスタを読出す必要があった。そのため判定が高
速に行えず性能上問題かあった。
本発明の目的は外部メモリや外部レジスタの内容を高速
に判定し、処理性能の向上を図ることにある。
に判定し、処理性能の向上を図ることにある。
上記目的は、マイクロコンピュータ内にテスト補性用レ
ジスタを設けることにより達成できる。
ジスタを設けることにより達成できる。
コントロールウェアは外部状態、例えば外部メモリや外
部レジスタな読出し、その状態のエンコードデータを上
記テスト条件用レジスタに設定する。テスト条件用レジ
スタに設定されたデータは以後条件分岐命令にて高速に
判定ができ、処理性能の高速化を図ることができる。ま
た、テスト条件用レジスタを設けて条件分岐命令にて判
定できるようにすることにより、新たに命令コードを必
要とするが、モードレジスタ内にピッ)f設けこのビッ
ト指定により外部テスト条件とテスト条件用レジスタと
を切換えることが可能とする〇〔作用〕 外部状態の判定の高速化のために、テスト条件用レジス
タを設けたが、このレジスタの出力は条件分岐命令での
テスト条件として用いる。この結果外部状態の判定毎に
外部状態を読出す必要がなくなる。またモードレジスタ
内のビットにより外部テスト条件かテスト条件用レジス
タかどちらかを選択し、条件分岐命令にて判定でさるた
め、新次に条件分岐命令用の命令コードご必要としない
。
部レジスタな読出し、その状態のエンコードデータを上
記テスト条件用レジスタに設定する。テスト条件用レジ
スタに設定されたデータは以後条件分岐命令にて高速に
判定ができ、処理性能の高速化を図ることができる。ま
た、テスト条件用レジスタを設けて条件分岐命令にて判
定できるようにすることにより、新たに命令コードを必
要とするが、モードレジスタ内にピッ)f設けこのビッ
ト指定により外部テスト条件とテスト条件用レジスタと
を切換えることが可能とする〇〔作用〕 外部状態の判定の高速化のために、テスト条件用レジス
タを設けたが、このレジスタの出力は条件分岐命令での
テスト条件として用いる。この結果外部状態の判定毎に
外部状態を読出す必要がなくなる。またモードレジスタ
内のビットにより外部テスト条件かテスト条件用レジス
タかどちらかを選択し、条件分岐命令にて判定でさるた
め、新次に条件分岐命令用の命令コードご必要としない
。
以下、本発明の一実施例を第1図により説明する0
第1図はマイクロコンピュータの特に本発明の特徴とす
る条件分岐判定部を詳細に記したブロック図である。マ
イクロコンピュータは制御メモリ6内のコントロールウ
ェアを読出し、その命令コードに従って演算回路7にて
演算を行い、結果を7ラグとして内部条件レジスタ1に
設定する。
る条件分岐判定部を詳細に記したブロック図である。マ
イクロコンピュータは制御メモリ6内のコントロールウ
ェアを読出し、その命令コードに従って演算回路7にて
演算を行い、結果を7ラグとして内部条件レジスタ1に
設定する。
次に条件分岐命令実行において、演算結果により分岐を
行う時には条件判定回路4にて内部条件レジスタ1の内
容を調べ、分岐条件が成立すれば分岐先アドレスを制御
メモリアドレスレジスタ5に格納する。
行う時には条件判定回路4にて内部条件レジスタ1の内
容を調べ、分岐条件が成立すれば分岐先アドレスを制御
メモリアドレスレジスタ5に格納する。
以上カマイクロコンピエータにおける条件分岐の動作で
あるが、本発明においては分岐条件として外部テスト条
件とフントロールウェアによって設定可能なテスト条件
用レジスタ2とを新たに持たせている。テスト条件用レ
ジスタ2か、外部テスト条件どちらを条件判定回路4に
て用いるかどうかの選択はモードレジスタ内のビットの
値により選択回路8にて行うことができる。モードレジ
スタ3へのデータ設定はマイクロコンピュータの命令に
より行うことができる。
あるが、本発明においては分岐条件として外部テスト条
件とフントロールウェアによって設定可能なテスト条件
用レジスタ2とを新たに持たせている。テスト条件用レ
ジスタ2か、外部テスト条件どちらを条件判定回路4に
て用いるかどうかの選択はモードレジスタ内のビットの
値により選択回路8にて行うことができる。モードレジ
スタ3へのデータ設定はマイクロコンピュータの命令に
より行うことができる。
テスト条件レジスタ2へのデータ設定はフントロールウ
ェアにより自由に行うことができる◎例えばマイクロコ
ンピュータ外の外部装置(外部レジスタ、外部メモリ)
の状態を読出し、データをエンコードしてそのエンフー
ド結果を格納しておき、モードレジスタにてテスト条件
用レジスタを選択子れば高速に外部装置のデータ判定を
行うことができる。
ェアにより自由に行うことができる◎例えばマイクロコ
ンピュータ外の外部装置(外部レジスタ、外部メモリ)
の状態を読出し、データをエンコードしてそのエンフー
ド結果を格納しておき、モードレジスタにてテスト条件
用レジスタを選択子れば高速に外部装置のデータ判定を
行うことができる。
尚、本実施例においてはテスト条件用レジスタ2と外部
テスト条件の切換えを可能としているが、さらにモード
レジスタのビット指定によりテスト条件用レジスタ2の
前半部と外部テスト条件の後半部を条件判定回路にて用
いることができるようにすることも可能である。
テスト条件の切換えを可能としているが、さらにモード
レジスタのビット指定によりテスト条件用レジスタ2の
前半部と外部テスト条件の後半部を条件判定回路にて用
いることができるようにすることも可能である。
本発明によれば、フントロールウェアがルーチンジ1プ
ご行う時、予め外部装置の状態を読出しエンフードして
テスト条件用レジスタに設定しておけば、以後の外部装
置の状態判定は条件分岐命令のみで可能となり、ルーチ
ンジ冒ブの高速処理が可能となる。
ご行う時、予め外部装置の状態を読出しエンフードして
テスト条件用レジスタに設定しておけば、以後の外部装
置の状態判定は条件分岐命令のみで可能となり、ルーチ
ンジ冒ブの高速処理が可能となる。
またモードレジスタ指定によりテスト条件用レジスタと
外部テスト条件を切換えることができる0この結果、分
岐命令用の命令コード数を半減させることができ、また
条件判定回路のゲート量削減にもつながる。さらに本マ
イクロコンビ二一夕を用いるシステムの都合にも合わせ
ることが可能という効果がある。
外部テスト条件を切換えることができる0この結果、分
岐命令用の命令コード数を半減させることができ、また
条件判定回路のゲート量削減にもつながる。さらに本マ
イクロコンビ二一夕を用いるシステムの都合にも合わせ
ることが可能という効果がある。
第1図は本発明の特徴とする条件分岐判定部を詳細に記
述したブロック図である。 1・・・内部条件レジスタ 2・・・テスト条件用レジスタ 3・・・モードレジスタ 4・・・分岐条件判定(ロ)路 −5・・・制御メモリアドレスレジスタ6・・・制御メ
モリ 7・・・演算回路 8・・・選択回路 第 1 図
述したブロック図である。 1・・・内部条件レジスタ 2・・・テスト条件用レジスタ 3・・・モードレジスタ 4・・・分岐条件判定(ロ)路 −5・・・制御メモリアドレスレジスタ6・・・制御メ
モリ 7・・・演算回路 8・・・選択回路 第 1 図
Claims (1)
- 1、条件分岐命令機能を有するマイクロコンピュータに
おいて、マイクロコンピュータ外の条件の入力回路と、
命令により設定可能な判定用レジスタとモードレジスタ
とを持ち、前記モードレジスタ内のビットの値によりマ
イクロコンピュータ外の条件と判定用レジスタとの選択
を行い条件分岐命令での判定条件として用いることを特
徴とするマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61052434A JPS62210544A (ja) | 1986-03-12 | 1986-03-12 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61052434A JPS62210544A (ja) | 1986-03-12 | 1986-03-12 | マイクロコンピユ−タ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62210544A true JPS62210544A (ja) | 1987-09-16 |
Family
ID=12914643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61052434A Pending JPS62210544A (ja) | 1986-03-12 | 1986-03-12 | マイクロコンピユ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62210544A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59148949A (ja) * | 1983-02-14 | 1984-08-25 | Hitachi Ltd | 電子計算機の分岐判定回路 |
-
1986
- 1986-03-12 JP JP61052434A patent/JPS62210544A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59148949A (ja) * | 1983-02-14 | 1984-08-25 | Hitachi Ltd | 電子計算機の分岐判定回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0125855A2 (en) | Buffer-storage control system | |
EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
JPS5826584B2 (ja) | デ−タ処理装置 | |
JPS62210544A (ja) | マイクロコンピユ−タ | |
JPH0319974B2 (ja) | ||
JPS638971A (ja) | 多項式ベクトル演算実行制御装置 | |
US5732252A (en) | Program counter system capable of incrementing or decrementing after a conditional jump instruction | |
JPS62156738A (ja) | プログラム制御装置 | |
JPH0310129B2 (ja) | ||
JPS6116334A (ja) | デ−タ処理装置 | |
JPH0517574B2 (ja) | ||
JPS6131895B2 (ja) | ||
JPS61282932A (ja) | アドレスカウンタ制御方式 | |
JPH0347536B2 (ja) | ||
JPS6240535A (ja) | プログラム制御装置 | |
JPH0128965B2 (ja) | ||
JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
JPS6227830A (ja) | 割込み制御方式 | |
JPH01159730A (ja) | マイクロプログラム制御装置 | |
JPS63229530A (ja) | 割込み制御方式 | |
JPH0421128A (ja) | 半導体集積回路試験装置のテストプロセッサに用いられる命令読み出し回路 | |
JPS61289431A (ja) | デ−タフロ−計算機における多方向分岐方式 | |
JPS6362037A (ja) | マイクロプログラム制御装置 | |
JPH01130228A (ja) | マイクロプログラム制御装置 | |
JPS6375834A (ja) | マイクロ命令選択装置 |