JPH10247697A - 表面実装型半導体プラスチックパッケージ及びその製造方法 - Google Patents

表面実装型半導体プラスチックパッケージ及びその製造方法

Info

Publication number
JPH10247697A
JPH10247697A JP4897497A JP4897497A JPH10247697A JP H10247697 A JPH10247697 A JP H10247697A JP 4897497 A JP4897497 A JP 4897497A JP 4897497 A JP4897497 A JP 4897497A JP H10247697 A JPH10247697 A JP H10247697A
Authority
JP
Japan
Prior art keywords
package body
package
surface roughness
adhesive
plastic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4897497A
Other languages
English (en)
Inventor
Katsuhiko Kobayashi
克彦 小林
Kouki Oitori
功騎 追鳥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4897497A priority Critical patent/JPH10247697A/ja
Publication of JPH10247697A publication Critical patent/JPH10247697A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Abstract

(57)【要約】 【課題】 既存の設備で確実に実装基板との仮止め強度
を向上させることができる表面実装型プラスチックパッ
ケージ及びその製造方法を提供すること。 【解決手段】 パッケージ本体12の下部表面における
接着剤が塗布される接着面12aの平均面粗さを9μm
より大きく形成する。これはパッケージ本体12を成形
する上金型17および下金型18のうちパッケージ本体
12の下部表面を形成する下金型18の平均面粗さを、
パッケージ本体12の上部表面を形成する上金型17の
平均面粗さよりも大きく作製することにより形成され
る。これにより実装基板4とプラスチックパッケージ1
1との仮止め強度を従来より大幅に向上させることがで
き、半田リフロー炉への装填時などプラスチックパッケ
ージ11が実装基板4の下面に位置する場合でも確実に
固定させておくことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、実装基板上の導体
パターンに電気的に接続される外部リードと、内部に半
導体装置を収容するパッケージ本体とから成り、実装基
板上に表面実装する際にパッケージ本体の下部を接着剤
を介して実装基板上に仮止めする表面実装型半導体プラ
スチックパッケージ及びその製造方法に関する。
【0002】
【従来の技術】従来より、半導体プラスチックパッケー
ジや他の電子部品を実装基板の最外層導体パターンに接
続するのに、リードの挿入取付孔を使用する挿入実装
と、導体パターンの表面に直接半田付けする表面実装と
がある。表面実装は、挿入実装に比べて実装密度が著し
く高く、スペース効率及び信号遅延時間の短縮に有効な
実装形態として知られている。表面実装技術は公知のよ
うに、予め必要量の半田ペーストがスクリーン印刷等に
より供給された導体パターンの所定領域(ランド)に部
品のリードを載置し、半田リフロー炉において半田を溶
融させることにより、リードの半田付けを行うようにし
ている。
【0003】中型又は大型の表面実装型半導体プラスチ
ックパッケージを実装基板に搭載する場合は、接着剤を
用いて実装基板上に半導体プラスチックパッケージを仮
止めするようにしている。図5は、パッケージ本体2と
外部リード3とから成る表面実装型半導体プラスチック
パッケージ(以下、単にプラスチックパッケージと呼
ぶ。)1を実装基板4の上に予め塗布された接着剤5を
介して固定した状態を示している。公知のように、パッ
ケージ本体2の内部には図示せずとも集積回路(IC)
を構成した半導体装置を収容しており、外部リード3を
介して実装基板4上に形成された導体パターンすなわち
ランドに半田付けにより電気的に接続される。なお、上
記導体パターン及びランドの図示は省略している。本従
来例によるパッケージ本体は縦断面が六角形状でエポキ
シ樹脂から成り、接着剤5はエポキシ系接着剤、実装基
板4はガラスエポキシ基板が用いられている。パッケー
ジ本体下部の、接着剤5により接着される接着面(パッ
ケージ本体2の底面)2aは、10mm×10mmの正
方形状を呈している。
【0004】パッケージ本体2は、上金型および下金型
で成る成形金型で形成されるのであるが、従来では、こ
れら上金型と下金型とで平均面粗さを一様にして形成し
ていた。すなわち、従来のパッケージ本体2の表面はす
べて、一様な平均面粗さを有していた。ここで面粗さと
は、凹凸の高さをいい、従来では約9μmである。
【0005】
【発明が解決しようとする課題】実装基板の両面にこれ
ら電子部品を搭載する実装形態では、パッケージ本体2
と実装基板4との仮止め強度が弱いと、半田リフロー炉
へ装填するときなど実装基板4を裏返したときに図6に
示すようにプラスチックパッケージ1が実装基板4から
脱落してしまう。これを防止するため、従来は、パッケ
ージ本体2の接着面2aに付着している油膜等の有機物
を除去する目的で、水素ガスによるバーニングや、レー
ザ、塩酸等の薬品あるいは紫外線照射洗浄などを行って
接着性の向上を図り、パッケージ本体2と実装基板4と
の仮止め強度を向上させるようにしていた。なお、これ
らの有機物除去処理は、接着面2aの面粗さに影響を及
ぼすものではない。
【0006】しかしながら、これらの有機物除去処理は
いずれも効果が薄く、設備投資、プロセス追加、そして
安全性の面から好ましくはない。更に、パッケージ本体
2の成形に使用する樹脂の種類によっては(例えば、ク
レゾールノボラック型と呼ばれるエポキシ樹脂の一
種)、上述した有機物除去の作業後、経時変化と共に樹
脂に含まれるワックス分等がしみ出し、却って逆効果を
もたらすこともある。
【0007】本発明は上述の問題に鑑みてなされ、既存
の設備で確実に実装基板との仮止め強度を向上させるこ
とができる表面実装型半導体プラスチックパッケージ及
びその製造方法を提供することを課題とする。
【0008】
【課題を解決するための手段】以上の課題は、実装基板
(例えば実施例の説明に供給される図1乃至図3におけ
る参照符号4に対応する。以下、同様。)上の導体パタ
ーンに電気的に接続される外部リード(3)と、内部に
半導体装置を収容し下部に上記実装基板(4)上に接着
剤(5)を介して接着される接着面(12a)を有する
パッケージ本体(12)とから成る表面実装型半導体プ
ラスチックパッケージ(11)において、上記接着面
(12a)の平均面粗さを、上記パッケージ本体の上部
表面(12b、12c、12c)の平均面粗さよりも大
きくしたことを特徴とする表面実装型半導体プラスチッ
クパッケージ(11)、によって解決される。
【0009】また以上の課題は、実装基板(4)上の導
体パターンに電気的に接続される外部リード(3)と、
内部に半導体装置を収容し下部に上記実装基板(4)上
に接着剤(5)を介して接着される接着面(12a)を
有するパッケージ本体(12)とから成る表面実装型半
導体プラスチックパッケージ(11)において、上記パ
ッケージ本体(12)の上部表面(12b、12c、1
2c)および上記接着面(12a)を含む下部表面(1
2d、12d)の平均面粗さを、9μmより大きくした
ことを特徴とする表面実装型半導体プラスチックパッケ
ージ(11)、によって解決される。
【0010】また以上の課題は、実装基板(4)上の導
体パターンに電気的に接続される外部リード(3)と、
内部に半導体装置を収容し下部に上記実装基板(4)上
に接着剤(5)を介して接着される接着面(12a)を
有するパッケージ本体(12)とから成り、上記パッケ
ージ本体(12)を上金型(17)および下金型(1
8)で成る成形金型(16)により形成するようにした
表面実装型半導体プラスチックパッケージ(11)の製
造方法において、上記下金型(18)の平均面粗さを、
上記上金型(17)の平均面粗さよりも大きく形成する
と共に、上記接着面(12a)を上記下金型(18)に
よって形成するようにしたことを特徴とする表面実装型
半導体プラスチックパッケージ(11)の製造方法、に
よって解決される。
【0011】また以上の課題は、実装基板(4)上の導
体パターンに電気的に接続される外部リード(3)と、
内部に半導体装置を収容し下部に上記実装基板(4)上
に接着剤(5)を介して接着される接着面(12a)を
有するパッケージ本体(12)とから成り、上記パッケ
ージ本体(12)を上金型(17)および下金型(1
8)で成る成形金型(16)により形成するようにした
表面実装型半導体プラスチックパッケージ(11)の製
造方法において、上記上金型(17)および上記下金型
(18)の平均面粗さを、9μmより大きくしたことを
特徴とする表面実装型半導体プラスチックパッケージ
(11)の製造方法、によって解決される。
【0012】本発明は、パッケージ本体(12)の底面
すなわち接着面(12a)の平均面粗さを、パッケージ
本体(12)の上部表面(12b、12c)の平均面粗
さよりも大きくして、接着面(12a)への接着剤
(5)の塗布面積を大きくしアンカー効果(投錨効果)
をもたせて接着強度を高めるようにしている。これによ
りパッケージ本体(12)と実装基板(4)との仮止め
強度を向上させることができ、実装品質を向上させるこ
とができる。
【0013】又、このパッケージ本体(12)の接着面
(12a)は、上金型(17)と下金型(18)とで成
る成形金型(16)において、上金型(17)よりも大
きな平均面粗さに施した下金型(18)によって形成す
ることができる。また、下金型(18)だけでなく上金
型(17)も同様にその平均面粗さを大きく形成しても
よい。ここで、接着面(12a)の平均面粗さを、後述
する実施例で述べているように9μmより大きくすれ
ば、上述した効果を得ることができる。
【0014】
【発明の実施の形態】成形金型を放電加工により作製す
るとき、下金型の平均面粗さを上金型の平均面粗さより
も大きく形成する。これは放電電圧を高くすることによ
り面粗さを大きくすることができる。そして、接着剤が
塗布されるパッケージ本体下部の接着面をこの下金型に
より形成する。これにより、実装基板との仮止め強度が
従来よりも大きく向上したパッケージ本体を形成するこ
とができる。以下の実施例において、その詳細について
説明する。
【0015】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
【0016】図1は本発明の実施例によるプラスチック
パッケージを示し、全体として11で示される。パッケ
ージ本体12は、上述した従来のパッケージ本体2と同
様に縦断面が六角形状でエポキシ樹脂から成り、その接
着面12aの形状は10mm×10mmの正方形状であ
る。
【0017】図2はパッケージ本体12を形成するため
の成形金型16を示し、上金型17および下金型18で
成る。上金型17は、従来のパッケージ本体2を形成す
る上金型と同一のもので、その上金型形成面17aの平
均面粗さは約9μmである。よって、パッケージ本体1
2の上部すなわち天面12b及び上側両斜面12c、1
2cの平均面粗さも9μmで形成される(図1参照)。
他方、パッケージ本体12の下部すなわち底面(接着
面)12a及び下側両斜面12d、12dを形成する下
金型形成面18aは、9μmより大きな平均面粗さで形
成する。これは、放電加工により成形金型16を形成す
る際、下金型18の放電電圧を上金型17のそれよりも
高くすることにより容易に得ることができる。
【0018】そこで本実施例では、下金型形成面18a
を平均面粗さ15μm及び21μmで形成したときの接
着強度を、従来の平均面粗さが9μmのときの接着強度
を1として求めた。その測定結果を表1に示す。なお、
測定には上述したのと同様のエポキシ系接着剤5を使用
した。平均面粗さは触針式表面粗さ測定機で測定し、パ
ッケージ本体12と接着剤5との引張り剪断強度を接着
強度としている。
【0019】
【表1】
【0020】表1より、接着面12aの平均面粗さを1
5μm、21μmと大きくすれば、従来9μmのときよ
りも接着強度がそれぞれ1.3倍、1.6倍と高くなる
ことがわかる。これは図4A及び図4Bで示すように、
接着面12aの平均面粗さが大きくなれば接着剤5との
接着面積が増大すると共に(図4B参照)、従来(図4
A参照)よりもアンカー効果(投錨効果)が大きくなっ
たことに起因している。したがって、実装基板4を裏返
して半田リフロー炉へ装填するときに、図3に示すよう
に実装基板4の下面に位置するプラスチックパッケージ
11が脱落するのを従来よりも大幅に低減あるいは防止
することができる。
【0021】以上のように、本実施例によれば下金型1
8の平均面粗さを変更するだけで、プラスチックパッケ
ージ11と実装基板4との仮止め強度を従来よりも確実
に向上させることができ、従来よりも部品の実装品質を
大幅に向上させることができる。
【0022】以上、本発明の実施例について説明した
が、勿論、本発明はこれに限られることなく、本発明の
技術的思想に基づいて種々の変形が可能である。
【0023】例えば以上の実施例では、パッケージ本体
12の接着面12aが、10mm×10mmの正方形状
を呈するプラスチックパッケージ11について説明した
が、これだけに限らず、種々の形状、面積を有した接着
面を持つプラスチックパッケージについても本発明は適
用可能である。この場合、プラスチックパッケージの大
きさに応じて、接着面の平均面粗さを適宜変更すればよ
い。
【0024】又、以上の実施例ではパッケージ本体12
の下部表面12a、12d、12dを形成する下金型形
成面18aのすべての平均面粗さを変更(大きく)する
ようにしたが、パッケージ本体12の接着面12aに対
応する面の面粗さのみを変更するようにしてもよい。
【0025】又、以上の実施例では下金型形成面18a
のみ面粗さを大きくしてパッケージ本体12を形成した
が、上金型形成面17aの平均面粗さをも下金型18と
同様に9μmより大きく形成するようにしてもよい。こ
れによって、プラスチックパッケージの上部および下部
とで表面粗さの違いが顕著であるという理由で外観上の
不良と、とらわれるなどの、円滑な商取引、ひいては産
業の発達に支障を来すようなことを防止することができ
る。
【0026】又、成形金型16の作製、特に上下金型形
成面17a、18aの面粗さを放電加工の放電電圧によ
り調整するようにしたが、電解加工や超音波加工などに
よって行うようにしてもよい。更に、下金型17により
形成したパッケージ本体12の接着面12aに対し、従
来用いられていた有機物除去処理を行うようにすれば、
パッケージ本体12と実装基板4との仮止め強度を更に
向上させることができる。
【0027】
【発明の効果】以上述べたように、本発明の表面実装型
半導体プラスチックパッケージ及びその製造方法によれ
ば、既存の設備でパッケージ本体と実装基板との仮止め
強度を従来よりも確実に向上させることができるので、
実装基板の下面に位置するプラスチックパッケージの脱
落を大幅に低減あるいは防止することができ、よって、
電子部品の実装品質を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施例による表面実装型半導体プラス
チックパッケージの正面図である。
【図2】同プラスチックパッケージを形成する成形金型
の断面図である。
【図3】同プラスチックパッケージの作用を示す部分断
面図である。
【図4】パッケージ本体と接着剤の界面を示す模式図で
あり、Aは従来例、Bは本発明の実施例を示している。
【図5】プラスチックパッケージと実装基板とを接着さ
せたときの状態を示す部分断面図である。
【図6】従来のプラスチックパッケージの作用を説明す
る部分断面図である。
【符号の説明】
3……外部リード、4……実装基板、5……接着剤、1
1……表面実装型半導体プラスチックパッケージ、12
……パッケージ本体、12a……接着面、16……成形
金型、17……上金型、18……下金型。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 実装基板上の導体パターンに電気的に接
    続される外部リードと、内部に半導体装置を収容し下部
    に前記実装基板上に接着剤を介して接着される接着面を
    有するパッケージ本体とから成る表面実装型半導体プラ
    スチックパッケージにおいて、 前記接着面の平均面粗さを、前記パッケージ本体の上部
    表面の平均面粗さよりも大きくしたことを特徴とする表
    面実装型半導体プラスチックパッケージ。
  2. 【請求項2】 前記パッケージ本体の上部表面の平均面
    粗さは、約9μmであることを特徴とする請求項1に記
    載の表面実装型半導体プラスチックパッケージ。
  3. 【請求項3】 前記パッケージ本体は、半田リフロー炉
    へ装填されるとき前記実装基板の下面に位置しているこ
    とを特徴とする請求項1又は請求項2に記載の表面実装
    型半導体プラスチックパッケージ。
  4. 【請求項4】 前記接着面は、有機物除去処理が施され
    ることを特徴とする請求項1乃至請求項3のいずれかに
    記載の表面実装型半導体プラスチックパッケージ。
  5. 【請求項5】 実装基板上の導体パターンに電気的に接
    続される外部リードと、内部に半導体装置を収容し下部
    に前記実装基板上に接着剤を介して接着される接着面を
    有するパッケージ本体とから成る表面実装型半導体プラ
    スチックパッケージにおいて、 前記パッケージ本体の上部表面および前記接着面を含む
    下部表面の平均面粗さを、9μmより大きくしたことを
    特徴とする表面実装型半導体プラスチックパッケージ。
  6. 【請求項6】 実装基板上の導体パターンに電気的に接
    続される外部リードと、内部に半導体装置を収容し下部
    に前記実装基板上に接着剤を介して接着される接着面を
    有するパッケージ本体とから成り、前記パッケージ本体
    を上金型および下金型で成る成形金型により形成するよ
    うにした表面実装型半導体プラスチックパッケージの製
    造方法において、 前記下金型の平均面粗さを、前記上金型の平均面粗さよ
    りも大きく形成すると共に、 前記接着面を前記下金型によって形成するようにしたこ
    とを特徴とする表面実装型半導体プラスチックパッケー
    ジの製造方法。
  7. 【請求項7】 前記上金型および前記下金型は放電加工
    により作製され、前記下金型の平均面粗さは、放電加工
    の放電電圧を前記上金型の平均面粗さよりも大きく形成
    されることを特徴とする請求項6に記載の表面実装型半
    導体プラスチックパッケージの製造方法。
  8. 【請求項8】 前記上金型の平均面粗さは、約9μmで
    あることを特徴とする請求項7に記載の表面実装型半導
    体プラスチックパッケージの製造方法。
  9. 【請求項9】 実装基板上の導体パターンに電気的に接
    続される外部リードと、内部に半導体装置を収容し下部
    に前記実装基板上に接着剤を介して接着される接着面を
    有するパッケージ本体とから成り、前記パッケージ本体
    を上金型および下金型で成る成形金型により形成するよ
    うにした表面実装型半導体プラスチックパッケージの製
    造方法において、 前記上金型および前記下金型の平均面粗さを、9μmよ
    り大きくしたことを特徴とする表面実装型半導体プラス
    チックパッケージの製造方法。
JP4897497A 1997-03-04 1997-03-04 表面実装型半導体プラスチックパッケージ及びその製造方法 Pending JPH10247697A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4897497A JPH10247697A (ja) 1997-03-04 1997-03-04 表面実装型半導体プラスチックパッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4897497A JPH10247697A (ja) 1997-03-04 1997-03-04 表面実装型半導体プラスチックパッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10247697A true JPH10247697A (ja) 1998-09-14

Family

ID=12818245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4897497A Pending JPH10247697A (ja) 1997-03-04 1997-03-04 表面実装型半導体プラスチックパッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10247697A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104507271A (zh) * 2014-12-29 2015-04-08 深圳市凯健奥达科技有限公司 基于插件元件工艺和贴片工艺结合的pcba加工方法及pcba板
CN105228345A (zh) * 2015-11-05 2016-01-06 福建众益太阳能科技股份公司 太阳能灯、用于太阳能灯的pcb线路板及其制作方法
US10796837B2 (en) 2016-06-07 2020-10-06 Murata Manufacturing Co., Ltd. Electronic component, diaphragm, and electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104507271A (zh) * 2014-12-29 2015-04-08 深圳市凯健奥达科技有限公司 基于插件元件工艺和贴片工艺结合的pcba加工方法及pcba板
CN105228345A (zh) * 2015-11-05 2016-01-06 福建众益太阳能科技股份公司 太阳能灯、用于太阳能灯的pcb线路板及其制作方法
US10796837B2 (en) 2016-06-07 2020-10-06 Murata Manufacturing Co., Ltd. Electronic component, diaphragm, and electronic device

Similar Documents

Publication Publication Date Title
EP0689245A2 (en) Electronic device, its arrangement and method of manufacturing the same
US20010000925A1 (en) Method of forming BGA interconnections having mixed solder profiles
JPH01235170A (ja) マイクロ入出力ピンおよびその製造方法
EP1460888A1 (en) Low-profile electronic circuit module and method for manufacturing the same
JPH10247697A (ja) 表面実装型半導体プラスチックパッケージ及びその製造方法
US20060032051A1 (en) Manufacturing process for a surface-mount metal-cavity package for an oscillator crystal blank
JP2004289083A (ja) 電子部品実装用の基板および電子部品実装方法
JP2004200539A (ja) 部品の接続端子及び電子機器
JPH1051255A (ja) 圧電共振装置の製造方法
JPH0529173A (ja) 電子部品
JPH05259372A (ja) ハイブリッドic
JPH01115150A (ja) 電子部品のリードの平面性を保持する方法
JPS6167970A (ja) 部品の取り付け構造
JPH01138791A (ja) 混成集積回路装置
JP3138779B2 (ja) チップ部品の装着方法
JPS599947A (ja) 電子回路基板およびその製造方法
JP2543251B2 (ja) ソルダクリ―ム印刷版
JP3489489B2 (ja) 半導体装置の製造方法および半導体装置
JPH06349561A (ja) リード端子の配線基板への半田付け方法
JPH01187901A (ja) チップ形電子部品
JPH09129784A (ja) 半導体装置およびその製造方法
JPH06209065A (ja) 電子部品搭載装置
JPH11150151A (ja) 集積回路チップの実装構造および方法
JPH06112275A (ja) 回路部品搭載用端子を備えた回路配線基板の製造法
US20070148950A1 (en) Object and bonding method thereof