JPH10239411A - 磁気検出装置 - Google Patents

Abstract

(57)【要約】 【課題】 アナログ信号の振幅変動などによらずレベル
シフト回路の電圧シフト量を一定とし、ノイズ信号など
に影響されずに正確な波形処理が可能な磁気検出装置を
得る。 【解決手段】 巨大磁気抵抗素子から検出されたアナロ
グ信号をパルス信号にする波形整形回路は、アナログ信
号Ａ１、Ａ２の増幅電圧Ｖ１、電圧Ｖ１から上下に異な
る電圧Ｖ２、Ｖ３を発生するレベルシフト回路４Ａと、
電圧Ｖ２の最小値、電圧Ｖ３の最大値を基準電圧Ｖ４と
して交互に保持する回路５Ａと、電圧Ｖ１にヒステリシ
スを加えた電圧Ｖ１ｂと基準電圧Ｖ４とを比較してパル
ス信号Ｐを出力する比較回路６Ａとを含み、レベルシフ
ト回路は、電圧Ｖ１の出力端子と電圧Ｖ２、Ｖ３の各出
力端子との間に挿入された抵抗器Ｒ１、Ｒ２と、各抵抗
器に直列接続された定電流回路４１、４２とにより構成
された。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、巨大磁気抵抗素
子を用いて磁性体の移動（たとえば、磁性回転体の回転
数）に応じたパルス信号を出力する磁気検出装置に関
し、特に巨大磁気抵抗素子からのアナログ信号のレベル
変動やノイズ重畳などに起因する波形処理回路での誤動
作を防止して、精度および信頼性を向上させた磁気検出
装置に関するものである。

【０００２】

【従来の技術】従来より、磁性回転体たとえば内燃機関
のクランク軸などの回転を検出する磁気検出装置はよく
知られており、磁気検出ヘッドとして検出感度の高い巨
大磁気抵抗素子を用いることも知られている。

【０００３】また、この種の磁気検出装置は、回転数に
応じたパルス信号を出力するために、巨大磁気抵抗素子
から出力されるアナログ信号をパルス信号に波形整形す
るための波形処理回路を備えている。

【０００４】図４は一般的な波形処理回路を内蔵した磁
気検出装置たとえば回転検出装置を示す側面図であり、
矢印方向に回転する磁性体１００と回転検出装置１０１
との相対位置関係を概略的に示している。

【０００５】図４において、検出対象となる磁性体１０
０は、回転軸たとえばクランク軸などに一体に設けられ
ており、その外周部には、凸部１００ａと凹部１００ｂ
とが交互に形成されている。また、回転検出装置１０１
は、所定の空隙Ｇを介して、磁性体１００に対向するよ
うに設置されている。

【０００６】図５は図４内の回転検出装置１０１の構造
を概略的に示す断面図である。図５において、回転検出
装置１０１は、磁性体１００との対向面側に永久磁石１
０３およびＩＣ１０４からなる磁気検出ヘッドを備えて
いる。

【０００７】ＩＣ１０４は、巨大磁気抵抗素子および波
形処理回路（後述する）を一体的に内蔵しており、巨大
磁気抵抗素子は、磁性体１００に対向するように配置さ
れ、波形処理回路は、巨大磁気抵抗素子から得られるア
ナログ信号をパルス信号に変換して出力する。永久磁石
１０３は、ＩＣ１０４の背面側に配置されており、ＩＣ
１０４内の巨大磁気抵抗素子にバイアス磁界を印加して
いる。

【０００８】図６は図４内の磁性体１００と回転検出装
置１０１の磁気検出ヘッドとの相対位置関係を示す斜視
図である。図６において、ＩＣ１０４上に配置された巨
大磁気抵抗素子２０は、磁気検出感度を向上させるため
に、二対に分割されたライン状のセグメント２０ａ〜２
０ｄにより構成されている。

【０００９】セグメント２０ａ〜２０ｄのうち、一対の
セグメント２０ａおよび２０ｂは、磁性体１００の回転
方向（矢印参照）に対して前方に位置し、他の一対のセ
グメント２０ｃおよび２０ｄは、磁性体１００の回転方
向に対して後方に位置している。

【００１０】図７は巨大磁気抵抗素子２０を構成する各
セグメント２０ａ〜２０ｄの結線状態を示す回路図であ
る。図７において、各セグメント２０ａ〜２０ｄは、分
割配置された上記二対のうちの各１つのセグメントを含
むように二対の直列回路を構成するとともに、各直列回
路が電源Ｖｃｃとグランドとの間に並列接続されて、ブ
リッジ回路１４を構成している。

【００１１】ブリッジ回路１４内の一方の直列回路（セ
グメント２０ａおよび２０ｄ）の中点１４ａ、ならびに
他方の直列回路（セグメント２０ｃおよび２０ｂ）の中
点１４ｂは、出力端子を構成しており、磁性体１００の
回転にともなって、アナログ信号Ａ１およびＡ２を出力
する。

【００１２】図８は巨大磁気抵抗素子２０の磁界［エル
ステッド：Ｏｅ］の変化に対する抵抗値［オーム：Ω］
の変化を示す特性図である。図８において、巨大磁気抵
抗素子２０の抵抗値は、外部磁界が変動した場合に、通
常の磁気抵抗素子と比べて著しく大きく変動し、たとえ
ば、２０００Ω程度の抵抗値に対して２５０Ω程度（１
０％以上）増減する。また、磁界の変化方向に対してヒ
ステリシスを有している。

【００１３】このような巨大磁気抵抗素子２０は、たと
えば、「人工格子の磁気抵抗効果」（日本応用磁気学会
誌、第１５巻、第５１９９１号、第８１３頁〜第８２１
頁）に記載されている。

【００１４】上記文献によれば、巨大磁気抵抗素子２０
は、数Å〜数１０Åの厚さの磁性層と非磁性層とを交互
に積層させた積層体（いわゆる、人工格子膜）により構
成することができる。また、巨大磁気抵抗素子２０の材
質としては、（Ｆｅ／Ｃｒ）ｎ、（パーマロイ／Ｃｕ／
Ｃｏ／Ｃｕ）ｎ、（Ｃｏ／Ｃｕ）ｎなどが用いられ得
る。

【００１５】図９および図１０は磁性体１００とアナロ
グ信号Ａ１およびＡ２の波形との関係を示す説明図であ
り、図９は磁性体１００と磁気検出ヘッドとの間の空隙
Ｇが大きい場合、図１０は空隙Ｇが小さい場合をそれぞ
れ示している。図９および図１０において、実線はブリ
ッジ回路１４の一方の中点１４ａから出力されるアナロ
グ信号Ａ１の波形、一点鎖線は他方の中点１４ｂから出
力されるアナログ信号Ａ２の波形である。

【００１６】次に、図４〜図１０を参照しながら、一般
的な回転検出装置の概略的な動作について説明する。図
４〜図６のように、永久磁石１０３および磁性体１００
は、ＩＣ１０４を挟み込むように配置されており、磁性
体１００の回転にともなって、磁性体１００の凸部１０
０ａおよび凹部１００ｂは、交互に永久磁石１０３に対
向する。

【００１７】したがって、ＩＣ１０４に印加される磁界
は、磁性体１００の回転にともなって交互に増減する。
すなわち、ＩＣ１０４に印加される磁界は、磁気検出ヘ
ッドに凸部１００ａが対向したときには、永久磁石１０
３と磁性体１００とが接近することにより増大し、逆に
磁気検出ヘッドに凹部１００ｂが対向したときには、永
久磁石１０３と磁性体１００とが離間することにより減
少する。

【００１８】このとき、ＩＣ１０４上の巨大磁気抵抗素
子２０に鎖交する磁束が変化するので、各セグメント２
０ａ〜２０ｄの抵抗値は、印加される磁界の向きおよび
大きさに対応して、図８のように変化する。

【００１９】したがって、ブリッジ回路１４（図７参
照）の出力端子すなわち各中点１４ａおよび１４ｂから
は、磁性体１００の回転により、図９または図１０のよ
うなアナログ信号Ａ１およびＡ２が生成される。

【００２０】また、アナログ信号Ａ１およびＡ２の電圧
レベルおよび変動レベルは、図９および図１０のよう
に、空隙Ｇの大きさにより変化するので、磁性体１００
および回転検出装置１０１の形状や回転検出装置１０１
の取付け部（図示せず）のばらつきなどによって変化す
る。

【００２１】図１１は巨大磁気抵抗素子２０から出力さ
れるアナログ信号Ａをパルス信号Ｐに波形整形するため
の動作を示す波形図である。前述のように、巨大磁気抵
抗素子２０はヒステリシス（図８参照）を有しているの
で、アナログ信号Ａ（実線参照）には、磁性体１００の
凸部１００ａの端部に対応して、比較的大きいレベルで
且つ傾斜（変化率）が非常に鋭い山部ＶＨおよび谷部Ｖ
Ｌが発生する。

【００２２】したがって、周知の波形処理回路（後述す
る）を用いて、アナログ信号Ａを基準電圧信号Ｖ１４
（破線参照）と比較することにより、２値化されたパル
ス信号Ｐを得ることができる。パルス信号Ｐは、凸部１
００ａの端部に対応して、電圧レベルがＨレベルとＬレ
ベルとの間で変化する。

【００２３】図１２はたとえば特公平５−７０１９１号
公報に記載された従来の波形処理回路を示す回路図であ
り、図１３は図１２内の各電圧信号を示す波形図であ
る。図１２において、増幅回路１は、アナログ信号Ａを
増幅してアナログの電圧信号Ｖ１２を出力する。

【００２４】増幅回路１の出力端子に接続されたレベル
シフト回路４は、増幅回路１の出力端子とグランドとの
間に直列に挿入された抵抗器Ｒ１２、Ｒ１１およびＲ１
３からなり、抵抗器Ｒ１２の一端から最大レベルの電圧
信号Ｖ１２を出力し、抵抗器Ｒ１２およびＲ１１の接続
点から中間レベルの電圧信号Ｖ１１を出力し、抵抗器Ｒ
１１およびＲ１３の接続点から最小レベルの電圧信号Ｖ
１３を出力する。

【００２５】電圧信号Ｖ１１は、増幅回路１から出力さ
れる電圧信号Ｖ１２よりも所定電圧（抵抗器Ｒ１１〜Ｒ
１３の抵抗比で決定される）だけ低く、電圧信号Ｖ１３
は、電圧信号Ｖ１１よりもさらに所定電圧（抵抗器Ｒ１
１〜Ｒ１３の抵抗比で決定される）だけ低く設定されて
いる。

【００２６】電圧信号Ｖ１２およびＶ１３に基づいて基
準電圧信号Ｖ１４を生成する電圧保持回路５は、最大レ
ベルの電圧信号Ｖ１２の最小値を保持するコンパレータ
２２と、最小レベルの電圧信号Ｖ１３の最大値を保持す
るコンパレータ２３と、各コンパレータ２２および２３
の出力端子に挿入されたダイオードＤ２およびＤ３と、
各ダイオードＤ２およびＤ３の一端とグランドとの間に
挿入されたコンデンサＣとを備えている。

【００２７】電圧信号Ｖ１２はコンパレータ２２の非反
転入力端子（＋）に印加され、コンパレータ２２の出力
端子はダイオードＤ２のカソードに接続され、ダイオー
ドＤ２のアノードは、コンデンサＣの一端およびコンパ
レータ２２の反転入力端子（−）に接続されている。

【００２８】電圧信号Ｖ１３はコンパレータ２３の非反
転入力端子（＋）に印加され、コンパレータ２３の出力
端子はダイオードＤ３のアノードに接続され、ダイオー
ドＤ３のカソードは、コンデンサＣの一端およびコンパ
レータ２３の反転入力端子（−）に接続されている。

【００２９】コンデンサＣの一端は、電圧信号Ｖ１２の
最小値および電圧信号Ｖ１３の最大値を交互に保持し、
これを基準電圧信号Ｖ１４として出力する。比較回路６
は、中間レベルの電圧信号Ｖ１１と基準電圧信号Ｖ１４
とを比較して、電圧信号Ｖ１１を２値化されたパルス信
号Ｐを出力する。

【００３０】このとき、比較回路６の入力端子に設けら
れたヒステリシス発生回路１０は、電圧信号Ｖ１１にヒ
ステリシスを付加して、電圧信号Ｖ１１ｂとして比較回
路６の非反転入力端子（＋）に印加する。

【００３１】ヒステリシス発生回路１０は、電圧信号Ｖ
１１の出力端子と比較回路６の非反転入力端子（＋）と
の間に挿入された抵抗器と、比較回路６の出力端子と非
反転入力端子（＋）との間に挿入された抵抗器とにより
構成されている。比較回路６の非反転入力端子（＋）に
接続された起動回路２５は、起動直後の所定期間だけ比
較回路６の動作を禁止する。

【００３２】図１２に示した従来の波形処理回路を用い
ることにより、電圧保持回路５において、電圧信号Ｖ１
２の最小値および電圧信号Ｖ１３の最大値が交互に保持
されて基準電圧信号Ｖ１４（図１３内の破線参照）が得
られる。また、比較回路６において、電圧信号Ｖ１１ｂ
が基準電圧信号Ｖ１４を交差する毎にレベル反転するパ
ルス信号Ｐが得られる。

【００３３】しかしながら、レベルシフト回路４を抵抗
器Ｒ１１〜Ｒ１３のみで構成すると、各電圧信号Ｖ１１
〜Ｖ１３間の電圧シフト量（所定電圧）は、増幅回路１
から出力されるアナログ信号のレベルにより異なってし
まう。

【００３４】すなわち、図１３のように、アナログ信号
の振幅レベルが比較的大きい場合には、電圧信号Ｖ１１
ｂ、Ｖ１２およびＶ１３の相互間隔から明らかなよう
に、一点鎖線領域Ｂで示す０Ｖ付近側において、電圧シ
フト量が小さくなる領域が発生し、比較回路６の入力端
子間の電圧信号Ｖ１１ｂおよび基準電圧信号Ｖ１４の電
圧差が小さくなってしまう。

【００３５】図１４は図１３内の一点鎖線領域Ｂを拡大
して示す波形図であり、基準電圧信号Ｖ１４として電圧
信号Ｖ１２の最小値を保持している（パルス信号ＰがＬ
レベル）区間の波形を示す。

【００３６】図１４のように、電圧信号Ｖ１１ｂと基準
電圧信号Ｖ１４との電圧差が小さい状態で、両者の電圧
差を越えるレベルのノイズ信号ＶＮが重畳されると、比
較回路６は、ノイズ信号ＶＮに基づく誤動作信号ＰＮを
含むパルス信号Ｐを出力することになる。

【００３７】一方、図１５は増幅回路１から出力される
アナログ信号の振幅レベルが小さい場合の波形図であ
り、基準電圧信号Ｖ１４として電圧信号Ｖ１３の最大値
を保持している（パルス信号ＰがＨレベル）区間の波形
を示す。この場合、電圧シフト量よりもアナログ信号
（電圧信号Ｖ１１ｂ）の振幅レベルの方が小さい状態を
示している。

【００３８】図１５のように、電圧信号Ｖ１１ｂと基準
電圧信号Ｖ１４との間の電圧シフト量に対して、電圧信
号Ｖ１１ｂの振幅レベルが小さい場合には、比較回路６
の入力端子間の電圧差が相対的に大きくなるので、電圧
信号Ｖ１１ｂが基準電圧信号Ｖ１４（破線参照）と交差
できなくなり、比較回路６からのパルス信号ＰをＬレベ
ルに立ち下げることができなくなってしまう。

【００３９】また、図１２のように、ヒステリシス発生
回路１０が抵抗器のみで構成された場合、電圧信号Ｖ１
１ｂに付加されるヒステリシス幅は、電圧信号Ｖ１１お
よびパルス信号Ｐのレベルに依存し、電圧信号Ｖ１１お
よびパルス信号Ｐの抵抗分圧比によって決定される。

【００４０】しかしながら、波形処理されたパルス信号
ＰのレベルはＨレベルまたはＬレベルの固定値であるの
に対して、アナログ信号Ａおよび電圧信号Ｖ１１のレベ
ルは各種条件によって変化するので、抵抗分圧比で決定
するヒステリシス幅も変化することになる。

【００４１】もし、比較回路６に入力される電圧信号Ｖ
１１ｂのヒステリシス幅が変化すると、比較回路６は、
図１４のように誤動作信号を出力したり、または、図１
５のように波形処理することができなくなるおそれがあ
る。

【００４２】さらに、図１２に示すように、比較回路６
の反転入力端子（−）からコンデンサＣ側にリーク電流
Ｉ４が流れることから、基準電圧信号Ｖ１４は、電圧保
持状態が切り替わらない場合に、時間経過につれて上昇
する。

【００４３】図１６は電圧信号Ｖ１３の最大値保持区間
における基準電圧信号Ｖ１４を示す波形図である。図１
６において、電圧保持回路５からの基準電圧信号Ｖ１４
（破線参照）は、電圧信号Ｖ１３のレベル一定区間にお
いても、リーク電流Ｉ４の影響により上昇し続ける。

【００４４】このリーク電流Ｉ４の影響は、アナログ信
号Ａの周波数が低い場合に無視できなくなり、電圧保持
回路５は正確な基準電圧信号Ｖ１４を保持することがで
きず、結局、比較回路６の誤動作を招くことになる。

【００４５】

【発明が解決しようとする課題】従来の磁気検出装置は
以上のように、レベルシフト回路４が抵抗器Ｒ１１〜Ｒ
１３のみで構成されており、アナログ信号のレベルによ
って電圧シフト量が異なるので、図１３のように、アナ
ログ信号の振幅が大きい場合に、電圧シフト量が小さく
なる領域Ｂでノイズ信号ＶＮ（図１４参照）が重畳する
と、比較回路６が誤動作信号ＰＮを出力するという問題
点があった。

【００４６】また、図１５のように、アナログ信号のレ
ベルが高く且つ振幅が小さい場合には、電圧シフト量が
大きくなるので、比較回路６が波形処理動作することが
できなくなるという問題点があった。

【００４７】また、ヒステリシス発生回路１０が抵抗器
のみで構成されているので、電圧信号Ｖ１１ｂに付加さ
れるヒステリシス幅が各種条件によって変化し、比較回
路６の誤動作を招くという問題点があった。

【００４８】さらに、低い周波数のアナログ信号Ａを波
形処理する場合には、図１６に示すように、比較回路６
からのリーク電流Ｉ４により電圧保持回路５の基準電圧
信号Ｖ１４が変化してしまい、正確なパルス信号Ｐを発
生することができなくなるという問題点があった。

【００４９】この発明は上記のような問題点を解決する
ためになされたもので、アナログ信号のレベルによらず
レベルシフト回路の電圧シフト量を一定とし、ノイズ信
号などに影響されずに正確な波形処理を行うことのでき
る磁気検出装置を得ることを目的とする。

【００５０】また、この発明は、ヒステリシス発生回路
のヒステリシス幅を一定として、正確な波形処理を行う
ことのできる磁気検出装置を得ることを目的とする。

【００５１】また、この発明は、比較回路からのリーク
電流の影響を抑制して、低周波のアナログ信号に対して
も正確な波形処理を行うことのできる磁気検出装置を得
ることを目的とする。

【００５２】

【課題を解決するための手段】この発明に係る磁気検出
装置は、磁性体に対向配置された巨大磁気抵抗素子と、
巨大磁気抵抗素子にバイアス磁界を印加する磁石と、磁
性体の移動に応じて巨大磁気抵抗素子から出力されるア
ナログ信号をパルス信号に波形整形する波形処理回路と
を備えた磁気検出装置であって、波形処理回路は、磁性
体の移動に同期して巨大磁気抵抗素子から得られるアナ
ログ信号を増幅する増幅回路と、増幅回路の出力端子に
接続されて、増幅回路から出力される第１の電圧信号
と、第１の電圧信号よりも第１の所定電圧だけ高い第２
の電圧信号と、第１の電圧信号よりも第２の所定電圧だ
け低い第３の電圧信号とを発生するレベルシフト回路
と、第２の電圧信号の最小値および第３の電圧信号の最
大値を基準電圧信号として交互に保持する電圧保持回路
と、第１の電圧信号と基準電圧信号とを比較してパルス
信号を出力する比較回路とを含み、レベルシフト回路
は、第１の電圧信号の出力端子と第２および第３の電圧
信号の各出力端子との間に、第１および第２の所定電圧
に対応するようにそれぞれ挿入された第１および第２の
抵抗器と、第１および第２の抵抗器に直列接続された定
電流回路とにより構成されたものである。

【００５３】また、この発明に係る磁気検出装置は、第
１の電圧信号の出力端子と比較回路の入力端子との間に
挿入された抵抗器と、抵抗器の一端とグランドとの間に
挿入された定電流回路と、定電流回路に直列接続された
スイッチング回路とにより構成されたヒステリシス発生
回路を備え、スイッチング回路は、第２の電圧信号の最
小値保持区間に対応した比較回路の出力信号により閉成
され、比較回路に入力される第１の電圧信号の電圧レベ
ルを、第１の電圧信号よりも第３の所定電圧だけ低い電
圧信号に設定し、第３の所定電圧は、第２の所定電圧よ
りも小さいレベル内に設定されたものである。

【００５４】また、この発明に係る磁気検出装置は、電
圧保持回路の出力端子とグランドとの間に挿入されたス
イッチング回路と、スイッチング回路に直列接続された
電圧制限手段とにより構成された放電回路を備え、スイ
ッチング回路は、第３の電圧信号の最大値保持区間に対
応した比較回路の出力信号により閉成されるものであ
る。

【００５５】また、この発明に係る磁気検出装置の電圧
制限手段は、定電流回路により構成されたものである。

【００５６】また、この発明に係る磁気検出装置の電圧
制限手段は、抵抗器により構成されたものである。

【００５７】

【発明の実施の形態】

実施の形態１．以下、この発明の実施の形態１を図につ
いて説明する。図１はこの発明の実施の形態１の要部
（波形処理回路）を示す回路図であり、図示しない構成
は、図４〜図６に示した通りである。図１において、前
述と同様の構成については、同一符号を付してここでは
詳述を省略する。

【００５８】この場合、増幅回路１Ａは、２段構成のオ
ペアンプ３１および３２を含む差動増幅回路からなり、
磁性体１００（図４参照）の移動に同期して巨大磁気抵
抗素子２０から得られるアナログ信号Ａ１およびＡ２の
直流電圧および交流電圧を増幅する。

【００５９】増幅回路１Ａ内の前段のオペアンプ３２
は、ブリッジ回路１４の中点１４ｂからのアナログ信号
Ａ２を増幅し、増幅回路１Ａの出力端子側に位置する後
段のオペアンプ３１は、アナログ信号Ａ１とアナログ信
号Ａ２との電圧差を差動増幅して電圧信号Ｖ１として出
力する。

【００６０】また、比較回路６Ａは、波形処理されたパ
ルス信号Ｐを出力するとともに、中間増幅段から、パル
ス信号Ｐとは逆極性のパルス信号ＰＡと、パルス信号Ｐ
と同極性のパルス信号ＰＢとを出力する。

【００６１】増幅回路１Ａの出力端子に接続されたレベ
ルシフト回路４Ａは、増幅回路１Ａから出力される電圧
信号Ｖ１と、電圧信号Ｖ１よりも第１の所定電圧だけ高
い電圧信号Ｖ２と、電圧信号Ｖ１よりも第２の所定電圧
だけ低い電圧信号Ｖ３とを生成する。

【００６２】レベルシフト回路４Ａは、電圧信号Ｖ１の
出力端子と電圧信号Ｖ２の出力端子との間に挿入された
抵抗器Ｒ１と、電圧信号Ｖ１の出力端子と電圧信号Ｖ３
の出力端子との間に挿入された抵抗器Ｒ２と、抵抗器Ｒ
１の電源側に直列接続された定電流回路４１と、抵抗器
Ｒ２のグランド側に直列接続された定電流回路４２とを
備えており、グランドに向けて定電流Ｉ１を流すことに
より、各電圧信号Ｖ１〜Ｖ３のレベルを設定する。

【００６３】抵抗器Ｒ１は、電圧信号Ｖ１およびＶ２間
の電圧シフト量（第１の所定電圧）に対応し、抵抗器Ｒ
２は、電圧信号Ｖ１およびＶ３間の電圧シフト量（第２
の所定電圧）に対応している。

【００６４】電圧信号Ｖ１に対して周期的にヒステリシ
スを付加するヒステリシス発生回路１０Ａは、電圧信号
Ｖ１の出力端子と比較回路６Ａの非反転入力端子（＋）
との間に挿入された抵抗器Ｒ１０と、抵抗器Ｒ１０の一
端とグランドとの間に挿入された定電流回路４３と、定
電流回路４３に直列接続されたスイッチング回路（アナ
ログスイッチ）Ｓ１とを備えている。

【００６５】スイッチング回路Ｓ１は、電圧信号Ｖ２の
最小値保持区間に対応したパルス信号ＰＡにより閉成
（オン）され、グランドに向けて定電流Ｉ２を流すこと
により、比較回路６Ａに入力される電圧信号Ｖ１ｂの電
圧レベルを電圧信号Ｖ１よりも第３の所定電圧（ヒステ
リシス幅）だけ低く設定する。なお、電圧信号Ｖ１ｂの
ヒステリシス幅（第３の所定電圧）は、電圧信号Ｖ１お
よびＶ３間の電圧差（第２の所定電圧）よりも小さいレ
ベル内に設定されている。

【００６６】これにより、ヒステリシス発生回路１０Ａ
は、スイッチング回路Ｓ１の閉成時において、電圧信号
Ｖ１よりも所定電圧（ヒステリシス幅）だけ低い電圧信
号Ｖ１ｂを、抵抗器Ｒ１０の一端から出力するようにな
っている。

【００６７】基準電圧信号Ｖ４を生成する電圧保持回路
５Ａは、最大レベルの電圧信号Ｖ２が反転入力端子
（−）に印加されるコンパレータ５１と、最小レベルの
電圧信号Ｖ３が非反転入力端子（＋）に印加されるコン
パレータ５２と、コンパレータ５１の出力信号をベース
入力とするエミッタ接地のトランジスタＴ１と、コンパ
レータ５２の出力端子をベース入力とし且つ電源をコレ
クタ入力とするトランジスタＴ２と、トランジスタＴ１
およびＴ２の接続点とグランドとの間に挿入されたコン
デンサＣとにより構成されている。

【００６８】電圧保持回路５Ａは、コンデンサＣの一端
において、電圧信号Ｖ２の最小値および第３の電圧信号
Ｖ３の最大値を交互に保持し、これを基準電圧信号Ｖ４
として比較回路６Ａの反転入力端子に印加する。

【００６９】リーク電流Ｉ４をグランドに放電するため
の放電回路１３Ａは、電圧保持回路５Ａの出力端子（コ
ンデンサＣの一端）とグランドとの間に挿入されたスイ
ッチング回路（アナログスイッチ）Ｓ２と、スイッチン
グ回路Ｓ２に直列接続された電圧制限手段としての定電
流回路４４とを備えている。

【００７０】放電回路１３Ａ内のスイッチング回路Ｓ２
は、電圧信号Ｖ３の最大値保持区間に対応したパルス信
号ＰＢにより閉成（オン）され、リーク電流Ｉ４を定電
流Ｉ３としてグランドに放電し、基準電圧信号Ｖ４の上
昇を防止して基準電圧信号Ｖ４をほぼ一定値に保持する
ようになっている。なお、定電流Ｉ３は、微小なリーク
電流Ｉ４に相当する微小電流値に設定されているので、
定電流回路４４としては極めて小形のものが用いられ
る。

【００７１】したがって、比較回路６Ａは、ヒステリシ
ス発生回路１０Ａ内の抵抗器Ｒ１０を介した電圧信号Ｖ
１ｂと、放電回路１３Ａを介してリーク電流Ｉ４の影響
が除去された基準電圧信号Ｖ４とを比較して、パルス信
号Ｐを出力する。

【００７２】また、比較回路６Ａは、パルス信号Ｐとは
逆極性のパルス信号ＰＡを、ヒステリシス回路１０Ａ内
のスイッチング回路Ｓ１に印加するとともに、パルス信
号Ｐと同極性のパルス信号ＰＢを、放電回路１３Ａ内の
スイッチング回路Ｓ２に印加する。

【００７３】次に、図２の波形図とともに、図４〜図６
および図８〜図１０を参照しながら、この発明の実施の
形態１の動作について説明する。まず、磁性体１００
（図４、図６参照）が矢印方向に回転すると、ブリッジ
回路１４の中点１４ａおよび１４ｂから、空隙Ｇの大き
さに応じたアナログ信号Ａ１およびＡ２（図９、図１０
参照）が発生する。

【００７４】アナログ信号Ａ１およびＡ２は、増幅回路
１Ａ内のオペアンプ３１および３２を介して、所定の増
幅率で直流的に差動増幅され、増幅回路１Ａから電圧信
号Ｖ１として出力される。

【００７５】続いて、電圧信号Ｖ１はレベルシフト回路
４Ａに入力され、レベルシフト回路４Ａは、定電流回路
４１および４２により発生した定電流Ｉ１と、抵抗器Ｒ
１およびＲ２との積で決定する一定直流電圧（所定電
圧）だけ上下にオフセットした新たな電圧信号Ｖ２およ
びＶ３を出力する。

【００７６】すなわち、レベルシフト回路４Ａにおい
て、直流成分のみが異なる３つの電圧信号（アナログ信
号）Ｖ１、Ｖ２およびＶ３が生成されることになる。続
いて、電圧信号Ｖ２およびＶ３は電圧保持回路５Ａに入
力され、電圧保持回路５Ａは、前述のように、電圧信号
Ｖ２の最小値および電圧信号Ｖ３の最大値を交互に保持
するように動作する。これにより、電圧保持回路５Ａ
は、電圧信号Ｖ１にほぼ追従した基準電圧信号Ｖ４を出
力して比較回路６Ａの反転入力端子（−）に印加する。

【００７７】比較回路６Ａは、電圧信号Ｖ１にヒステリ
シスを付加した電圧信号Ｖ１ｂと基準電圧信号Ｖ４との
大小を比較して、ＨレベルおよびＬレベルに２値化され
たパルス信号Ｐを出力する。

【００７８】このとき、ヒステリシス発生回路１０Ａに
おいて、電圧信号Ｖ１ｂのヒステリシス幅は、比較回路
６Ａからのパルス信号ＰＡ（パルス信号Ｐとは位相反転
された信号）に応答して設定される。

【００７９】すなわち、図２のように、パルス信号ＰＡ
がＨレベル（電圧信号Ｖ２の最小値保持区間）のときの
み、ヒステリシス発生回路１０Ａ内のスイッチング回路
Ｓ１は、閉成（オン）状態となって定電流回路４３を動
作させる。

【００８０】定電流回路４３の動作により、抵抗器Ｒ１
０を介してグランドに定電流Ｉ２が流れ込むので、比較
回路６Ａに入力される電圧信号Ｖ１ｂは、電圧信号Ｖ１
よりも一定直流電圧（定電流Ｉ２と抵抗器Ｒ１０の積で
決定する）だけ小さい方向にオフセットされた電圧レベ
ルとなる。

【００８１】また、パルス信号ＰＡがＬレベル（電圧信
号Ｖ３の最大値保持区間）のときには、ヒステリシス発
生回路１０Ａ内のスイッチング回路Ｓ１が開放（オフ）
状態となるので、定電流Ｉ２は流れず、電圧信号Ｖ１ｂ
は、電圧信号Ｖ１と同一の電圧レベルとなる。

【００８２】一方、電圧保持回路５Ａの出力端子には放
電回路１３Ａが設けられており、放電回路１３Ａは、比
較回路６Ａからのパルス信号ＰＢ（パルス信号Ｐと同相
の信号）に応答して駆動される。

【００８３】すなわち、図２のように、パルス信号ＰＢ
は、電圧信号Ｖ２の最小値保持区間においてはＬレベル
であり、電圧信号Ｖ３の最大値保持区間においてのみＨ
レベルとなって、放電回路１３Ａ内のスイッチング回路
Ｓ２を閉成（オン）して定電流回路４４を動作させる。

【００８４】パルス信号ＰＢがＬレベルの期間（電圧信
号Ｖ２の最小値保持区間）には、スイッチング回路Ｓ２
が開放（オフ）状態であり、定電流回路４４による放電
用の定電流Ｉ３が流れないので、基準電圧信号Ｖ４（図
２内の破線参照）は、比較回路６Ａが発生するリーク電
流Ｉ４などにより充電されて、パルス信号ＰＢの立ち下
がり後にわずかに上昇する。

【００８５】一方、パルス信号ＰＢがＨレベルの期間
（電圧信号Ｖ３の最大値保持区間）には、スイッチング
回路Ｓ２が閉成（オン）されるので、定電流回路４４が
動作して、電圧保持回路５Ａの出力端子からグランドに
定電流Ｉ３が放電される。したがって、基準電圧信号Ｖ
４は、リーク電流Ｉ４によって上昇することがなく、ほ
ぼ一定値に保持される。

【００８６】図２においては、基準電圧信号Ｖ４は、パ
ルス信号ＰＢの立ち上がり後に、放電用の定電流Ｉ３に
よりわずかに下降しているが、最小レベルの電圧信号Ｖ
３に対する最大値保持区間であるから、図１６のような
誤動作が発生することはなく、特に支障はない。

【００８７】図１のように、抵抗器Ｒ１およびＲ２と定
電流回路４１および４２とを組み合わせたレベルシフト
回路４Ａを用いることにより、巨大磁気抵抗素子２０を
用いた場合に特に顕著なアナログ信号Ａ１およびＡ２の
レベル変動によらず、レベルシフト量が常に一定値に保
持されるので、適正な電圧シフト量に基づく２値化処理
により高精度のパルス信号Ｐを取得することができる。

【００８８】また、抵抗器Ｒ１０および定電流回路４３
を組み合わせたヒステリシス発生回路１０Ａを用いるこ
とにより、ヒステリシス幅が常に一定値に保たれるの
で、正確な２値化処理により高精度のパルス信号Ｐを取
得することができる。

【００８９】さらに、電圧保持回路５Ａの出力端子に放
電回路１３Ａを設けたので、アナログ信号Ａ１およびＡ
２の周波数が低い場合でも、比較回路６Ａからのリーク
電流Ｉ４の影響を抑制して基準電圧信号Ｖ４を保持する
ことができ、磁性体１００の回転速度によらず凸部１０
０ａの端部を確実に検出することができる。

【００９０】したがって、磁性体１００が停止時を含め
て、正確な波形処理に基づく高精度のパルス信号Ｐを取
得することができる。また、微小なリーク電流Ｉ４を放
電する電圧制限手段として定電流回路４４を用いたの
で、定電流回路４４の電流容量が少なくて済み、放電回
路１３Ａを小形化することができる。

【００９１】実施の形態２．なお、上記実施の形態１で
は、基準電圧信号Ｖ４の電圧上昇を抑制するための電圧
制限手段として定電流回路４４を用いたが、高抵抗値の
抵抗器を用いてもよい。

【００９２】図３は放電回路内の電圧制限手段として抵
抗器を用いたこの発明の実施の形態２による波形処理回
路を示す回路図である。図３内の放電回路１３Ｂにおい
て、定電流回路４４（図１参照）に代えて抵抗器Ｒ２０
が挿入されたこと以外は、前述の実施の形態１と同一で
ある。

【００９３】この場合、スイッチング回路Ｓ２に直列接
続された抵抗器Ｒ２０の抵抗値は、たとえば、１ＭΩ以
上に設定されており、微小なリーク電流Ｉ４を過不足な
くグランドに放電することができる。

【００９４】したがって、磁性体１００（図４参照）の
回転数が低くアナログ信号Ａ１およびＡ２の周波数が低
い場合であっても、前述と同様に、リーク電流Ｉ４によ
る基準電圧信号Ｖ４の上昇を抑制することができ、正確
なパルス信号Ｐを出力することができる。

【００９５】図３のように、抵抗器Ｒ２０を用いた場
合、高抵抗値が要求されることから大形化するものの、
前述の定電流回路４４よりも安価なので、コストダウン
を実現することができる。

【００９６】なお、上記各実施の形態では、回転検出装
置１０１を例にとって説明したが、磁性体１００は回転
体に限らず、任意の移動磁性体を検出対象とした磁気検
出装置に適用することができ、同等の作用効果を奏する
ことは言うまでもない。

【００９７】

【発明の効果】以上のようにこの発明の請求項１によれ
ば、磁性体に対向配置された巨大磁気抵抗素子と、巨大
磁気抵抗素子にバイアス磁界を印加する磁石と、磁性体
の移動に応じて巨大磁気抵抗素子から出力されるアナロ
グ信号をパルス信号に波形整形する波形処理回路とを備
えた磁気検出装置であって、波形処理回路は、磁性体の
移動に同期して巨大磁気抵抗素子から得られるアナログ
信号を増幅する増幅回路と、増幅回路の出力端子に接続
されて、増幅回路から出力される第１の電圧信号と、第
１の電圧信号よりも第１の所定電圧だけ高い第２の電圧
信号と、第１の電圧信号よりも第２の所定電圧だけ低い
第３の電圧信号とを発生するレベルシフト回路と、第２
の電圧信号の最小値および第３の電圧信号の最大値を基
準電圧信号として交互に保持する電圧保持回路と、第１
の電圧信号と基準電圧信号とを比較してパルス信号を出
力する比較回路とを含み、レベルシフト回路は、第１の
電圧信号の出力端子と第２および第３の電圧信号の各出
力端子との間に、第１および第２の所定電圧に対応する
ようにそれぞれ挿入された第１および第２の抵抗器と、
第１および第２の抵抗器に直列接続された定電流回路と
により構成され、アナログ信号のレベルによらずレベル
シフト回路の電圧シフト量を一定としたので、ノイズ信
号などに影響されずに正確な波形処理を行うことのでき
る磁気検出装置が得られる効果がある。

【００９８】また、この発明の請求項２によれば、請求
項１において、第１の電圧信号の出力端子と比較回路の
入力端子との間に挿入された抵抗器と、抵抗器の一端と
グランドとの間に挿入された定電流回路と、定電流回路
に直列接続されたスイッチング回路とにより構成された
ヒステリシス発生回路を備え、スイッチング回路は、第
２の電圧信号の最小値保持区間に対応した比較回路の出
力信号により閉成され、比較回路に入力される第１の電
圧信号の電圧レベルを、第１の電圧信号よりも第３の所
定電圧だけ低い電圧信号に設定し、第３の所定電圧を、
第２の所定電圧よりも小さいレベル内に設定したので、
ヒステリシス発生回路のヒステリシス幅を一定として、
正確な波形処理を行うことのできる磁気検出装置が得ら
れる効果がある。

【００９９】また、この発明の請求項３によれば、請求
項１において、電圧保持回路の出力端子とグランドとの
間に挿入されたスイッチング回路と、スイッチング回路
に直列接続された電圧制限手段とにより構成された放電
回路を備え、スイッチング回路は、第３の電圧信号の最
大値保持区間に対応した比較回路の出力信号により閉成
されるようにしたので、比較回路からのリーク電流の影
響を抑制して、低周波のアナログ信号に対しても正確な
波形処理を行うことのできる磁気検出装置が得られる効
果がある。

【０１００】また、この発明の請求項４によれば、請求
項３において、電圧制限手段を定電流回路で構成したの
で、放電回路を小形化した磁気検出装置が得られる効果
がある。

【０１０１】また、この発明の請求項５によれば、請求
項３において、電圧制限手段を抵抗器で構成されたの
で、コストダウンを実現した磁気検出装置が得られる効
果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１の要部を示す回路図
である。

【図２】 この発明の実施の形態１の動作を説明するた
めの電圧信号およびパルス信号を示す波形図である。

【図３】 この発明の実施の形態２の要部を示す回路図
である。

【図４】 一般的な磁気検出装置としての回転検出装置
を概略的に示す側面図である。

【図５】 図４内の磁気検出ヘッドの内部構成を概略的
に示す断面図である。

【図６】 図４の回転検出装置の要部を拡大して示す斜
視図である。

【図７】 図６内の巨大磁気抵抗素子によるブリッジ回
路の結線状態を示す回路図である。

【図８】 一般的な巨大磁気抵抗素子の磁界に対する抵
抗値変化を示す特性図である。

【図９】 磁性体との空隙が大きい場合に図７のブリッ
ジ回路の各中点から出力されるアナログ信号を示す波形
図である。

【図１０】 磁性体との空隙が小さい場合に図７のブリ
ッジ回路の各中点から出力されるアナログ信号を示す波
形図である。

【図１１】 一般的なアナログ信号のパルス波形処理動
作を説明するための波形図である。

【図１２】 従来の波形処理回路の一例を示す回路図で
ある。

【図１３】 従来の波形処理回路による波形処理動作を
説明するための波形図である。

【図１４】 図１３内の一点鎖線領域を拡大して示す波
形図である。

【図１５】 アナログ信号の振幅レベルが小さい場合で
の従来の磁気検出装置による波形処理動作を説明するた
めの波形図である。

【図１６】 アナログ信号の周波数が低い場合での従来
の磁気検出装置による波形処理動作を説明するための波
形図である。

【符号の説明】

１Ａ 増幅回路、４１〜４４ 定電流回路、４Ａ レベ
ルシフト回路、５Ａ電圧保持回路、６Ａ 比較回路、１
０Ａ ヒステリシス発生回路、１３Ａ 放電回路、２
０、２０ａ〜２０ｄ 巨大磁気抵抗素子、１００ 磁性
体、１０１ 回転検出装置、１０３ 磁石、Ａ１、Ａ２
アナログ信号、Ｐ パルス信号、ＰＡ、ＰＢ パルス
信号（比較回路の出力信号）、Ｒ１、Ｒ２、Ｒ１０ 抵
抗器、Ｓ１、Ｓ２ スイッチング回路、Ｖ１〜Ｖ３、Ｖ
１ｂ 電圧信号（アナログ信号）、Ｖ４ 基準電圧信
号。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大橋 豊 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 磁性体に対向配置された巨大磁気抵抗素
   子と、 前記巨大磁気抵抗素子にバイアス磁界を印加する磁石
   と、 前記磁性体の移動に応じて前記巨大磁気抵抗素子から出
   力されるアナログ信号をパルス信号に波形整形する波形
   処理回路とを備えた磁気検出装置であって、 前記波形処理回路は、 前記磁性体の移動に同期して前記巨大磁気抵抗素子から
   得られるアナログ信号を増幅する増幅回路と、 前記増幅回路の出力端子に接続されて、前記増幅回路か
   ら出力される第１の電圧信号と、前記第１の電圧信号よ
   りも第１の所定電圧だけ高い第２の電圧信号と、前記第
   １の電圧信号よりも第２の所定電圧だけ低い第３の電圧
   信号とを発生するレベルシフト回路と、 前記第２の電圧信号の最小値および前記第３の電圧信号
   の最大値を基準電圧信号として交互に保持する電圧保持
   回路と、 前記第１の電圧信号と前記基準電圧信号とを比較して前
   記パルス信号を出力する比較回路とを含み、 前記レベルシフト回路は、 前記第１の電圧信号の出力端子と前記第２および第３の
   電圧信号の各出力端子との間に、前記第１および第２の
   所定電圧に対応するようにそれぞれ挿入された第１およ
   び第２の抵抗器と、 前記第１および第２の抵抗器に直列接続された定電流回
   路とにより構成されたことを特徴とする磁気検出装置。
2. 【請求項２】 前記第１の電圧信号の出力端子と前記比
   較回路の入力端子との間に挿入された抵抗器と、 前記抵抗器の一端とグランドとの間に挿入された定電流
   回路と、 前記定電流回路に直列接続されたスイッチング回路とに
   より構成されたヒステリシス発生回路を備え、 前記スイッチング回路は、前記第２の電圧信号の最小値
   保持区間に対応した前記比較回路の出力信号により閉成
   され、前記比較回路に入力される前記第１の電圧信号の
   電圧レベルを、前記第１の電圧信号よりも第３の所定電
   圧だけ低い電圧信号に設定し、 前記第３の所定電圧は、前記第２の所定電圧よりも小さ
   いレベル内に設定されたことを特徴とする請求項１に記
   載の磁気検出装置。
3. 【請求項３】 前記電圧保持回路の出力端子とグランド
   との間に挿入されたスイッチング回路と、 前記スイッチング回路に直列接続された電圧制限手段と
   により構成された放電回路を備え、 前記スイッチング回路は、前記第３の電圧信号の最大値
   保持区間に対応した前記比較回路の出力信号により閉成
   されることを特徴とする請求項１に記載の磁気検出装
   置。
4. 【請求項４】 前記電圧制限手段は、定電流回路により
   構成されたことを特徴とする請求項３に記載の磁気検出
   装置。
5. 【請求項５】 前記電圧制限手段は、抵抗器により構成
   されたことを特徴とする請求項３に記載の磁気検出装
   置。