JPH1021151A - メモリの診断方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 異常アクセスされるアドレスが、本来のアド
レスよりも上位アドレス側にあるか若しくは下位アドレ
ス側にあるかにかかわらず、この種のアクセス異常故障
を的確に診断することが可能なメモリの診断方法及び装
置を提供する。 【解決する手段】 診断対象となるメモリの各アドレス
に、当該アドレスと一対一に対応するデータを、下位ア
ドレスから上位アドレスに、並びに、上位アドレスから
下位アドレスに書き込み、その都度、リードアフタライ
ト処理により書き込みデータと読み出しデータとの照合
を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリの診断方法
及び装置にかかり、特に半導体ＲＡＭのアクセス異常の
診断などに好適なメモリの診断方法及び装置に関する。

【０００２】

【従来の技術】従来、半導体ＲＡＭの故障診断方法及び
装置としては、例えば、互いにビット反転された関係に
ある一対の“１”，“０”交互パターンデータ（例え
ば、５５Ｈ，ＡＡＨ）を用いて各アドレス毎に２回のリ
ード・アフター・ライト処理（以下、ＲＡＷ処理とい
う）を行ない、書き込みデータと読み出しデータとの照
合結果に基づいて、当該アドレスに異常の有無を診断す
るものが知られている。

【０００３】このような故障診断方法及び装置によれ
ば、互いにビット反転された関係にある一対の“１”，
“０”交互パターンデータを用いてＲＡＷ処理並びに照
合処理を行なうため、各アドレス毎に行なわれる２回の
照合処理のいずれかにおいて、照合不一致が判定される
ことにより、当該アドレスの記憶素子にビット固着の有
無を診断することができるが、その反面、同一の故障診
断用データを用いて全てのアドレスについてＲＡＷ処理
を行なうため、特定のアドレスにアクセスしたつもり
が、別のアドレスにアクセスされてしまうといったいわ
ゆるアクセス異常故障については対応することができな
い。

【０００４】即ち、このようなアクセス異常とは、例え
ば図６に示されるように、診断対象となるＲＡＭのアド
レスＦＥ００にアクセスしたつもりが、図中破線で示さ
れるように、実際はアドレスＦＥ０５にアクセスされる
ような場合であり、このようなアクセス異常故障が生ず
ると、アドレスＦＥ０５に正常に書き込まれたデータ
が、その後アドレスＦＥ００に関するアクセスに際して
書き換えられてしまい、予期せぬ誤動作の原因となるこ
とが考えられる。

【０００５】一方、このようなアクセス異常故障に対応
が可能な故障診断方法及び装置としては、例えば、診断
対象となるＲＡＭの各アドレスに、当該アドレスと一対
一に対応する書き込みデータを、例えば下位アドレスか
ら上位アドレスへ向けて順次に書き込んでおき、その後
これを読み出して当該アドレスとの対応関係をチェック
するものが知られている。

【０００６】このような故障診断方法及び装置によれ
ば、アクセス異常故障を原因として別のアドレスに書き
込まれたデータについては、そのアドレスに本来書き込
まれるべき固有データと相違するため、その後の読み出
し照合処理に際して照合不一致が生ずることから、この
ようなアクセス異常故障を的確に診断することが可能と
なる。

【０００７】

【発明が解決しようとする課題】しかしながら、本発明
者等の鋭意研究によれば、上述のアクセス異常故障対応
の故障診断方法及び装置にあっても、アクセス異常の内
容によっては、必ずしも充分にこれを診断することがで
きないとの知見が得られた。即ち、この故障診断方法及
び装置にあっては、誤って別のアドレスに書き込まれた
データがその後の読み出し処理まで保存されていること
が必要とされるのであるが、例えば図７に示されるよう
に、下位アドレスから上位アドレスへと各アドレス固有
のデータを書き込んでいく途中で、アドレス０６に対す
る書き込みに際して、アクセス異常を原因として別のア
ドレスであるアドレス０９に対して誤ったデータ０６が
書き込まれるような場合を想定すると、このアドレス０
９に書き込まれた誤ったデータ０６は、アドレス０９に
対する書き込みに際して、正常なデータ０９によって上
書き消去されてしまうため、その後の読み出し処理に際
しては、アドレス０９からは正常なデータ０９が読み出
されてしまい、このようなアクセス異常故障の存在を診
断することができないのである。

【０００８】尚、図７の例であれば、上位アドレス側か
ら下位アドレス側へ向けて書き込み処理を行なうことに
よって、このような問題を解決できると一見思われがち
であるが、その実、このようなアドレス異常故障の原因
は、ＲＡＭを構成する半導体チップ上の欠陥に起因する
ことが多いため、異常なアクセスが上位アドレス側に生
ずるか若しくは下位アドレス側に生ずるかは予測が困難
であり、そのため書き込み順序の変更だけでは、全ての
アクセス異常に対応することは不可能である。

【０００９】この発明は、従来のアクセス異常対応型の
故障診断方法及び装置における上述の問題点を解決する
ためになされたものであり、その目的とするところは、
異常アクセスされるアドレスが、本来のアドレスよりも
上位アドレス側にあるか若しくは下位アドレス側にある
かにかかわらず、この種のアクセス異常故障を的確に診
断することが可能なメモリの診断方法及び装置を提供す
ることにある。

【００１０】

【課題を解決するための手段】この出願の請求項１に記
載の発明は、診断対象となるメモリの各アドレスに、当
該アドレスと一対一に対応する書き込みデータを、下位
アドレスから上位アドレスへ若しくは上位アドレスから
下位アドレスへのいずれかの書き込み方向にて順次に書
き込む第１のデータ書き込みステップと、前記第１のデ
ータ書き込みステップに続いて、前記メモリの各アドレ
スからデータを読み出すと共に、該読み出しデータを前
記第１のデータ書き込みステップにて書き込まれた前記
書き込みデータと照合する第１のデータ照合ステップ
と、前記第１のデータ照合ステップにて照合一致が確認
されたことを条件として、前記メモリの各アドレスに、
当該アドレスと一対一に対応する書き込みデータを、前
記第１のデータ書き込みステップにおける書き込み方向
とは反対方向の書き込み方向にて書き込む第２のデータ
書き込みステップと、前記第２のデータ書き込みステッ
プに続いて、前記メモリの各アドレスからデータを読み
出すと共に、該読み出しデータを前記第２のデータ書き
込みステップにて書き込まれた前記書き込みデータと照
合する第２のデータ照合ステップと、を備え、それによ
り、前記第２のデータ照合ステップにおいても照合一致
が確認された場合に限り、前記メモリが正常であると判
定することを特徴とするメモリの診断方法にある。

【００１１】この請求項１の発明では、前述した各アド
レスに固有なデータを用いたＲＡＷ処理を、データ書き
込み方向を異ならせて、双方向について行なっている。
即ち、第１回目のＲＡＷ処理は、『第１のデータ書き込
みステップ』と『第１のデータ照合ステップ』とを用い
て行なわれ、さらに第２回目のＲＡＷ処理は、『第２の
データ書き込みステップ』と『第２のデータ照合ステッ
プ』とを用いて行なわれる。加えて、これら第１回目の
ＲＡＷ処理と第２回目のＲＡＷ処理との間には、『第１
のデータ照合ステップにて照合一致が確認されたことを
条件として』として、一定の条件付けがなされている。
更に、最終的にメモリが正常であると判定するについて
は、『第２のデータ照合ステップにおいても照合一致が
確認された場合に限り』として、一定の条件付けがなさ
れている。

【００１２】ここで、『当該アドレスと一対一に対応す
る書き込みデータ』とあるのは、各書き込みデータは各
アドレスに固有な内容を有することを意味しており、実
施の形態に示されるように、アドレスの下位２桁の内容
とデータの内容が一致することを必ずしも要件とするも
のではない。例えば、アドレスが００，０１，０２，・
・・と増加するのに対し、データについてはＦＦ，Ｆ
Ｅ，ＦＤ・・・の如きに減少させても良いし、更には各
アドレスに対して、ランダムな順序で各アドレス固有の
データを書き込んでも良い。

【００１３】又、各アドレスからのデータ読み出し順序
については、特に規定はしていない。

【００１４】従って、下位アドレスから上位アドレスへ
向けて順番に読み出したり、その逆に、上位アドレスか
ら下位アドレスへ向けて読み出すこともできる。更に
は、ランダムなアドレス順序で読み出すことも可能であ
る。

【００１５】更に、この請求項１に記載の発明の目的
は、いわゆるアクセス異常故障を診断するものであっ
て、その診断結果をどのように利用するかについては、
特に規定はしていない。従って、メモリが正常であると
判定された場合に、直ちにシステムプログラムの起動を
開始したり、あるいはパソコン内蔵のＲＡＭなどであれ
ば、その旨を画面に表示させたり、様々な対応をとるこ
とが可能であろう。

【００１６】尚、この請求項１に記載の発明では、第１
のデータ照合ステップ若しくは第２のデータ照合ステッ
プにおいて、照合不一致が判定された場合については規
定されていないが、もちろんこの場合には、当該メモリ
は異常であると判定して、必要であれば、所定のメモリ
異常対応処理を実行することとなるであろう。つまり、
ここで、『メモリが正常であると判定することを特徴と
する』として、メモリ正常時の判定方法について規定し
たのは、先に説明した従来のメモリ診断方法において
は、第１回目のＲＡＷ処理のみにおいて直ちにメモリが
正常であると判定するようにしていたため、それとの相
違を明確にするためこのように規定したものである。

【００１７】そして、この請求項１に記載の発明によれ
ば、各アドレス固有のデータを用いたＲＡＷ処理が、双
方向のデータ書き込みに関して行なわれるため、図７で
説明したような、異常アクセスされるアドレスが、書き
込み順序の前方に位置するような場合であっても、いず
れかの方向のＲＡＷ処理において、このようなアクセス
異常故障を的確に診断可能となる。

【００１８】この出願の請求項２に記載の発明は、前記
第１のデータ書き込みステップにて書き込まれる書き込
みデータと前記第２のデータ書き込みステップにて書き
込まれる書き込みデータとは、互いにビット反転された
関係にあることを特徴とする請求項１に記載のメモリの
診断方法にある。

【００１９】この請求項２に記載の発明では、第１回目
のＲＡＷ処理と第２回目のＲＡＷ処理とで用いられる書
き込みデータとして、互いにビット反転された関係にあ
る一対の書き込みデータを用いている。

【００２０】ここで、『互いにビット反転された関係』
とあるのは、例えば、００Ｈ（１６進数の００の意味）
とＦＦＨ，０１ＨとアドレスＦＥＨ，０２ＨとＦＤＨと
の関係などを指すものである。

【００２１】そして、この請求項２に記載の発明によれ
ば、第１回目のＲＡＷ処理と第２回目のＲＡＷ処理と
で、互いにビット反転された関係にある一対の書き込み
データを用いているため、請求項１に記載の効果に加
え、メモリのアドレスのうちビット固着故障を起こして
いるアドレスについても診断することが可能となる。

【００２２】この出願の請求項３に記載の発明は、前記
第１の書き込みステップ若しくは第２の書き込みステッ
プにて使用される書き込みデータは、端から順に１ずつ
増加若しくは減少する一連の数値データで構成されるこ
とを特徴とする請求項１に記載のメモリの診断方法にあ
る。

【００２３】この請求項３に記載の発明においては、各
アドレス固有の書き込みデータとして、順に１つづつ増
加若しくは減少する一連の数値データが採用されてい
る。尚、ここで『一連の数値データ』とあるのは、単に
データの連続性を規定したものに過ぎず、実施の形態に
示されるように、各アドレスの下位２桁のデータと書き
込みデータとが一致することまでをも必ずしも要件とす
るものではない。

【００２４】そして、この請求項３に記載の発明によれ
ば、カウントアップ処理若しくはカウントダウン処理に
て書き込みデータを生成できるため、書き込みデータの
生成処理が簡便なものとなる。

【００２５】この出願の請求項４に記載の発明は、診断
対象となるメモリの各アドレスに、当該アドレスと一対
一に対応する書き込みデータを、下位アドレスから上位
アドレスへ若しくは上位アドレスから下位アドレスへの
いずれかの書き込み方向にて順次に書き込む第１のデー
タ書き込み手段と、前記第１のデータ書き込み手段に続
いて、前記メモリの各アドレスからデータを読み出すと
共に、該読み出しデータを前記第１のデータ書き込み手
段にて書き込まれた前記書き込みデータと照合する第１
のデータ照合手段と、前記第１の照合手段にて照合一致
が確認されたことを条件として、前記メモリの各アドレ
スに、当該アドレスと一対一に対応する書き込みデータ
を、前記第１のデータ書き込み手段における書き込み方
向とは反対方向の書き込み方向にて書き込む第２のデー
タ書き込み手段と、前記第２のデータ書き込み手段に続
いて、前記メモリの各アドレスからデータを読み出して
読み出すと共に、該読み出しデータを前記第２のデータ
書き込み手段にて書き込まれた前記書き込みデータと照
合する第２のデータ照合手段と、を備え、それにより、
第２のデータ照合手段においても照合一致が確認された
場合に限り、前記メモリが正常であると判定することを
特徴とするメモリの診断装置にある。

【００２６】そして、この請求項４に記載の発明によれ
ば、前記請求項１に記載の発明と同様な効果がある。

【００２７】この出願の請求項５に記載の発明は、前記
第１のデータ書き込み手段にて書き込まれる書き込みデ
ータと前記第２のデータ書き込み手段にて書き込まれる
書き込みデータとは、互いにビット反転された関係にあ
ることを特徴とする請求項４に記載のメモリの診断装置
にある。

【００２８】そして、この請求項５に記載の発明によれ
ば、前記請求項２に記載の発明と同様な効果がある。

【００２９】この出願の請求項６に記載の発明は、前記
第１の書き込み手段若しくは第２の書き込み手段にて使
用される書き込みデータは、端から順に１ずつ増加若し
くは減少する一連の数値データで構成されることを特徴
とする請求項４に記載のメモリの診断装置にある。

【００３０】そして、この請求項６に記載の発明によれ
ば、前記請求項３に記載の発明と同様な効果がある。

【００３１】

【発明の実施の形態】以下、この発明の好ましい実施の
形態につき、添付図面を参照して詳細に説明する。本発
明にかかるメモリの診断方法及び装置は、書き換え可能
なメモリ（例えば、半導体ＲＡＭ）が適用された様々な
システム（パソコン，ワークステーション，各種情報処
理装置，制御用マイクロコンピュータなど）に広く適用
が可能であるが、この例では車両用電子制御ユニット
（以下、ＥＣＵという）内の半導体ＲＡＭに適用した場
合で説明する。

【００３２】車両用ＥＣＵのシステム構成を図１のブロ
ック図に示す。同図に示されるように、この車両用ＥＣ
Ｕは、８ビット構成の１チップマイクロコンピュータ１
と、外部ＲＡＭ２とから構成されている。１チップマイ
クロコンピュータ１内には、ＣＰＵ１ａ，ＲＯＭ１ｂ，
内部ＲＡＭ１ｃ及びインタフェース１ｄが内蔵されてい
る。そして、以下の説明では、１チップマイクロコンピ
ュータ１内の内部ＲＡＭ１ｃ並びに１チップマイクロコ
ンピュータ１の外部に設けられた外部ＲＡＭ２につい
て、本発明のメモリ診断方法及び装置が適用されてい
る。

【００３３】即ち、１チップマイクロコンピュータ１内
のＲＯＭ１ｂには、車両用ＥＣＵとしての本来の制御プ
ログラムの他に、各種の診断プログラムが格納されてお
り、本発明のメモリ診断方法及び装置はこの診断プログ
ラムを用いて実現されている。内部ＲＡＭ１ｃ並びに外
部ＲＡＭ２は、ＣＰＵ１ａのアドレス空間に配置されて
おり、本発明ではこれらＲＡＭ１ｃ，２について、診断
プログラムの実行に先立ち、メモリ診断を実行するもの
とする。

【００３４】ＲＯＭ１ｂに格納されたメモリ診断用プロ
グラムの構成を、図２〜図４のフローチャート、並び
に、図５のメモリマップを参照して詳細に説明する。

【００３５】図５に示されるように、内部ＲＡＭ１ｃ並
びに外部ＲＡＭ２は、ＣＰＵ１ａが有するアドレス空間
の中で、アドレスＦＤ００Ｈ〜ＦＥＦＦＨに相当するア
ドレス空間にマッピングされている。そして、本発明に
あっては、これらのＲＡＭがマッピングされたアドレス
空間ＦＤ００Ｈ〜ＦＥＦＦＨに対して、各アドレスに固
有な書き込みデータを用いて、しかもデータ書き込み方
法を異ならせて、２回のＲＡＷ処理を行ない、いずれの
回のＲＡＷ処理においても照合一致が確認された場合に
限り、当該ＲＡＭを正常なものと診断するものである。

【００３６】まず、診断処理の最初に行なわれるベース
アドレスのビット固着診断処理を、図２のフローチャー
トを参照して詳細に説明する。周知の如く、この種の８
ビットマイクロコンピュータのアドレスバスは１６ビッ
ト構成とされており、ＣＰＵ１ａ内の演算部には、それ
ぞれ８ビット構成の上位桁アドレスレジスタと下位桁ア
ドレスレジスタとが内蔵されている。メモリアクセスを
行なう場合、アドレスデータを構成する１６ビットのデ
ータは、それら上位桁アドレスレジスタと下位桁アドレ
スレジスタとに８ビットづつ格納される。以上の前提の
もとに、処理が開始されると、まず、上位桁アドレスレ
ジスタには、ベースアドレスＦＤ００Ｈを構成する上位
８ビットデータＦＤＨが格納され、また下位桁アドレス
レジスタにはベースアドレスＦＤ００Ｈを構成する下位
８ビットデータ００Ｈが格納され、その状態でアクセス
されたメモリアドレスには、アドレスデータの上位２桁
に相当するデータＦＤＨが書き込まれる（ステップ２０
１）。同様にして、メモリアクセス動作が行なわれ、メ
モリ内のアドレスＦＥ００Ｈには当該アドレスデータの
上位２桁を構成するデータＦＥＨが格納される（ステッ
プ２０２）。

【００３７】次いで、それら２つのベースアドレスＦＤ
００Ｈ，ＦＥ００Ｈのデータがメモリから読み出され、
これら読み出されたデータは当初の書き込みデータＦＤ
Ｈ，ＦＥＨと照合される。ここで、照合不一致と判定さ
れると（ステップ２０３ＮＯ）、ベースアドレスＦＤ０
０Ｈ若しくはＦＥ００Ｈのいずれかに何らかのメモリ故
障が生じていると診断されて、図４に示されるＲＡＭ異
常時処理（ステップ４１７）が実行される。このＲＡＭ
異常時処理（ステップ４１７）では、メモリ故障が生じ
ていることを外部に報知させたり、あるいは制御プログ
ラムへの移行を禁止するなどの適切な処理がとられる。

【００３８】これに対して、２つのベースアドレスＦＤ
００Ｈ，ＦＥ００Ｈから読み出された読み出しデータと
当初の書き込みデータとの照合の結果、両者が一致する
と判定されると（ステップ２０３ＹＥＳ）、続いてアド
レスＦＤ００Ｈ，ＦＥ００Ｈには、ビット反転されたデ
ータの書き込みが行なわれる。即ち、アドレスＦＤ００
Ｈには先ほど書き込まれたデータＦＤＨのビット反転結
果に相当する０２Ｈが書き込まれ（ステップ２０４）、
更にアドレスＦＥ００Ｈには先に書き込まれたデータＦ
ＥＨのビット反転結果に相当するデータ０１Ｈが書き込
まれ（ステップ２０５）、その後同様にして、それらの
アドレスＦＤ００Ｈ，ＦＥ００Ｈからのデータ読み出し
が行なわれ、更に書き込みデータと読み出しデータとの
照合が行なわれる（ステップ２０６）。ここで、照合不
一致と判定されれば（ステップ２０６ＮＯ）、先に説明
したＲＡＭ異常時処理（ステップ４１７）が実行される
のに対し、照合一致と判定された場合には（ステップ２
０６ＹＥＳ）、図３に進んでアドレス順方向のアクセス
異常診断処理が実行される。

【００３９】アドレス順方向のアクセス異常診断処理の
詳細を図３のフローチャートを参照して詳細に説明す
る。このアドレス順方向のアクセス異常診断処理は、ア
ドレスＦＤ００Ｈ〜ＦＤＦＦＨに対する書き込み処理
（ステップ３０１〜３０４）と、アドレスＦＥ００Ｈ〜
ＦＥＦＦＨに対する書き込み処理（ステップ３０５〜３
０８）と、アドレスＦＤ００Ｈ〜ＦＤＦＦＨからの読み
出し照合処理（ステップ３０９〜３１２）と、アドレス
ＦＥ００Ｈ〜ＦＥＦＦＨからの読み出し照合処理（ステ
ップ３１３〜３１６）とから構成されている。

【００４０】即ち、同図において処理が開始されると、
まず、アドレスＦＤ００Ｈ〜ＦＤＦＦＨに対する書き込
み処理が実行される。即ち、この処理では、まずそれぞ
れ８ビット構成からなるアドレスカウンタレジスタＢ並
びにデータカウンタレジスタＣには、アドレス初期値並
びにデータ初期値としてそれぞれ００Ｈ，００Ｈが初期
設定される（ステップ３０１）。次いで、先に説明した
上位桁アドレスレジスタ、下位桁アドレスレジスタ、並
びに、アドレスカウンタレジスタＢの内容により定義さ
れるメモリアドレスに対して、データカウンタレジスタ
Ｃの内容に従ってデータ書き込み処理が行なわれる。即
ち、１６ビットアドレスデータの上位８ビットの値は、
上位桁アドレスレジスタの内容であるＦＤＨによって定
義され、また１６ビットアドレスデータの下位８ビット
の内容は、下位桁アドレスレジスタの内容である００Ｈ
とアドレスカウンタレジスタＢの内容との加算値により
定義され、更に書き込まれるべきデータの内容はデータ
カウンタレジスタＣの内容により特定される（ステップ
３０２）。この処理は、アドレスカウンタレジスタＢ並
びにデータカウンタレジスタＣの内容を＋１ずつ歩進さ
せながら（ステップ３０３）、アドレスカウンタレジス
タＢの内容がＦＦＨに達するまで（ステップ３０４Ｎ
Ｏ）、繰り返し実行され、アドレスカウンタレジスタＢ
の内容がＦＦＨを越えると共に（ステップ３０４ＹＥ
Ｓ）、メモリアドレスＦＤ００Ｈ〜ＦＤＦＦＨに対する
書き込み処理は終了する。

【００４１】すると、図５に示されるように、アドレス
ＦＤ００Ｈ〜ＦＤＦＦＨには、下位アドレスから上位ア
ドレスに向けて、各アドレスの下位２桁に相当する数値
データが、００Ｈ，０１Ｈ，０２Ｈ，０３Ｈ・・・ＦＣ
Ｈ，ＦＤＨ，ＦＥＨ，ＦＦＨの如く順番に書き込まれて
いく。

【００４２】次に、メモリアドレスＦＥ００Ｈ〜ＦＥＦ
ＦＨに対する書き込み処理が行なわれる。この書き込み
処理は、上位桁アドレスレジスタの内容がＦＥＨに固定
されていることを除き、前述のアドレスＦＤ００Ｈ〜Ｆ
ＤＦＦＨに対する書き込み処理と同様である。即ち、こ
のＦＥ００Ｈ〜ＦＥＦＦＨに対する書き込み処理が終了
すると、図５に示されるように、メモリアドレスＦＥ０
０Ｈ〜ＦＥＦＦＨには、下位アドレスから上位アドレス
に向けて、各アドレスの下位２桁データに相当する数値
データ００Ｈ，０１Ｈ，０２Ｈ，０３Ｈ・・・ＦＣＨ，
ＦＤＨ，ＦＥＨ，ＦＦＨが書き込まれることとなる。

【００４３】次に、メモリアドレスＦＤ００Ｈ〜ＦＤＦ
ＦＨに対する読み出し照合処理について説明する。この
アドレスＦＤ００Ｈ〜ＦＤＦＦＨに対する読み出し照合
処理では、まずアドレスカウンタレジスタＢ並びにデー
タカウンタレジスタＣの内容をそれぞれ００Ｈ，００Ｈ
に初期設定した後（ステップ３０９）、先程と同様にし
て、上位桁アドレスレジスタ、下位桁アドレスレジス
タ、アドレスカウンタレジスタＢの内容にて特定される
メモリアドレスより順次にデータを読み出し、このデー
タをデータカウンタレジスタＣの内容と照合する（ステ
ップ３１０）。この読み出し照合処理は、アドレスカウ
ンタレジスタＢ並びにデータカウンタレジスタＣの内容
を＋１ずつ歩進させながら（ステップ３１１）、アドレ
スカウンタレジスタＢの内容がＦＦＨに達するまで繰り
返し行なわれ（ステップ３１２ＮＯ）、、アドレスカウ
ンタレジスタＢの内容がＦＦＨを越えると処理は終了す
る（ステップ３１２ＹＥＳ）。

【００４４】すると、メモリアドレスＦＤ００Ｈ〜ＦＤ
ＦＦＨに関して、下位アドレスから上位アドレスへと向
けて順次にデータの読み出しが行なわれ、その間に照合
不一致が判定されると（ステップ３１０ＮＯ）、先程説
明したＲＡＭ異常時処理（ステップ４１７）が実行され
る。

【００４５】次いで、メモリアドレスＦＥ００Ｈ〜ＦＥ
ＦＦＨに関する読み出し照合処理が実行される。この読
み出し照合処理は、上位桁アドレスレジスタの内容がＦ
ＥＨに固定されていることを除き、先に説明したアドレ
スＦＤ００Ｈ〜ＦＤＦＦＨに対する読み出し照合処理と
同様である。このようにして、メモリアドレスＦＥ００
Ｈ〜ＦＥＦＦＨに関する読み出し照合処理が終了する
と、続いて図４に進んで、アドレス逆方向のアクセス異
常診断処理が行なわれる。

【００４６】このアドレス逆方向のアクセス異常診断処
理は、アドレスＦＥＦＦＨ〜ＦＥ００Ｈに関する書き込
み処理（ステップ４０１〜４０４）と、アドレスＦＤＦ
ＦＨ〜ＦＤ００Ｈに対する書き込み処理（ステップ４０
５〜４０８）と、アドレスＦＥＦＦＨ〜ＦＥ００Ｈに対
する読み出し照合処理（ステップ４０９〜４１２）と、
アドレスＦＤＦＦＨ〜ＦＤ００Ｈに対する読み出し照合
処理（ステップ４１３〜４１６）とから構成されてい
る。

【００４７】同図において、処理が開始されると、まず
アドレスＦＥＦＦＨ〜ＦＥ００Ｈに関するデータ書き込
み処理が行なわれる（ステップ４０１〜４０４）。この
書き込み処理では、まず、先程説明したアドレスカウン
タレジスタＢ並びにデータカウンタレジスタＣの内容を
それぞれＦＦＨ並びに００Ｈに初期設定した後（ステッ
プ４０１）、先程の場合と同様にして、上位桁アドレス
レジスタ、下位桁アドレスレジスタ、並びに、アドレス
カウンタレジスタＢの内容にて定義されるアドレスに対
して、データカウンタレジスタＣの内容で定義されるデ
ータを書き込む処理が（ステップ４０２）、アドレスカ
ウンタレジスタＢについては−１ずつ歩進させ、且つデ
ータカウンタレジスタＣについては＋１ずつ歩進させつ
つ（ステップ４０３）、アドレスカウンタレジスタＢの
内容が００Ｈに達するまで（ステップ４０４ＮＯ）、繰
り返し実行され、アドレスカウンタレジスタＢの内容が
００Ｈを越えると（ステップ４０４）、アドレスＦＥＦ
ＦＨ〜ＦＥ００Ｈに関する書き込み処理は終了する。

【００４８】次いで、同様にして、アドレスＦＤＦＦＨ
〜ＦＤ００Ｈに関するデータ書き込み処理が実行される
（ステップ４０５〜４０８）。このアドレスＦＤＦＦＨ
〜ＦＤ００Ｈに関する書き込み処理は、上位桁アドレス
レジスタの内容がＦＤＨに固定されていることを除き、
先に説明したＦＥＦＦＨ〜ＦＥ００Ｈに関するデータ書
き込み処理と同様である。

【００４９】すると、図５に示されるように、アドレス
ＦＤ００Ｈ〜ＦＥＦＦＨには、下位アドレスから上位ア
ドレスへ向けて各アドレスに固有なデータの書き込みが
行なわれ、しかも先に説明した下位アドレスから上位ア
ドレスへ向けて書き込まれたデータと、上位アドレスか
ら下位アドレスへ向けて書き込まれたデータとの間に
は、互いにビット反転された関係が設定されている。例
えば、アドレスＦＤ００Ｈに関してみると、下位アドレ
スから上位アドレスへ向けて書き込まれた際のデータ０
０Ｈと上位アドレスから下位アドレスへ向けて書き込ま
れた際のデータＦＦＨとは互いにビット反転された関係
にあり、同様にしてアドレスＦＤ０１に関してみると、
下位アドレスから上位アドレスへ向けて書き込まれた際
のデータ０１Ｈと上位アドレスから下位アドレスへ向け
て書き込まれた際のデータＦＥＨとは互いにビット反転
された関係にある。同様な関係が、アドレスＦＤ０２〜
ＦＥＦＦについても見られるのである。

【００５０】次いで、メモリアドレスＦＥＦＦＨ〜ＦＥ
００Ｈに関する読み出し照合処理が実行される（ステッ
プ４０９〜４１２）。この読み出し処理では、まず先に
説明したアドレスカウンタレジスタＢ並びにデータカウ
ンタレジスタＣの内容はＦＦＨ，００Ｈに初期設定され
（ステップ４０９）、次いで上位桁アドレスレジスタ、
下位桁アドレスレジスタ、並びに、アドレスカウンタレ
ジスタＢの内容で定義されるアドレスからデータの読み
出しが行なわれ、この読み出されたデータはデータカウ
ンタレジスタＣの内容と照合される（ステップ４１
０）。この読み出し照合処理は、アドレスカウンタレジ
スタＢについては−１ずつ歩進させ、且つデータカウン
タレジスタＣについては＋１ずつ歩進させつつ（ステッ
プ４１１）、アドレスカウンタレジスタＢの内容が００
Ｈに達するまで繰り返し実行され（ステップ４１２Ｎ
Ｏ）、アドレスカウンタレジスタＢの内容が００Ｈを越
えると共に処理は終了する（ステップ４１２）。

【００５１】次いで、同様にして、アドレスＦＤＦＦＨ
〜ＦＤ００Ｈに関する読み出し照合処理が実行される
（ステップ４１３〜４１６）。このアドレスＦＤＦＦ〜
ＦＤ００に関する読み出し照合処理は、上位桁アドレス
レジスタの内容がＦＤＨに固定されていることを除き、
先に説明したアドレスＦＥＦＦＨ〜ＦＥ００Ｈに関する
読み出し照合処理と全く同様である。そして、これらの
照合処理において、照合不一致が判定されると（ステッ
プ４１０ＮＯ又は４１４ＮＯ）、ＲＡＭ異常時処理（ス
テップ４１７）が実行される。

【００５２】すなわち、図５において、アドレスＦＤ０
０Ｈ〜ＦＤＦＦＨに関し、上位アドレスから下位アドレ
スへ向けてデータの読み出しが行なわれ、この読み出し
データを当初の書き込みデータと照合することによっ
て、各アドレスの内容が診断され、何らかの異常が判定
されると、ＲＡＭ異常時処理が実行されるのである（ス
テップ４１７）。

【００５３】以上、説明した実施の形態によれば、図３
に示されるアドレス順方向のアクセス異常診断処理にて
正常と判定されたとしても（ステップ３１６ＹＥＳ）、
直ちにメモリ正常と判定することなく、さらに図４へ進
んで、アドレス逆方向のアクセス異常診断処理が実行さ
れることとなるため、先に図７を参照して説明したよう
なアクセス異常故障が存在したとしても、アドレス順方
向若しくはアドレス逆方向のアクセス異常診断処理のい
ずれかにおいて、のようなアクセス異常処理に基づく誤
ったデータの書き込みは、読み出し照合処理において必
ず照合不一致と判定されることとなるため、的確に診断
が可能となる。

【００５４】しかも、アドレス順方向のアクセス異常診
断処理とアドレス逆方向のアクセス異常診断処理とで各
アドレスの書き込みデータを比較すると、両者間には互
いにビット反転された関係が生じているため、上述した
アクセス異常故障のみならずビット固着故障についても
的確なる診断を行なうことができる。

【００５５】加えて、この実施の形態においては、順次
各連続するアドレスに書き込まれるデータを１ずつ増加
若しくは減少する連続数値としているため、これら書き
込みデータを簡単なカウンタ処理にて生成することがで
き、プログラムの構成が簡素化される。

【００５６】尚、以上の実施の形態では、本発明を車両
用ＥＣＵを構成する８ビット構成の１チップマイクロコ
ンピュータに適用したが、本発明はその他パソコン、ワ
ークステーション、各種の情報処理装置などのように半
導体ＲＡＭを使用する各種の装置に広く応用が可能であ
る。

【００５７】以上の説明から明らかなように、本発明に
よれば、この種のメモリ診断における信頼性を著しく向
上させることができる。

【図面の簡単な説明】

【図１】本発明が適用されたマイクロコンピュータシス
テムのハードウエア構成を概略的に示すブロック図であ
る。

【図２】本発明にかかるベースアドレスのビット固着診
断処理の詳細を示すフローチャートである。

【図３】本発明にかかるアドレス順方向のアクセス異常
診断処理の詳細を示すフローチャートである。

【図４】本発明にかかるアドレス逆方向のアクセス異常
診断処理の詳細を示すフローチャートである。

【図５】本発明が適用されたＲＡＭのメモリマップと書
き込みデータとの関係を示す説明図である。

【図６】従来のメモリ診断方法における問題点を説明す
るための説明図である。

【図７】従来のメモリ診断方法における問題点を説明す
るための説明図である。

【符号の説明】

１ １チップマイクロコンピュータ ２ 外部ＲＡＭ １ａ ＣＰＵ １ｂ ＲＯＭ １ｃ 内部ＲＡＭ １ｄ インタフェース

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大田 淳朗 埼玉県和光市中央一丁目４番１号 株式会 社本田技術研究所内 (72)発明者 林 達生 埼玉県和光市中央一丁目４番１号 株式会 社本田技術研究所内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 診断対象となるメモリの各アドレスに、
   当該アドレスと一対一に対応する書き込みデータを、下
   位アドレスから上位アドレスへ若しくは上位アドレスか
   ら下位アドレスへのいずれかの書き込み方向にて順次に
   書き込む第１のデータ書き込みステップと、 前記第１のデータ書き込みステップに続いて、前記メモ
   リの各アドレスからデータを読み出すと共に、該読み出
   しデータを前記第１のデータ書き込みステップにて書き
   込まれた前記書き込みデータと照合する第１のデータ照
   合ステップと、 前記第１のデータ照合ステップにて照合一致が確認され
   たことを条件として、前記メモリの各アドレスに、当該
   アドレスと一対一に対応する書き込みデータを、前記第
   １のデータ書き込みステップにおける書き込み方向とは
   反対方向の書き込み方向にて書き込む第２のデータ書き
   込みステップと、 前記第２のデータ書き込みステップに続いて、前記メモ
   リの各アドレスからデータを読み出すと共に、該読み出
   しデータを前記第２のデータ書き込みステップにて書き
   込まれた前記書き込みデータと照合する第２のデータ照
   合ステップと、を備え、 それにより、前記第２のデータ照合ステップにおいても
   照合一致が確認された場合に限り、前記メモリが正常で
   あると判定することを特徴とするメモリの診断方法。
2. 【請求項２】 前記第１のデータ書き込みステップにて
   書き込まれる書き込みデータと前記第２のデータ書き込
   みステップにて書き込まれる書き込みデータとは、互い
   にビット反転された関係にあることを特徴とする請求項
   １に記載のメモリの診断方法。
3. 【請求項３】 前記第１の書き込みステップ若しくは第
   ２の書き込みステップにて使用される書き込みデータ
   は、端から順に１ずつ増加若しくは減少する一連の数値
   データで構成されることを特徴とする請求項１に記載の
   メモリの診断方法。
4. 【請求項４】 診断対象となるメモリの各アドレスに、
   当該アドレスと一対一に対応する書き込みデータを、下
   位アドレスから上位アドレスへ若しくは上位アドレスか
   ら下位アドレスへのいずれかの書き込み方向にて順次に
   書き込む第１のデータ書き込み手段と、 前記第１のデータ書き込み手段に続いて、前記メモリの
   各アドレスからデータを読み出すと共に、該読み出しデ
   ータを前記第１のデータ書き込み手段にて書き込まれた
   前記書き込みデータと照合する第１のデータ照合手段
   と、 前記第１の照合手段にて照合一致が確認されたことを条
   件として、前記メモリの各アドレスに、当該アドレスと
   一対一に対応する書き込みデータを、前記第１のデータ
   書き込み手段における書き込み方向とは反対方向の書き
   込み方向にて書き込む第２のデータ書き込み手段と、 前記第２のデータ書き込み手段に続いて、前記メモリの
   各アドレスからデータを読み出して読み出すと共に、該
   読み出しデータを前記第２のデータ書き込み手段にて書
   き込まれた前記書き込みデータと照合する第２のデータ
   照合手段と、を備え、 それにより、第２のデータ照合手段においても照合一致
   が確認された場合に限り、前記メモリが正常であると判
   定することを特徴とするメモリの診断装置。
5. 【請求項５】 前記第１のデータ書き込み手段にて書き
   込まれる書き込みデータと前記第２のデータ書き込み手
   段にて書き込まれる書き込みデータとは、互いにビット
   反転された関係にあることを特徴とする請求項４に記載
   のメモリの診断装置。
6. 【請求項６】 前記第１の書き込み手段若しくは第２の
   書き込み手段にて使用される書き込みデータは、端から
   順に１ずつ増加若しくは減少する一連の数値データで構
   成されることを特徴とする請求項４に記載のメモリの診
   断装置。