JPH10191375A - 映像信号のディジタル変調装置 - Google Patents
映像信号のディジタル変調装置Info
- Publication number
- JPH10191375A JPH10191375A JP9348338A JP34833897A JPH10191375A JP H10191375 A JPH10191375 A JP H10191375A JP 9348338 A JP9348338 A JP 9348338A JP 34833897 A JP34833897 A JP 34833897A JP H10191375 A JPH10191375 A JP H10191375A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- video signal
- value
- address
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/65—Circuits for processing colour signals for synchronous modulators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【課題】 ディジタル直角変調方式を利用して色差信号
（Ｃｒ，Ｃｂ）から複合映像信号を生成する映像信号の
ディジタル変調装置を提供しようとするものである。 【解決手段】 所定間隔でアドレスを発生するアドレス
コントローラ１０と、該アドレスによりサイン情報及び
コサイン情報を夫々出力する第１貯蔵部１１及び第２貯
蔵部１２と、上記第１貯蔵部１１から出力したサイン情
報とディジタル色差信号（Ｃｒ）とを演算する第１演算
器１３と、上記第２貯蔵部１２から出力したコサイン情
報とディジタル色差信号（Ｃｂ）とを演算する第２演算
器１４と、前記第１、第２演算器の各出力を加算する加
算器１５と、該加算器１５の出力をアナログ信号に変換
して複合映像信号を出力するＤ／Ａ変換器１６と、によ
り構成される。
（Ｃｒ，Ｃｂ）から複合映像信号を生成する映像信号の
ディジタル変調装置を提供しようとするものである。 【解決手段】 所定間隔でアドレスを発生するアドレス
コントローラ１０と、該アドレスによりサイン情報及び
コサイン情報を夫々出力する第１貯蔵部１１及び第２貯
蔵部１２と、上記第１貯蔵部１１から出力したサイン情
報とディジタル色差信号（Ｃｒ）とを演算する第１演算
器１３と、上記第２貯蔵部１２から出力したコサイン情
報とディジタル色差信号（Ｃｂ）とを演算する第２演算
器１４と、前記第１、第２演算器の各出力を加算する加
算器１５と、該加算器１５の出力をアナログ信号に変換
して複合映像信号を出力するＤ／Ａ変換器１６と、によ
り構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、映像信号のディジ
タル変調装置に係るもので、詳しくは、ディジタル方式
の振幅変調方式を使用し、色度信号を正確な複合映像信
号に変換し得るディジタル変調装置に関するものであ
る。
タル変調装置に係るもので、詳しくは、ディジタル方式
の振幅変調方式を使用し、色度信号を正確な複合映像信
号に変換し得るディジタル変調装置に関するものであ
る。
【０００２】
【従来の技術】一般に、映像記録／再生装置は、カメラ
から出力された映像信号をディジタル信号に変換して記
録し、その記録されたディジタル映像信号をアナログ信
号に変換して本来の映像信号に再生するようになってい
る。即ち、高鮮明度ＴＶ（ＨＤＴＶ）及びディジタルＶ
ＣＲ（ＤＶＣＲ）等の機器においては、カメラから提供
された映像信号（例えば、輝度信号（Ｙ）、色信号
（Ｉ，Ｑ）、又は色差信号（Ｃｒ，Ｃｂ）をＡ／Ｄ変換
器を用いてサンプリングし、該サンプリングされたディ
ジタル映像信号を圧縮して記録する。そして、再生時に
は上記記録されたディジタル映像信号を伸長させた後、
Ｄ／Ａ変換器を用いて本来の複合映像信号に再生する。
から出力された映像信号をディジタル信号に変換して記
録し、その記録されたディジタル映像信号をアナログ信
号に変換して本来の映像信号に再生するようになってい
る。即ち、高鮮明度ＴＶ（ＨＤＴＶ）及びディジタルＶ
ＣＲ（ＤＶＣＲ）等の機器においては、カメラから提供
された映像信号（例えば、輝度信号（Ｙ）、色信号
（Ｉ，Ｑ）、又は色差信号（Ｃｒ，Ｃｂ）をＡ／Ｄ変換
器を用いてサンプリングし、該サンプリングされたディ
ジタル映像信号を圧縮して記録する。そして、再生時に
は上記記録されたディジタル映像信号を伸長させた後、
Ｄ／Ａ変換器を用いて本来の複合映像信号に再生する。
【０００３】このとき、上記色差信号（Ｃｒ，Ｃｂ）は
アナログ直角振幅変調方式を用い、Ｄ／Ａ変換器から出
力されたアナログ色差信号を夫々９０°の位相差を有す
る搬送周波数（ｆsc）に変調させた後加算して複合映像
信号を生成する。従来、アナログ直角振幅変調方式によ
る映像信号の変調装置においては、図６に示したよう
に、搬送周波数発振器１、位相シフター２、第１、第２
平衡変調器３、４及び加算器５から構成されていた。
アナログ直角振幅変調方式を用い、Ｄ／Ａ変換器から出
力されたアナログ色差信号を夫々９０°の位相差を有す
る搬送周波数（ｆsc）に変調させた後加算して複合映像
信号を生成する。従来、アナログ直角振幅変調方式によ
る映像信号の変調装置においては、図６に示したよう
に、搬送周波数発振器１、位相シフター２、第１、第２
平衡変調器３、４及び加算器５から構成されていた。
【０００４】そして、搬送周波数発振器１は３．５７９
５４５MHz を有する搬送周波数（ｆ sc∠０°）を出力
し、位相シフター２は上記搬送周波数発振器１から出力
された搬送周波数（ｆsc∠０°）とは９０°の位相差を
有する搬送周波数（ｆsc∠９０°）を出力する。このと
き、上記各搬送周波数（ｆsc∠０°）及び（ｆsc∠９０
°）は、夫々サイン関数（sin ２πｆscｔ）及びコサイ
ン関数（cos ２πｆscｔ）にて表示され、サイン関数及
びコサイン関数は周期が搬送周波数（ｆsc）の関数であ
り、色差信号（Ｃｒ，Ｃｂ）を変調するときに使用され
る。
５４５MHz を有する搬送周波数（ｆ sc∠０°）を出力
し、位相シフター２は上記搬送周波数発振器１から出力
された搬送周波数（ｆsc∠０°）とは９０°の位相差を
有する搬送周波数（ｆsc∠９０°）を出力する。このと
き、上記各搬送周波数（ｆsc∠０°）及び（ｆsc∠９０
°）は、夫々サイン関数（sin ２πｆscｔ）及びコサイ
ン関数（cos ２πｆscｔ）にて表示され、サイン関数及
びコサイン関数は周期が搬送周波数（ｆsc）の関数であ
り、色差信号（Ｃｒ，Ｃｂ）を変調するときに使用され
る。
【０００５】且つ、第１平衡変調器３は色差信号（Ｃ
ｂ）を上記搬送周波数発振器１から出力された搬送周波
数（ｆsc∠０°）により変調され、第２平衡変調器４は
色差信号（Ｃｒ）を上記位相シフター２から出力された
搬送周波数（ｆsc∠９０°）により変調される。又、加
算器５は上記各第１及び第２平衡変調器３、４から変調
された各信号を加算し、アナログの複合映像信号を出力
する。
ｂ）を上記搬送周波数発振器１から出力された搬送周波
数（ｆsc∠０°）により変調され、第２平衡変調器４は
色差信号（Ｃｒ）を上記位相シフター２から出力された
搬送周波数（ｆsc∠９０°）により変調される。又、加
算器５は上記各第１及び第２平衡変調器３、４から変調
された各信号を加算し、アナログの複合映像信号を出力
する。
【０００６】
【発明が解決しようとする課題】然るに、このような従
来のアナログ直角振幅変調方式においては、ディジタル
方式に比較して雑音による干渉が激しく、回路の各構成
素子が温度に敏感な特性を有するため、正確な複合映像
信号を再生し難く、従って、雑音の影響を受けた複合映
像信号を記録した後再生する場合、高鮮明度な画質を確
保することが極めて難しいという不都合な点があった。
来のアナログ直角振幅変調方式においては、ディジタル
方式に比較して雑音による干渉が激しく、回路の各構成
素子が温度に敏感な特性を有するため、正確な複合映像
信号を再生し難く、従って、雑音の影響を受けた複合映
像信号を記録した後再生する場合、高鮮明度な画質を確
保することが極めて難しいという不都合な点があった。
【０００７】本発明の目的は、このような従来の課題に
鑑みてなされたもので、ディジタル振幅変調方式を用い
て色差信号（Ｃｒ，Ｃｂ）から複合映像信号を生成し得
る映像信号のディジタル変調装置を提供することにあ
る。又、本発明の他の目的は、コサインテーブル及びサ
インテーブルにサイン情報及びコサイン情報をサンプリ
ングして貯蔵することにより、如何なる放送形態にも汎
用的に使用可能で、ＲＯＭテーブルの容量も低減し得る
ディジタル変調装置を提供しようとするものである。
鑑みてなされたもので、ディジタル振幅変調方式を用い
て色差信号（Ｃｒ，Ｃｂ）から複合映像信号を生成し得
る映像信号のディジタル変調装置を提供することにあ
る。又、本発明の他の目的は、コサインテーブル及びサ
インテーブルにサイン情報及びコサイン情報をサンプリ
ングして貯蔵することにより、如何なる放送形態にも汎
用的に使用可能で、ＲＯＭテーブルの容量も低減し得る
ディジタル変調装置を提供しようとするものである。
【０００８】
【課題を解決するための手段】上記のような目的を達成
するため、本発明に係る映像信号のディジタル変調装置
においては、カラー搬送周波数及びライン周波数により
算出された複数のサンプリングポイントと前記サンプリ
ングポイントからサンプリングされたサイン情報及びコ
サイン情報とを貯蔵する第１及び第２貯蔵部と、前記複
数のサンプリングポイント間のエラー値を推定し、該推
定されたエラー値により第１及び第２貯蔵部に出力され
るアドレスの発生パターンを制御するアドレスコントロ
ーラと、上記第１貯蔵部から出力されたサイン情報と外
部から入力したディジタル色差信号（Ｃｒ）とを乗算す
る第１演算部と、上記第２貯蔵部から出力されたコサイ
ン情報と外部から入力したディジタル色差信号（Ｃｂ）
とを乗算する第２演算部と、上記各第１及び第２演算部
の夫々の出力を加算する加算器と、該加算器の出力をア
ナログ信号に変換して複合映像信号を出力するＤ／Ａ変
換器と、を備えて構成されている。
するため、本発明に係る映像信号のディジタル変調装置
においては、カラー搬送周波数及びライン周波数により
算出された複数のサンプリングポイントと前記サンプリ
ングポイントからサンプリングされたサイン情報及びコ
サイン情報とを貯蔵する第１及び第２貯蔵部と、前記複
数のサンプリングポイント間のエラー値を推定し、該推
定されたエラー値により第１及び第２貯蔵部に出力され
るアドレスの発生パターンを制御するアドレスコントロ
ーラと、上記第１貯蔵部から出力されたサイン情報と外
部から入力したディジタル色差信号（Ｃｒ）とを乗算す
る第１演算部と、上記第２貯蔵部から出力されたコサイ
ン情報と外部から入力したディジタル色差信号（Ｃｂ）
とを乗算する第２演算部と、上記各第１及び第２演算部
の夫々の出力を加算する加算器と、該加算器の出力をア
ナログ信号に変換して複合映像信号を出力するＤ／Ａ変
換器と、を備えて構成されている。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。本発明に係る映像信号のディジタル
変調装置においては、図１に示したように、所定間隔で
アドレスを発生するアドレスコントローラ１０と、該ア
ドレスコントローラ１０から出力されたアドレスにより
サイン情報及びコサイン情報を夫々出力するサイン情報
貯蔵部及びコサイン情報貯蔵部としての第１及び第２貯
蔵部１１、１２と、上記第１貯蔵部１１から出力された
サイン情報とディジタル色差信号（Ｃｒ）とを演算する
第１演算器１３と、上記第２貯蔵部１２から出力された
コサイン情報とディジタル色差信号（Ｃｂ）とを演算す
る第２演算器１４と、前記第１及び第２演算器の各出力
を加算する加算器１５と、該加算器１５の出力をアナロ
グ信号に変換して複合映像信号を出力するＤ／Ａ変換器
１６と、から構成されている。ここで、上記第１及び第
２貯蔵部１１、１２はＲＯＭテーブルの形態を有する。
を用いて説明する。本発明に係る映像信号のディジタル
変調装置においては、図１に示したように、所定間隔で
アドレスを発生するアドレスコントローラ１０と、該ア
ドレスコントローラ１０から出力されたアドレスにより
サイン情報及びコサイン情報を夫々出力するサイン情報
貯蔵部及びコサイン情報貯蔵部としての第１及び第２貯
蔵部１１、１２と、上記第１貯蔵部１１から出力された
サイン情報とディジタル色差信号（Ｃｒ）とを演算する
第１演算器１３と、上記第２貯蔵部１２から出力された
コサイン情報とディジタル色差信号（Ｃｂ）とを演算す
る第２演算器１４と、前記第１及び第２演算器の各出力
を加算する加算器１５と、該加算器１５の出力をアナロ
グ信号に変換して複合映像信号を出力するＤ／Ａ変換器
１６と、から構成されている。ここで、上記第１及び第
２貯蔵部１１、１２はＲＯＭテーブルの形態を有する。
【００１０】以下、このように構成された映像信号のデ
ィジタル変調装置の動作を図面を用いて説明する。先
ず、第１貯蔵部１１及び第２貯蔵部１２に貯蔵されるサ
イン情報及びコサイン情報について説明すると、図２に
示したように、サイン関数の水平軸の区間（１サイク
ル）をｋ個に分割する。ここで、ｋは１ピクセルの有す
るビット数と出力される複合映像信号の量子化レベルに
依存し、第１及び第２貯蔵部１１、１２は、サイン情報
及びコサイン情報についてカラー搬送周波数（ｆsc）を
有するサイン関数及びコサイン関数をサンプリングした
後、サンプリングされたデータから反復される所定区間
内のデータのみ記憶する。
ィジタル変調装置の動作を図面を用いて説明する。先
ず、第１貯蔵部１１及び第２貯蔵部１２に貯蔵されるサ
イン情報及びコサイン情報について説明すると、図２に
示したように、サイン関数の水平軸の区間（１サイク
ル）をｋ個に分割する。ここで、ｋは１ピクセルの有す
るビット数と出力される複合映像信号の量子化レベルに
依存し、第１及び第２貯蔵部１１、１２は、サイン情報
及びコサイン情報についてカラー搬送周波数（ｆsc）を
有するサイン関数及びコサイン関数をサンプリングした
後、サンプリングされたデータから反復される所定区間
内のデータのみ記憶する。
【００１１】即ち、ＮＴＳＣ放送方式において、１画面
は５２５本の走査線（ライン）により構成され、図２
（Ａ）に示したように、１ラインは周期が１／ｆsc秒の
サイン波が２２７．５個包含される。ここで、１ライン
を水平軸に対し１８２０等分する場合を例に挙げると、
１サイクルのサイン波に対してｋ＝８（１８２０／２２
７．５＝８）になる。
は５２５本の走査線（ライン）により構成され、図２
（Ａ）に示したように、１ラインは周期が１／ｆsc秒の
サイン波が２２７．５個包含される。ここで、１ライン
を水平軸に対し１８２０等分する場合を例に挙げると、
１サイクルのサイン波に対してｋ＝８（１８２０／２２
７．５＝８）になる。
【００１２】一方、ＤＶＣＲ仕様によると、１ラインの
データピクセルの数は４２９個である。しかし、各種フ
ィルターを用いて上記ピクセルを補間すると、ピクセル
の数は４倍の１７１６個になり、これを図２（Ａ）の時
間軸（ｔ）に対応させると、図２（Ｂ）に示したように
なる。そして、１７１６個の各ピクセルに対し、図２
（Ａ）に示したように、サイン波をサンプリングする
と、図２（Ｃ）に示したように、１７１６個のサンプリ
ングされたデータが得られる。このとき、１７１６個の
ピクセルに対応して夫々サンプリングしたデータは、図
３に示すように、０，９３からスタートし０，９３に戻
る０，９３，１２６，７６，−２４，−１０８，…，−
１２６，−９３，０，９３等の順に０ピクセルから２６
３ピクセルまでの２６４個のピクセルを１周期とし、規
則的にデータが反復されることが分かる。
データピクセルの数は４２９個である。しかし、各種フ
ィルターを用いて上記ピクセルを補間すると、ピクセル
の数は４倍の１７１６個になり、これを図２（Ａ）の時
間軸（ｔ）に対応させると、図２（Ｂ）に示したように
なる。そして、１７１６個の各ピクセルに対し、図２
（Ａ）に示したように、サイン波をサンプリングする
と、図２（Ｃ）に示したように、１７１６個のサンプリ
ングされたデータが得られる。このとき、１７１６個の
ピクセルに対応して夫々サンプリングしたデータは、図
３に示すように、０，９３からスタートし０，９３に戻
る０，９３，１２６，７６，−２４，−１０８，…，−
１２６，−９３，０，９３等の順に０ピクセルから２６
３ピクセルまでの２６４個のピクセルを１周期とし、規
則的にデータが反復されることが分かる。
【００１３】従って、図３に示したように、０ピクセル
から２６３ピクセルまでのサンプリングデータのみを第
１貯蔵部１１に貯蔵させた後、各周期に対応して反復し
て読み取るようになっている。又、コサイン情報はサイ
ン情報とは位相のみが９０°の差を示す関数であるた
め、サイン情報を求めるときと同様な方法により求める
ことができる。
から２６３ピクセルまでのサンプリングデータのみを第
１貯蔵部１１に貯蔵させた後、各周期に対応して反復し
て読み取るようになっている。又、コサイン情報はサイ
ン情報とは位相のみが９０°の差を示す関数であるた
め、サイン情報を求めるときと同様な方法により求める
ことができる。
【００１４】その結果、図３に示したように、サンプリ
ングしたデータが、１２７，８５からスタートし１２
７，８５に戻る１２７，８５，−１２，…，８５，１２
７，８５の順に０ピクセルから２６３ピクセルまでの規
則的に反復されるため、０ピクセルから２６３ピクセル
までのサンプリングデータのみを第２貯蔵部１２に貯蔵
した後、周期に対応し繰返して読み取るようになってい
る。
ングしたデータが、１２７，８５からスタートし１２
７，８５に戻る１２７，８５，−１２，…，８５，１２
７，８５の順に０ピクセルから２６３ピクセルまでの規
則的に反復されるため、０ピクセルから２６３ピクセル
までのサンプリングデータのみを第２貯蔵部１２に貯蔵
した後、周期に対応し繰返して読み取るようになってい
る。
【００１５】以下、図４に示したように、１周期のサイ
ン波に対しｋ＝５１２である場合を例に挙げて説明する
と次のようになる。即ち、ＤＶＣＲ規格（ＩＴＵ−Ｒ６
０１）によると、画面の１ラインより６．７５MHz でサ
ンプリングした色差信号（Ｃｒ，Ｃｂ）のデータ数は夫
々４３２個であり、これらを補間フィルターを用いて補
間すると２７MHz のサンプリング周波数により１７２８
個のデータを得ることができる。このとき、上記色差信
号（Ｃｒ，Ｃｂ）のデータに演算されるサイン情報及び
コサイン情報の値はカラー搬送周波数（ｆsc）とライン
周波数（ｆH ）との間で求めることができる。即ち、次
式、 ｆsc＝（１１３５／４＋１／６２５）×ｆH により該当値を代入して演算すると、 ４×６２５×（１１３５／４＋１／６２５）×１／ｆsc
＝４×６２５×１／ｆH になる。この式からサンプリングポイントを求めると、 ７０９３７９×１／ｆsc＝４，３２０，０００（サンプ
ルポイント） になり、このとき、各サンプリングポイント間の間隔を
求めると、 ７０９３７９×２π＝４，３２０，０００（サンプルポ
イント） で１サンプルポイントは１．０３１７４９９３２８８
（ラジアン）になる。よって、サンプリングポイント間
のギャップは１（サンプルポイント）×５１２／２πか
ら８４．０７４５４８１４８１…になる。
ン波に対しｋ＝５１２である場合を例に挙げて説明する
と次のようになる。即ち、ＤＶＣＲ規格（ＩＴＵ−Ｒ６
０１）によると、画面の１ラインより６．７５MHz でサ
ンプリングした色差信号（Ｃｒ，Ｃｂ）のデータ数は夫
々４３２個であり、これらを補間フィルターを用いて補
間すると２７MHz のサンプリング周波数により１７２８
個のデータを得ることができる。このとき、上記色差信
号（Ｃｒ，Ｃｂ）のデータに演算されるサイン情報及び
コサイン情報の値はカラー搬送周波数（ｆsc）とライン
周波数（ｆH ）との間で求めることができる。即ち、次
式、 ｆsc＝（１１３５／４＋１／６２５）×ｆH により該当値を代入して演算すると、 ４×６２５×（１１３５／４＋１／６２５）×１／ｆsc
＝４×６２５×１／ｆH になる。この式からサンプリングポイントを求めると、 ７０９３７９×１／ｆsc＝４，３２０，０００（サンプ
ルポイント） になり、このとき、各サンプリングポイント間の間隔を
求めると、 ７０９３７９×２π＝４，３２０，０００（サンプルポ
イント） で１サンプルポイントは１．０３１７４９９３２８８
（ラジアン）になる。よって、サンプリングポイント間
のギャップは１（サンプルポイント）×５１２／２πか
ら８４．０７４５４８１４８１…になる。
【００１６】従って、図４に示したように、各ピクセル
毎に時間軸に対し８４．０７４５４８１４８１…ずつ移
動しながらサイン値及びコサイン値を求め、サイン値及
びコサイン値の繰返し区間を捜し、サイン情報貯蔵部１
１及びコサイン情報貯蔵部１２に時間軸（ｔ）をアドレ
スとし、振幅軸をデータとして夫々貯蔵する。しかし、
上記各データをサイン情報貯蔵部１１及びコサイン情報
貯蔵部１２に貯蔵するためには小数点以下の値は捨てな
ければならない。このとき、データである振幅軸の値は
誤差が微弱で累積されないため問題にならないが、アド
レスである時間軸の値は誤差が累積されるため時間軸
（ｔ）に沿って進行するほど誤差が増加し、結局、小数
点以上の値にも影響を与えるようになる。
毎に時間軸に対し８４．０７４５４８１４８１…ずつ移
動しながらサイン値及びコサイン値を求め、サイン値及
びコサイン値の繰返し区間を捜し、サイン情報貯蔵部１
１及びコサイン情報貯蔵部１２に時間軸（ｔ）をアドレ
スとし、振幅軸をデータとして夫々貯蔵する。しかし、
上記各データをサイン情報貯蔵部１１及びコサイン情報
貯蔵部１２に貯蔵するためには小数点以下の値は捨てな
ければならない。このとき、データである振幅軸の値は
誤差が微弱で累積されないため問題にならないが、アド
レスである時間軸の値は誤差が累積されるため時間軸
（ｔ）に沿って進行するほど誤差が増加し、結局、小数
点以上の値にも影響を与えるようになる。
【００１７】従って、上記アドレスを時間軸に対し８
４．０７４５４８１４８１…ずつ増加せずに８４ずつ増
加させ、小数点以下の値である０．０７４５４８１４８
１が１を超えるとアドレスを８５に増加させた後、再び
８４ずつ増加させる過程を繰返して上記問題を解決する
ことができる。このとき、要点としては、どの時点でア
ドレスを８５に増加させるべきかという点であり、この
ようなアドレスの制御方式として、図５に示したよう
に、アドレスコントローラ１０がアドレスを補正するた
めにエラー推定のツリー構造を利用して行うようになっ
ているが、以下該アドレスコントローラ１０のアドレス
補正過程を説明する。
４．０７４５４８１４８１…ずつ増加せずに８４ずつ増
加させ、小数点以下の値である０．０７４５４８１４８
１が１を超えるとアドレスを８５に増加させた後、再び
８４ずつ増加させる過程を繰返して上記問題を解決する
ことができる。このとき、要点としては、どの時点でア
ドレスを８５に増加させるべきかという点であり、この
ようなアドレスの制御方式として、図５に示したよう
に、アドレスコントローラ１０がアドレスを補正するた
めにエラー推定のツリー構造を利用して行うようになっ
ているが、以下該アドレスコントローラ１０のアドレス
補正過程を説明する。
【００１８】先ず、位相が再び０になる時点を捜すが、
ＰＡＬ方式の場合は４フレーム毎に本来の位相に戻り１
ラインは１７２８（サンプリングポイント）であるた
め、４フレームのサンプリングポイントは４，３２０，
０００個になる。ここで、上記４，３２０，０００個の
サンプリングポイントの間隔を調査してみると、８４が
１３回出てから８５が出るパターンと、８４が１２回出
てから８５が出るパターンとを繰返すことが分かり、上
記８４が１３回出てから８５が出るパターンを階層０
０、上記８４が１２回出てから８５が出るパターンを階
層０１に定義する。このとき、階層００の１周期は１４
クロック（８４が１３回、８５が１回）で、階層０１の
１周期は１３クロック（８４が１２回、８５が１回）で
ある。
ＰＡＬ方式の場合は４フレーム毎に本来の位相に戻り１
ラインは１７２８（サンプリングポイント）であるた
め、４フレームのサンプリングポイントは４，３２０，
０００個になる。ここで、上記４，３２０，０００個の
サンプリングポイントの間隔を調査してみると、８４が
１３回出てから８５が出るパターンと、８４が１２回出
てから８５が出るパターンとを繰返すことが分かり、上
記８４が１３回出てから８５が出るパターンを階層０
０、上記８４が１２回出てから８５が出るパターンを階
層０１に定義する。このとき、階層００の１周期は１４
クロック（８４が１３回、８５が１回）で、階層０１の
１周期は１３クロック（８４が１２回、８５が１回）で
ある。
【００１９】その結果、階層００がイネーブルされる
と、アドレスコントローラ１０は８４のアドレスを１３
回出力してから８５のアドレスを１回出力し、又、階層
０１がイネーブルされると、上記アドレスコントローラ
１０は８４のアドレスを１２回出力してから８５のアド
レスを１回出力する動作を繰返して行うが、このとき、
それら階層００及び階層０１のパターンは常に交替に現
われるものではない。
と、アドレスコントローラ１０は８４のアドレスを１３
回出力してから８５のアドレスを１回出力し、又、階層
０１がイネーブルされると、上記アドレスコントローラ
１０は８４のアドレスを１２回出力してから８５のアド
レスを１回出力する動作を繰返して行うが、このとき、
それら階層００及び階層０１のパターンは常に交替に現
われるものではない。
【００２０】即ち、階層００、階層０１の順に１回ずつ
現われるパターンと、階層００が１回、階層０１が２回
現われるパターンとがあり、前者の場合を階層１０、後
者の場合を階層１１と定義する。従って、階層１０がイ
ネーブルされると、階層００の１周期の間に階層００が
１回イネーブルされ、階層０１の１周期の間に階層０１
も１回イネーブルされる。又、階層１１がイネーブルさ
れると、階層００の１周期の間に階層００が１回イネー
ブルされ、階層０１の１周期の間に階層０１は２回イネ
ーブルされる。
現われるパターンと、階層００が１回、階層０１が２回
現われるパターンとがあり、前者の場合を階層１０、後
者の場合を階層１１と定義する。従って、階層１０がイ
ネーブルされると、階層００の１周期の間に階層００が
１回イネーブルされ、階層０１の１周期の間に階層０１
も１回イネーブルされる。又、階層１１がイネーブルさ
れると、階層００の１周期の間に階層００が１回イネー
ブルされ、階層０１の１周期の間に階層０１は２回イネ
ーブルされる。
【００２１】ここで、階層１０の１周期は階層００の周
期である１４と階層０１の周期である１３とを加算した
２７クロックであり、階層１１の１周期は１４（階層０
０の１周期）と１３×２（階層０１の２周期）とを加算
した４０クロックになる。しかし、上記各階層１０及び
階層１１のパターンも常に交替に現われるのではなく、
再び階層１０、階層１０、階層１１のパターンと階層１
０、階層１１のパターンとが繰返して現われる。このと
き、前者の場合を階層２０、後者の場合を階層２１と定
義する。
期である１４と階層０１の周期である１３とを加算した
２７クロックであり、階層１１の１周期は１４（階層０
０の１周期）と１３×２（階層０１の２周期）とを加算
した４０クロックになる。しかし、上記各階層１０及び
階層１１のパターンも常に交替に現われるのではなく、
再び階層１０、階層１０、階層１１のパターンと階層１
０、階層１１のパターンとが繰返して現われる。このと
き、前者の場合を階層２０、後者の場合を階層２１と定
義する。
【００２２】このような規則により階層のパターンを調
べ続けると、図５に示したように、階層のパターンは再
び位相が０になる時点である階層９０にて終了する。こ
のとき、階層９０の周期は４，３２０，０００クロック
になる。従って、階層９０をイネーブルさせると、上方
側に夫々の階層がイネーブルされながら最下層である階
層００及び階層０１から所望の値である誤差の補正され
た８４と８５とが交じったアドレスを出力するようにな
る。
べ続けると、図５に示したように、階層のパターンは再
び位相が０になる時点である階層９０にて終了する。こ
のとき、階層９０の周期は４，３２０，０００クロック
になる。従って、階層９０をイネーブルさせると、上方
側に夫々の階層がイネーブルされながら最下層である階
層００及び階層０１から所望の値である誤差の補正され
た８４と８５とが交じったアドレスを出力するようにな
る。
【００２３】そして、図５に示したツリー構造におい
て、夫々の階層での階層の個数は放送方式によって少し
の差はあるが、基本的な概念は同様である。従って、上
記値は継続累積され、第１貯蔵部１１及び第２貯蔵部１
２に供給されるアドレスは上記累積された値をｋ（５１
２）で除算した残りの値になる。その結果、上記アドレ
スコントローラ１０は上記第１貯蔵部１１及び第２貯蔵
部１２にクロック毎にアドレスを指定し、前記第１貯蔵
部１１及び第２貯蔵部１２に貯蔵されたサインデータ及
びコサインデータを出力させ、上記第１貯蔵部１１から
出力されたサインデータは第１演算器１３にてディジタ
ル色差信号（Ｃｒ）と乗算され、上記第２貯蔵部１２か
ら出力されたコサインデータは第２演算器１４にてディ
ジタル色差信号（Ｃｂ）と乗算される。
て、夫々の階層での階層の個数は放送方式によって少し
の差はあるが、基本的な概念は同様である。従って、上
記値は継続累積され、第１貯蔵部１１及び第２貯蔵部１
２に供給されるアドレスは上記累積された値をｋ（５１
２）で除算した残りの値になる。その結果、上記アドレ
スコントローラ１０は上記第１貯蔵部１１及び第２貯蔵
部１２にクロック毎にアドレスを指定し、前記第１貯蔵
部１１及び第２貯蔵部１２に貯蔵されたサインデータ及
びコサインデータを出力させ、上記第１貯蔵部１１から
出力されたサインデータは第１演算器１３にてディジタ
ル色差信号（Ｃｒ）と乗算され、上記第２貯蔵部１２か
ら出力されたコサインデータは第２演算器１４にてディ
ジタル色差信号（Ｃｂ）と乗算される。
【００２４】次いで、加算器１５は上記各第１、第２演
算器１３、１４の各出力を加算し、Ｄ／Ａ変換器１６は
上記加算器１５の出力をアナログ信号に変換して複合映
像信号を出力する。以上説明したように、本実施形態で
は、第１貯蔵部１１及び第２貯蔵部１２に貯蔵されたサ
インデータ及びコサインデータを説明するとき、１周期
のサイン波に対しｋ＝８に設定し、更に、サインデータ
及びコサインデータに対するアドレスを説明するため、
１周期のサイン波に対しｋ＝５１２である場合を例に挙
げて説明したが、これは１つの実施形態であって、本発
明は特許請求の範囲をはずれない限りこの実施形態に限
定されるものではない。
算器１３、１４の各出力を加算し、Ｄ／Ａ変換器１６は
上記加算器１５の出力をアナログ信号に変換して複合映
像信号を出力する。以上説明したように、本実施形態で
は、第１貯蔵部１１及び第２貯蔵部１２に貯蔵されたサ
インデータ及びコサインデータを説明するとき、１周期
のサイン波に対しｋ＝８に設定し、更に、サインデータ
及びコサインデータに対するアドレスを説明するため、
１周期のサイン波に対しｋ＝５１２である場合を例に挙
げて説明したが、これは１つの実施形態であって、本発
明は特許請求の範囲をはずれない限りこの実施形態に限
定されるものではない。
【００２５】
【発明の効果】以上説明したように、本発明にかかる映
像信号のディジタル変調装置は、ディジタル直角変調方
式を利用し色差信号（Ｃｒ，Ｃｂ）から複合映像信号を
生成するため、高鮮明度な画質を確保し得るという効果
がある。且つ、本発明はサイン情報及びコサイン情報を
サンプリングした後、サンプリングされたデータから所
定の反復区間を探索し、該反復区間内のデータのみを記
憶させて使用するため、貯蔵するべきＲＯＭデータの容
量を低減し得るという効果がある。
像信号のディジタル変調装置は、ディジタル直角変調方
式を利用し色差信号（Ｃｒ，Ｃｂ）から複合映像信号を
生成するため、高鮮明度な画質を確保し得るという効果
がある。且つ、本発明はサイン情報及びコサイン情報を
サンプリングした後、サンプリングされたデータから所
定の反復区間を探索し、該反復区間内のデータのみを記
憶させて使用するため、貯蔵するべきＲＯＭデータの容
量を低減し得るという効果がある。
【００２６】又、本発明はサンプリングポイント間のエ
ラー値を推定し、該推定されたエラー値により第１及び
第２貯蔵部に出力されるアドレスの発生パターンを制御
するため、全ての方式の放送形態に適用し得るという効
果がある。
ラー値を推定し、該推定されたエラー値により第１及び
第２貯蔵部に出力されるアドレスの発生パターンを制御
するため、全ての方式の放送形態に適用し得るという効
果がある。
【図１】本発明に係る映像信号のディジタル変調装置を
示したブロック図である。
示したブロック図である。
【図２】図１において、カラー搬送周波数と１ラインの
ピクセル数との関係を示したグラフ（Ａ，Ｂ，Ｃ）であ
る。
ピクセル数との関係を示したグラフ（Ａ，Ｂ，Ｃ）であ
る。
【図３】図１において、サイン情報貯蔵部及びコサイン
情報貯蔵部に貯蔵されるデータを示したテーブルであ
る。
情報貯蔵部に貯蔵されるデータを示したテーブルであ
る。
【図４】ＰＡＬ方式において、１周期におけるサイン関
数及びコサイン関数を５１２区間に分割したグラフ
（Ａ，Ｂ）である。
数及びコサイン関数を５１２区間に分割したグラフ
（Ａ，Ｂ）である。
【図５】図１において、アドレスコントローラのエラー
推定のツリー構造を示したブロック図である。
推定のツリー構造を示したブロック図である。
【図６】従来のアナログ直角振幅変調方式による映像信
号の変調装置を示したブロック図である。
号の変調装置を示したブロック図である。
１０…アドレスコントローラ １１…第１貯蔵部 １２…第２貯蔵部 １３…第１演算器 １４…第２演算器 １５…加算器 １６…Ｄ／Ａ変換器
Claims (10)
- 【請求項１】 カラー搬送周波数及びライン周波数によ
り算出された複数のサンプリングポイントと、前記複数
のサンプリングポイントからサンプリングされたサイン
情報及びコサイン情報とを貯蔵する第１及び第２貯蔵部
と、 前記サンプリングポイントの間のエラー値を推定し、該
推定されたエラー値により前記第１及び第２貯蔵部に出
力されるアドレスの発生パターンを制御するアドレスコ
ントローラと、 前記第１貯蔵部から出力されたコサイン情報と外部から
入力したディジタル色差信号（Ｃｒ）とを乗算する第１
演算部と、 前記第２貯蔵部から出力されたサイン情報と外部から入
力したディジタル色差信号（Ｃｂ）とを乗算する第２演
算部と、 前記各第１及び第２演算部の夫々の出力を加算する加算
器と、 該加算器の出力をアナログ信号に変換して複合映像信号
を出力するＤ／Ａ変換器と、を具備することを特徴とす
る映像信号のディジタル変調装置。 - 【請求項２】 前記各第１及び第２貯蔵部は、複数のサ
ンプリングポイントをアドレスとして貯蔵し、前記複数
のサンプリングポイントからサンプリングしたサイン情
報及びコサイン情報を夫々データとして貯蔵することを
特徴とする請求項１記載の映像信号のディジタル変調装
置。 - 【請求項３】 前記各第１及び第２貯蔵部には所定区間
で繰返されるサンプリングされたデータのみが貯蔵され
ることを特徴とする請求項１記載の映像信号のディジタ
ル変調装置。 - 【請求項４】 前記各第１及び第２貯蔵部はＲＯＭテー
ブルであることを特徴とする請求項１記載の映像信号の
ディジタル変調装置。 - 【請求項５】 前記アドレスコントローラは、複数のサ
ンプリングポイント間のギャップが小数点以下の値を包
含するとき、小数点以下の値が除外された正数値である
第１値をアドレスとして出力し、累積された小数点以下
の値が１を超えるとき、正数値＋１の第２値をアドレス
として出力することを特徴とする請求項１記載の映像信
号のディジタル変調装置。 - 【請求項６】 前記アドレスコントローラは、多層のツ
リー構造により形成されることを特徴とする請求項１記
載の映像信号のディジタル変調装置。 - 【請求項７】 前記アドレスコントローラは、複数のサ
ンプリングポイント間で第１値が算出されるパターン、
及び第２値が算出されるパターンにより決定される最下
位階層と、 前記最下位階層の現われる規則的な回数により決定さ
れ、前記最下位階層をイネーブルする第１階層と、 前記第１階層の現われる規則的な回数により決定され、
前記第１階層をイネーブルする第２階層と、 前記第２階層の現われる規則的な回数により決定され、
前記第２階層をイネーブルする最上位階層と、から構成
されることを特徴とする請求項５記載の映像信号のディ
ジタル変調装置。 - 【請求項８】 前記アドレスコントローラは、前記第２
階層と前記最上位階層の間に現われる下位階層の規則的
な回数により決定され、前記下位階層をイネーブルする
複数の階層をさらに包含することを特徴とする請求項７
記載の映像信号のディジタル変調装置。 - 【請求項９】 前記アドレスコントローラは、前記最上
位階層、前記第２階層、前記第１階層、及び前記最下位
階層の順にイネーブルされて、エラーの補正されたアド
レスを出力することを特徴とする請求項７記載の映像信
号のディジタル変調装置。 - 【請求項１０】 前記最上位階層は、位相が再び０にな
る時点であることを特徴とする請求項７記載の映像信号
のディジタル変調装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960066775A KR100225042B1 (ko) | 1996-12-17 | 1996-12-17 | 디지탈 화상 복합장치 |
| KR66775/1996 | 1996-12-17 | ||
| KR66774/1996 | 1996-12-17 | ||
| KR1019960066774A KR19980048220A (ko) | 1996-12-17 | 1996-12-17 | 디지탈 직각 진폭 변조방식의 화상 복합장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10191375A true JPH10191375A (ja) | 1998-07-21 |
| JP3193681B2 JP3193681B2 (ja) | 2001-07-30 |
Family
ID=26632365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34833897A Expired - Fee Related JP3193681B2 (ja) | 1996-12-17 | 1997-12-17 | 映像信号のディジタル変調装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5929937A (ja) |
| EP (1) | EP0849955A3 (ja) |
| JP (1) | JP3193681B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525781B1 (en) * | 2000-03-10 | 2003-02-25 | Lsi Logic Corporation | SECAM video standard chroma modulation circuit |
| JP3970546B2 (ja) * | 2001-04-13 | 2007-09-05 | 沖電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60229596A (ja) * | 1984-04-27 | 1985-11-14 | Sony Corp | 直交２相変調信号の復調回路 |
| CA1306051C (en) * | 1986-09-17 | 1992-08-04 | Dennis L. Holmbo | Television signal generator |
| JP2539024B2 (ja) * | 1988-06-30 | 1996-10-02 | 富士通株式会社 | 複合映像信号生成方法 |
| IT1240444B (it) * | 1990-05-18 | 1993-12-16 | Borsano Corrado | Procedimento per l'attuazione della modulazione digitale multilivello mediante un elaboratore di segnali numerici |
| GB9016420D0 (en) * | 1990-07-26 | 1990-09-12 | British Telecomm | Block coded modulation |
| US5166780A (en) * | 1991-12-19 | 1992-11-24 | Windbond Electronic Corp. | Apparatus for showing a digitized NTSC-encoded video |
| JP3611362B2 (ja) * | 1995-03-17 | 2005-01-19 | 三菱電機株式会社 | カラーエンコーダ |
| JPH08336154A (ja) * | 1995-04-06 | 1996-12-17 | Ricoh Co Ltd | ディジタルカラーエンコーダ |
| US5638135A (en) * | 1995-04-06 | 1997-06-10 | Ricoh Company, Ltd. | Digital color encoder with improved circuitry |
-
1997
- 1997-12-15 EP EP97403040A patent/EP0849955A3/en not_active Ceased
- 1997-12-16 US US08/991,484 patent/US5929937A/en not_active Expired - Lifetime
- 1997-12-17 JP JP34833897A patent/JP3193681B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3193681B2 (ja) | 2001-07-30 |
| EP0849955A2 (en) | 1998-06-24 |
| US5929937A (en) | 1999-07-27 |
| EP0849955A3 (en) | 2000-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4668988A (en) | Non-linear digital emphasis circuit | |
| JP2785821B2 (ja) | デイジタル信号発生回路 | |
| JPH09107557A (ja) | コンピュータビデオ信号からテレビジョンカラー副搬送波周波数信号を導出する装置及び方法 | |
| JPH09130823A (ja) | 映像信号処理装置 | |
| JP3193681B2 (ja) | 映像信号のディジタル変調装置 | |
| RU2119271C1 (ru) | Устройство обработки сигнала цветности, способ формирования поднесущей сигнала цветности, способ обработки сигнала цветности, устройство для формирования поднесущей сигнала цветности | |
| JP2006510284A (ja) | 櫛型フィルタ | |
| KR100225042B1 (ko) | 디지탈 화상 복합장치 | |
| EP0161810B1 (en) | Chrominance signal processing apparatus | |
| KR0142291B1 (ko) | 색신호의 주파수 대역변환을 위한 디지탈 반송파 발생장치 | |
| US5130787A (en) | Color signal processing circuit with residue phase error correction | |
| KR19980048220A (ko) | 디지탈 직각 진폭 변조방식의 화상 복합장치 | |
| JPS60111590A (ja) | 色信号のデイジタル処理装置 | |
| JPS62266903A (ja) | デイジタルｆｍ変調方式 | |
| JPH07274208A (ja) | 時間軸補正回路 | |
| JP2650162B2 (ja) | 映像信号処理装置 | |
| JP2503684B2 (ja) | 映像縮小回路 | |
| JPH0514918A (ja) | デイジタル処理によるｐａｌ方式映像信号発生装置 | |
| JP2584023B2 (ja) | 直角二相変調器 | |
| JP3039606B2 (ja) | 周波数変換回路及びデジタルカメラ一体型ｖｔｒ | |
| JPH099285A (ja) | 自動位相調整回路 | |
| JPS61290894A (ja) | デイジタル処理色信号処理装置 | |
| JPH0213519B2 (ja) | ||
| JPH10191372A (ja) | カラー映像信号合成装置の副搬送波生成回路 | |
| JPH06292151A (ja) | ハイビジョン信号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010417 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |