JPH10190440A

JPH10190440A - Ｅｃｌ回路

Info

Publication number: JPH10190440A
Application number: JP8350168A
Authority: JP
Inventors: Tetsushi Haneda; 哲士羽田
Original assignee: Mitsubishi Electric Engineering Co Ltd; Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Engineering Co Ltd; Mitsubishi Electric Corp
Priority date: 1996-12-27
Filing date: 1996-12-27
Publication date: 1998-07-21
Also published as: DE19730745C2; DE19730745A1; US6020764A

Abstract

(57)【要約】【課題】ＥＣＬ回路において、出力回路上に寄生する
静電容量に充電された電荷を放電し、出力信号レベルが
ハイレベルからロウレベルへ立ち下がるための時間を短
縮する。【解決手段】ＥＣＬ回路の出力端子３と電源Vee４間
に放電スイッチング回路２０を設け、出力トランジスタ
１６が非導通状態になるとき、出力回路に寄生する寄生
容量１３に蓄えられた電荷を、負荷抵抗器１２を通して
放電するとともに、同時に放電スイッチング回路２０も
導通状態にして、放電を促進する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、バイポーラディ
ジタル半導体集積回路であるＥＣＬ(Emitter Coupled L
ogic)回路に関し、特にその回路の高速化に係わるもの
である。

【０００２】

【従来の技術】従来、半導体集積回路の中で、バイポ
ーラディジタル集積回路の一種で非飽和形論理回路形式
であるＥＣＬ回路は、大電力消費量にもかかわらず他の
論理回路よりも高速動作が可能なため、データの高速処
理を必要とする大型計算機の中央処理装置や高速計測機
器の論理回路に用いられてきた。ＥＣＬ回路は、二つの
トランジスタのエミッタを互いに接続した差動対トラン
ジスタをもち、定電流回路により制御される電流でもっ
て動作する平衡型差動増幅器である。また、その出力段
にはトランジスタのエミッタ端子を開放状態で出力端子
とし、出力端子と外部電源間に負荷抵抗器を接続してエ
ミッタフォロワとして使用され、入出力論理信号レベル
の規定値化と、駆動能力の増強とを図った回路形式とな
っている。

【０００３】図７は従来のＥＣＬの基本回路図を示す。
図中、１４と１５はトランジスタ、１０と１１は抵抗
器、８は定電流源Ioであり、これらによって差動増幅器
を形成する。１は論理信号Vinを印加する入力端子で、
トランジスタ１４のベースに接続される。２はレファレ
ンス電圧Vbb端子を印加する端子で、トランジスタ１５
のベースに入力論理信号レベルのレファレンスとなる一
定の負電圧Vbbを印加する。９は入力回路上に不可避的
に寄生する静電容量である。１６は外部に出力信号を供
給するエミッタフォロワ用出力トランジスタであり、１
２はその負荷抵抗器である。３は出力端子で、出力トラ
ンジスタ１６のエミッタ端子に接続されるとともに、出
力回路を形成する。１３は出力回路上に不可避的に寄生
する静電容量、即ち寄生容量である。５は基準電位Vcc
であり、外部回路と共通の接地電位に等しく、通常、Vc
c＝０(ゼロ)Ｖ(ボルト)であり、ＥＣＬ回路の各回路部
分における電位又はレベルは、この基準電位が基準値と
なる。４は電源Veeを接続し、通常、ＥＣＬ回路では負
電圧が供給される。６は電源Vttが供給され、通常、負
電圧で負荷抵抗器１２の一方の端子に接続される。通
常、電源Vee４は電源Vtt６より低い負電圧値で使用され
る。

【０００４】レファレンス電圧Vbb端子２に印加される
電圧Vbbより高い入力電圧、即ち、ハイレベル状態の論
理信号が入力Vin端子１に印加されると、トランジスタ
１４のコレクタからエミッタに向けて流れる電流が増加
状態に、また、トランジスタ１５のコレクタからエミッ
タに向けて流れる電流が減少状態になる。従って、トラ
ンジスタ１５のコレクタ電位が上昇し、出力トランジス
タ１６のベースからエミッタに向けての電流が増加し、
そのコレクタとエミッタ間をロウインピーダンス状態に
する。その結果、出力トランジスタ１６のエミッタに接
続される出力端子３、即ち、出力回路上に寄生する寄生
容量１３に電荷を充電し、出力回路をハイレベル状態に
する。寄生容量１３への充電時間は出力トランジスタ１
６の電気的特性により決まる。レファレンス電圧Vbb端
子２に印加される電圧Vbbより低い電圧、即ち、ロウレ
ベル状態の論理信号が入力Vin端子１に印加されると、
トランジスタ１４のコレクタからエミッタに向けて流れ
る電流が減少状態に、また、トランジスタ１５のコレク
タからエミッタに向けて流れる電流が増加状態になる。
従って、トランジスタ１５のコレクタの電位が低下し、
出力トランジスタ１６のベースからエミッタへ流れる電
流が減少し、出力トランジスタ１６のエミッタとコレク
タ間をハイインピーダンス状態にする。その結果、出力
回路上の寄生容量１３に蓄えられた電荷は負荷抵抗器１
２を経由して放電し、出力回路、即ち、出力端子３をロ
ウレベル状態にする。

【０００５】図７に示す回路図では、入力レベルがハイ
レベル(又はロウレベル)状態で出力回路３はハイレベル
(又はロウレベル)状態になるのでバッファ回路として使
用される。ここで、入力Vin端子１に印加していた論理
信号を、レファレンス電圧Vbb端子２に、また、レファ
レンス電圧Vbb端子２に印加していたレファレンス電圧V
bbを入力Vin端子１に置き換えて印加すれば、論理信号
レベルがハイレベル(又はロウレベル)状態で、出力端子
３はロウレベル(又はハイレベル)状態に変更できる。従
って、インバータとしての機能をもつ回路になる。ま
た、トランジスタ１４のコレクタとエミッタとに別のト
ランジスタのコレクタとエミッタとを並列接続すること
により、オア又はノアなどの論理機能をもつ回路を構成
することも出来る。即ち、図７に示すＥＣＬ基本回路図
は容易に１および２の端子に印加する信号や電圧やトラ
ンジスタの追加によって、バッファ、インバータ、オア
又はノア回路等に利用できる。

【０００６】いずれの回路においても、寄生容量１３が
出力回路に不可避的に付加される。ＥＣＬ回路が使用さ
れる従来の論理回路では、論理信号の立ち下がり時間の
短縮を図らなくても、出力トランジスタ１６の電気的特
性と回路設計との改良により論理信号レベルの立ち上が
り時間の短縮を図ることによって、寄生容量１３が不可
避的に付加されても動作周波数の高速化に対処すること
ができた。しかし、半導体集積回路は微細加工技術の進
歩により、素子の性能が向上し、従来より高い動作周波
数で使用出来るようになり、最近では2.5GHz即ち400ps
幅のクロック周波数で動作するＥＣＬ回路の設計と試作
とが実施されるようになった。

【０００７】

【発明が解決しようとする課題】2.5GHz即ち400ps幅の
クロック周波数で安定な高速動作を得るには、従来では
通常とされていた事項も問題として浮上した。例えば、
ＥＣＬ回路の出力信号が後段のＥＣＬ回路の入力端子に
送られるような場合、あるときは、同一の半導体集積回
路基板内にある後段のＥＣＬ回路に出力信号を送るので
はなく、隣接する別の半導体集積回路内にある後段のＥ
ＣＬ回路の入力端子に信号が送られるような場合では、
ＥＣＬ出力信号は金属皮膜による配線、ボンディングパ
ット、ボンディングワイヤ、パッケージリードおよびプ
リント基板上のパターン等の経路を通過する。このよう
な信号経路に存在する寄生容量と出力回路を接続する後
段の回路に存在する入力容量も、この寄生容量１３に含
められる。図７に示す入力側寄生容量９は回路構成状態
によっては入力Vin端子１に省略出来ない寄生容量をも
つことを示す。通常、この寄生容量１３は少なくとも２
〜３pF程度の値を有する。また、出力回路と電源Vtt６
間に接続される負荷抵抗器１２の値は通常５０Ωまたは
７５Ω等を使用することが仕様書で規定されていること
が多い。また、プリント基板のパターンの特性インピー
ダンスもこの値になるようにパターン設計がされるの
で、このような設計基準の変更は出来るだけ避けるべき
である。

【０００８】負荷抵抗器１２に、この規定値を用いる
と、寄生容量値と負荷抵抗値との時定数として、例え
ば、下記のような値をもつ。時定数＝５０Ω × ２〜３pF ＝１００〜１５０ps この時定数は出力トランジスタ１６のコレクタとエミッ
タ間がロウインピーダンス状態からハイインピーダンス
状態になり、寄生容量１３に蓄えられている電荷を、負
荷抵抗器１２を経由して放電し、ハイレベルからロウレ
ベル状態に遷移する時間に影響を与える。この程度の時
定数は、従来の動作周波数では、他の方法で回避するこ
とが出来た。しかし、上記のようにクロック周波数が４
００psの繰り返えしと、その波形のデューティファクタ
が５０％の場合にはハイレベルおよびロウレベルにおけ
る時間幅が各々２００psとなり、上述の１００〜１５０
ｐｓは決して放置すべき値ではなく、動作温度範囲条件
も含め、回路動作に少しでもマージンを持たせるため、
上記のような放電時における時定数を出来るだけ小さく
する方策が検討されるに至った。時定数の低減化は寄生
容量値と負荷抵抗値との低減化である。寄生容量１３の
値の低減化は構成部品の小型化である。しかし、これに
対しては技術的な対応に限界があり、容易ではない。ま
た、負荷抵抗器１２の値は仕様書により規定されてお
り、通常、変更は望ましくない。一方、出力回路が寄生
容量１３に電荷が充電され、ロウレベル状態からハイレ
ベル状態に遷移する場合の充電時間は出力トランジスタ
１６の電気的特性によって定まるので、設計的には解決
できる状況にある。

【０００９】この発明は上記のような問題点を解消する
ためになされたもので、ＥＣＬ回路の出力又は入力回路
の信号レベルがハイレベルからロウレベルに遷移する
際、寄生容量に蓄えられた電荷の放電を放電スイッチン
グ回路を通しても放電することにより、ハイレベルから
ロウレベルにいたる遷移時間の短縮を図ったＥＣＬ回路
を提供することを目的とする。

【００１０】

【課題を解決するための手段】この発明に係わるＥＣＬ
回路においては、トランジスタのエミッタを出力端とし
上記出力端と電源間に負荷抵抗器を備えるエミッタフォ
ロワにより出力回路を形成し、基準電位に対し負電源の
供給を受け、入力信号レベルによって上記出力回路がハ
イレベル状態に移行し、上記出力回路に寄生する寄生容
量に充電された電荷を、入力信号レベルの変化により上
記出力回路がロウレベル状態になるとき、上記負荷抵抗
器を通して放電し、上記出力回路レベルをハイレベルか
らロウレベル状態に遷移するものにおいて、制御信号と
しきい値電圧とにより決まる電圧で導通状態になる放電
スイッチング回路をもち、上記放電スイッチング回路の
端子の一方を上記出力回路に接続し、他方を負電源に接
続し、上記出力回路レベルをハイレベルからロウレベル
状態に遷移するときに、上記制御信号と上記しきい値電
圧とにより決まる電圧で上記放電スイッチング回路を導
通状態にして、上記放電スイッチング回路を通り、上記
負電源に向けて上記電荷の放電を促進したものである。

【００１１】また、トランジスタのエミッタを出力端と
し上記出力端と電源間に負荷抵抗器を備えるエミッタフ
ォロワにより出力回路を形成し、基準電位に対し負電源
の供給を受け、入力信号レベルによって上記出力回路が
ハイレベル状態に移行し、上記出力回路に寄生する寄生
容量に充電された電荷を、入力信号レベルの変化により
上記出力回路がロウレベル状態になるとき、上記負荷抵
抗器を通して放電し、上記出力回路レベルをハイレベル
からロウレベル状態に遷移するものにおいて、電源の供
給を受け、しきい値電圧を発生するしきい値電圧発生回
路と、制御信号と上記しきい値電圧とにより決まる電圧
で導通状態になる放電スイッチング回路とをもち、上記
放電スイッチング回路の端子の一方を上記出力回路に接
続し、他方を上記しきい値電圧発生回路の出力に接続
し、上記出力回路レベルをハイレベルからロウレベル状
態に遷移するときに、上記制御信号と上記しきい値電圧
とにより決まる電圧で上記放電スイッチング回路を導通
状態にして、上記放電スイッチング回路を通り、上記し
きい値電圧発生回路の出力を経由して上記負電源に向け
て上記電荷の放電を促進したものである。

【００１２】また、トランジスタのエミッタを出力端と
し上記出力端と電源間に負荷抵抗器を備えるエミッタフ
ォロワにより出力回路を形成し、基準電位に対し負電源
の供給を受け、入力信号レベルによって上記出力回路が
ハイレベル状態に移行し、上記出力回路に寄生する寄生
容量に充電された電荷を、入力信号レベルの変化により
上記出力回路がロウレベル状態になるとき、上記負荷抵
抗器を通して放電し、上記出力回路レベルをハイレベル
からロウレベル状態に遷移するものにおいて、電源の供
給を受け、しきい値電圧を発生するしきい値電圧発生回
路と、論理回路から得られる制御信号をレベルシフトす
るレベルシフト回路と、上記レベルシフト回路によりレ
ベルシフトされた上記制御信号と上記しきい値電圧とに
より決まる電圧で導通状態になる放電スイッチング回路
とをもち、上記放電スイッチング回路の端子の一方を上
記出力回路に接続し、他方を上記しきい値電圧発生回路
の出力に接続し、上記出力回路レベルをハイレベルから
ロウレベル状態に遷移するときに、レベルシフトされた
上記制御信号と上記しきい値電圧とによって決まる電圧
で上記放電スイッチング回路を導通状態にして、上記放
電スイッチング回路を通り、上記しきい値電圧発生回路
の出力を経由して上記負電源に向けて上記電荷の放電を
促進したものである。

【００１３】また、信号源の出力端子と電源間に負荷抵
抗器をもち、上記出力端子が入力回路に接続され、上記
信号源から送出される論理信号レベルを上記入力回路に
送る回路形態を有し、基準電位に対し負電源の供給を受
け、上記論理信号レベルがハイレベル状態に遷移し、上
記入力回路に寄生する寄生容量に充電される電荷を、上
記論理信号レベルの変化により上記入力回路がロウレベ
ル状態になるとき、上記負荷抵抗器を通して放電し、上
記入力回路レベルをハイレベルからロウレベル状態に遷
移するものにおいて、制御信号としきい値電圧とにより
決まる電圧で導通状態になる放電スイッチング回路をも
ち、上記放電スイッチング回路の端子の一方を上記入力
回路に接続し、他方を負電源に接続し、上記入力回路レ
ベルをハイレベルからロウレベル状態に遷移するとき
に、上記制御信号と上記しきい値電圧とにより決まる電
圧で上記放電スイッチング回路を導通状態にして、上記
放電スイッチング回路を通り、上記負電源に向けて上記
電荷の放電を促進したことを特徴とするＥＣＬ回路。

【００１４】また、順方向バイアスに接続された複数の
ダイオードと抵抗器とで直列体を構成し、その直列体の
一端を基準電位に、他端を負電源に接続し、上記直列体
の一部より引き出した端子をしきい値電圧出力端子と
し、基準電位と上記しきい値電圧出力端子間に発生する
電圧をしきい値電圧とするしきい値電圧発生回路を有す
るようにしたものである。

【００１５】更にまた、順方向バイアスに接続された複
数のダイオードと複数の抵抗器とから選択して直列体を
構成し、その直列体の一端を基準電位に、他端を負電源
に接続し、上記直列体の一部より引き出した端子をトラ
ンジスタのベースに、上記トランジスタのコレクタを基
準電位に、抵抗器を上記トランジスタのエミッタと負電
源間に接続し、上記トランジスタのエミッタより引き出
した端子をしきい値電圧出力端子とし、基準電位と上記
しきい値電圧出力端子間に発生する電圧をしきい値電圧
とするしきい値電圧発生回路を有するようにしたもので
ある。

【００１６】

【発明の実施の形態】

実施の形態１．図１はこの発明の実施の形態１であるＥ
ＣＬ回路図を示す。図１において、１９はＥＣＬ基本回
路を、２０は放電スイッチング回路を示す。ｆは放電ス
イッチング回路２０を制御する制御信号を印加する端子
である。ａおよびｅは放電スイッチング回路２０の端子
であり、制御信号の信号レベルによって端子ａおよび端
子ｅ間は導通および非導通状態に制御する。３は出力端
子で出力トランジスタ１６のエミッタ端子に接続され、
出力回路を形成する。T1はトランジスタ、R1は抵抗器で
あり、ｃはT1のエミッタとR1との接続点を示し、しきい
値電圧を印加する端子である。ＥＣＬ基本回路１９にお
いて、１は論理信号を印加する入力Vin端子、４は電源V
ee、６は電源Vtt、５は基準電位Vccである。９は入力回
路上に不可避的に寄生する静電容量である。１４と１５
は平衡型差動増幅器用のトランジスタ、１６は出力トラ
ンジスタ、３は出力端子で出力トランジスタ１６のエミ
ッタ端子に接続され、出力回路を形成する。１２は出力
トランジスタ１６の負荷抵抗器、１３は出力回路に不可
避的に寄生する寄生容量である。端子ａは出力端子３
に、端子ｅは電源Vee４、又は、電源Vtt６に接続され
る。ＥＣＬ基本回路１９の電気的動作は従来の技術の欄
の記述を援用し、ここでは省略する。

【００１７】入力Vin端子１に印加された論理信号によ
り、出力トランジスタ１６のコレクタとエミッタ間がロ
ウインピーダンス状態になるときには、トランジスタT1
のコレクタとエミッタ間が非導通状態になる制御信号レ
ベルを端子ｆに与え、出力回路をハイレベル状態に保
つ。また、入力Vin端子１に印加された論理信号レベル
が変化して、出力トランジスタ１６のコレクタとエミッ
タ間がハイインピーダンス状態になるときには、放電ス
イッチング回路２０における端子ａ及び端子ｃ間が導通
状態になる制御信号レベルを端子ｆに与え、寄生容量に
蓄えられている電荷を負荷抵抗器１２と抵抗器R1とを経
由して放電し、出力端子３をロウレベル状態にする。以
上のように、放電を負荷抵抗器１２と抵抗器R1とを通し
て行うことによって、放電時間の短縮を図り、出力信号
の立ち下がり時間を短縮し、出力信号の高速化を図る。
再び、入力Vin端子１に印加された論理信号レベルが変
化し、出力トランジスタ１６のコレクタとエミッタ間が
ロウインピーダンス状態になるときには、端子ｆに与え
られている制御信号レベルも、同時に変化させ、放電ス
イッチング回路２０の端子ａ及び端子ｃ間を非導通状態
にして、電荷を寄生容量に蓄え、出力回路はロウレベル
からハイレベル状態に遷移する。この場合、寄生容量へ
の充電時間は出力トランジスタ１６の電気的特性によっ
て決まる。

【００１８】端子ｆに与える制御信号は半導体集積回路
の内部又は外部回路にあるＥＣＬ回路を含む各論理回路
から得るものとする。この場合、トランジスタT1のエミ
ッタと抵抗器R1との接続点ｃに電圧、即ちしきい値電圧
を印加して、エミッタ電位を偏倚することにより、トラ
ンジスタT1の動作点を微細に変えることが出来る。従っ
て、制御信号のレベルによっては、トランジスタT1を、
一層、最適動作点に置くことが可能となる利点をもつ。
しかし、トランジスタT1のコレクタとエミッタ間が導通
状態において、寄生容量１３に蓄えられている電荷を負
荷抵抗器１２を通して放電する他に抵抗器R1を通しても
放電し、かつ、ハイインピーダンス状態にある出力トラ
ンジスタ１６のコレクタからエミッタに向けて流れる電
流も抵抗器R1を流れ、更に、接続点ｃにしきい値電圧の
印加によって、抵抗器R1での電力消費の増加を伴うの
で、その低減の検討を必要とする。

【００１９】実施の形態２．図２はこの発明の実施の形
態２であるＥＣＬ回路図を示す。３０はしきい値電圧発
生回路、ｄとｅは、しきい値電圧発生回路３０に電力供
給するための端子、ｃはしきい値電圧発生回路３０から
しきい値電圧を得る出力端子である。ここでは、端子ｄ
と端子ｅとを基準電位Vcc５と電源Vee４に接続して、し
きい値電圧発生回路３０によって電源電圧を分圧し、し
きい値電圧を端子ｃに取り出し、放電スイッチング回路
２０のトランジスタT1のエミッタに接続している。この
ような回路構成によって、放電スイッチング回路２０に
おけるトランジスタT1のエミッタの電位を偏倚すること
により、トランジスタT1の動作点を変え、半導体集積回
路の内部又は別の半導体集積回路内にあるＥＣＬ回路及
びその他の論理回路から得る論理信号レベルを制御信号
として利用し易くすることが出来る。上述のように、し
きい値電圧と論理回路から得られる制御信号とによって
放電スイッチング回路２０を構成するトランジスタT1を
制御し、端子ａと端子ｃ間を導通又は非導通状態にする
ことが出来る。放電スイッチング回路２０の端子ａは出
力端子３に接続される。しきい値電圧発生回路３０を構
成している抵抗器R3はトランジスタT1が導通状態におい
て、放電経路でもあり、その抵抗値を変えることによっ
て放電時間を変更することも出来る。

【００２０】入力Vin端子１に印加された論理信号によ
り、出力トランジスタ１６がロウインピーダンス状態に
なるときには、放電スイッチング回路２０の端子ａおよ
び端子ｃ間が非導通状態になる制御信号が端子ｆに与え
られ、出力回路をハイレベル状態に保つ。また、入力Vi
n端子１に印加された論理信号レベルが変化して、出力
トランジスタ１６がハイインピーダンス状態になると、
放電スイッチング回路２０の端子ａおよび端子ｃ間が導
通状態になる制御信号レベルを端子ｆに与え、寄生容量
１３に蓄えられている電荷を負荷抵抗器１２と抵抗器R3
とを経由して放電し、出力端子３をロウレベル状態にす
る。以上のように、放電を負荷抵抗器１２と抵抗器R3と
を通して行うことにより、放電時間の短縮を図り、出力
信号の立ち下がり時間を短縮し、出力信号の高速化を図
る。再び、入力Vin端子１に印加された論理信号レベル
が変化し、出力トランジスタ１６がロウインピーダンス
状態になるときには、同時に制御信号レベルを変化さ
せ、放電スイッチング回路２０の端子ａおよび端子ｃ間
を非導通状態にし、電荷を寄生容量１３に蓄え、出力回
路はロウレベルからハイレベル状態に遷移する。この場
合、寄生容量１３への充電時間は出力トランジスタ１６
の電気的特性によって決まる。

【００２１】図２の回路図に示すしきい値電圧発生回路
３０は抵抗器R3の両端に現れる電圧が、定電圧となる一
般的な定電圧回路である。このような回路をしきい値電
圧発生回路３０に用いると、上述のように、出力トラン
ジスタ１６がハイインピーダンス状態で、かつ、放電ス
イッチング回路２０の端子ａおよび端子ｃ間が導通状態
で、寄生容量１３に蓄えられている電荷を負荷抵抗器１
２を通して放電する他に抵抗器R3を通しても放電するた
めの電流とハイインピーダンス状態にある出力トランジ
スタ１６のコレクターからエミッタに向けて流れる電流
とが、抵抗器R3に流れ込み、抵抗器R3の両端の電圧が上
昇しようとする。しかし、これらの電流が抵抗器R3に流
れてもトランジスタT3はエミッタ電流を自動的に抑制
し、抵抗器R3の両端子間の電圧を一定にする方向に動作
する。従って、トランジスタT1のエミッタ電位が安定
し、動作点が明確になり、制御信号のレベル設定が容易
になる利点をもつ。

【００２２】図４は、しきい値電圧発生回路３０に用い
ることの出来る回路図を示す。図４の(ａ)は図２に示す
しきい値電圧発生回路３０と同じである。図４の(ｂ)と
(ｃ)は図４の(ａ)に示すダイオードを抵抗器に置き換え
たものであり、抵抗値を変えることによって、しきい値
電圧を広範囲かつ微細に変更出来る利点を有している。
そのため、論理回路から得られる制御信号レベルに対
し、しきい値電圧発生回路３０としての設計が容易にな
る。なお、図４の(ｄ)及び(ｅ)に示す回路図の動作につ
いては実施の形態３で述べる。

【００２３】実施の形態３．図３はこの発明の実施の形
態３であるＥＣＬ回路図を示す。４０はレベルシフト回
路である。３５はしきい値電圧発生回路３０に電力供給
をするための電源Vcc2を接続するための端子ｄである。
ｅは電源Vee４へ接続する端子である。ｇはレベルシフ
ト回路４０の入力端子、ｆはレベルシフト回路４０の出
力端子であり、放電スイッチング回路２０を制御する制
御端子ｆに接続される。レベルシフト回路４０はその入
力端子ｇに印加された制御信号のレベルをシフトする機
能をもつ。レベルシフト回路４０を介することにより、
制御信号のレベルをシフトして放電スイッチング回路２
０の制御端子ｆに接続し、放電スイッチング回路２０の
端子ａおよび端子ｃ間を導通および非導通状態に制御す
る。トランジスタT4およびT5のベースとエミッタ間の順
方向電圧をVbeとすると、レベルシフト回路４０は、端
子gと端子f間のレベルを２・Vbeに相当するレベルだけ下
げることが出来る。レベルシフト回路４０及びしきい値
電圧発生回路３０とを用いることによりＥＣＬ基本回路
１９から得られる論理信号を用いて、放電スイッチング
回路２０を制御可能となる。図３に示す回路図では、制
御信号をＥＣＬ基本回路１９から直接得ているので、実
現が容易である。

【００２４】図３に示す回路図において、入力Vin端子
１に印加された論理信号がハイレベル状態になると、出
力トランジスタ１６はロウインピーダンス状態に、放電
スイッチング回路２０の端子ａおよび端子ｃ間は非導通
状態になり、寄生容量１３に電荷が充電される。次に、
入力Vin端子１に印加された論理信号がロウレベル状態
になると、出力トランジスタ１６はハイインピーダンス
状態、放電スイッチング回路２０の端子ａおよび端子ｃ
間は導通状態になり、負荷抵抗器１２を通して寄生容量
１３に蓄えられた電荷を放電するとともに、放電スイッ
チング回路２０を通しても放電することにより、出力信
号の立ち下がり時間を短縮する。

【００２５】図３の回路図に示す、しきい値電圧発生回
路３０は直列に接続されたダイオードと抵抗器によって
構成されている。また、電源Vcc2 ３５には、電源Vcc５
と同電圧或いは異なる電圧を与える。図３ではダイオー
ドの数は４個、抵抗器は１個を使用しているが、通常、
ダイオードの数および抵抗値は電源Vcc2 ３５の値と抵
抗器で消費される電力や、放電時間の短縮値等によって
決められる。このしきい値電圧発生回路３０は、放電ス
イッチング回路２０の端子ａと端子ｃ間が導通状態にな
るとき、寄生容量１３に蓄えられている電荷を負荷抵抗
器１２を通して放電する電流を除き、抵抗器R1を通して
放電するための電流とハイインピーダンス状態にある出
力トランジスタ１６のコレクターからエミッタに向けて
流れる電流とが、直列接続状態のダイオード(D1，D2，D
3，D4)から抵抗器R5に向かって流れる電流に加わり、抵
抗器R5に流れ、端子ｃの電圧を上昇しようとする。その
電圧が上昇すれば、直列接続されているダイオード(D
1，D2，D3，D4)に流れる電流をダイオードの電気的特性
上、著しく減少可能な回路に設計できる利点をもつ。

【００２６】図４の(ａ)〜(ｅ)に示すしきい値電圧発生
回路３０は、いずれも図３に示すしきい値電圧発生回路
３０に用いることが出来る回路図を示す。図４の(ｄ)は
図３に示すしきい値電圧発生回路３０と同じである。ま
た、図４の(ｂ)，(ｃ)及び(ｅ)は図４の(ａ)及び(ｄ)よ
り抵抗値の選択をすることにより、微細に、しきい値電
圧を設定できる利点を有する。

【００２７】図５(ａ)〜(ｃ)のに示すレベルシフト回路
４０は、いずれも図３に示すレベルシフト回路４０に用
いることの出来る回路図を示す。図５の(ａ)は図３に示
すレベルシフト回路４０と同じである。これらの回路の
動作速度はトランジスタやダイオードの寸法形状によっ
て決められる。図５および図４で示したレベルシフト回
路４０及びしきい値電圧発生回路３０を用いて、放電ス
イッチング回路２０を制御することにより、従来のＥＣ
Ｌ回路によりも出力波形の立ち下がり時間を短縮し、従
来よりも高速なＥＣＬ回路が実現可能となる。例えば、
図３に示すＥＣＬ回路において、R5＝125Ω，負荷抵抗
器＝50Ω，寄生容量＝3pF，Vee＝-3.3V，Vcc2＝ 0V，Vc
c＝ 0Vの条件では、出力波形振幅の10%と90%の範囲にお
ける立ち下がり時間を146psから126psに改良することが
できた。

【００２８】実施の形態４．上述の実施の形態において
は、放電スイッチング回路２０の端子ａはＥＣＬ基本回
路１９の出力端子３に接続されていた。通常、ＥＣＬ回
路を実用する場合には、ＥＣＬ基本回路１９の入力Vin
端子１は前段のＥＣＬ回路の出力端子に、また、出力端
子３は後段のＥＣＬ回路の入力端子に結線して使用され
る。従って、この発明は、タイミング的に合う制御信号
レベルが半導体集積回路の内部又は外部に存在するＥＣ
Ｌ回路または前段の論理回路から得られる場合には、放
電スイッチング回路２０の端子ａをＥＣＬ基本回路１９
の入力Vin端子１に接続して使用することも可能であ
る。従って、図１および図２において、放電スイッチン
グ回路２０の端子ａを出力端子３に接続するのではな
く、入力Vin端子１に接続することによって、入力側寄
生容量９と前段の出力回路の寄生容量に蓄えられた電荷
の放電を促進できる。

【００２９】図６は放電スイッチング回路２０の端子ａ
を入力Vin端子１側に接続した一例を示す回路図であ
る。図６において、１８は信号源で、ここではＥＣＬ基
本回路を信号源としている。３は信号源１８の出力端子
である。１７は端子ｆに寄生する寄生容量である。２９
は前段の信号源１８からの出力信号を受取って動作をす
る後段のＥＣＬ基本回路図である。図６では、後段のＥ
ＣＬ基本回路２９の入力Vin端子１側に放電スイッチン
グ回路２０を設けていることを示す。図６の場合、信号
源１８から後段のＥＣＬ基本回路１９に向かう２本の信
号線には分布定数回路も含まれ、信号の伝播時間、寄生
容量１７の付加による信号の遅れ、又、誘導ノイズの増
加に伴う対策等に対する詳細な検討を必要とするが、回
路の高速化や動作マージンの向上を図ることができる。
更に、信号源１８の出力端子３側にも放電スイッチング
回路を併設することによって放電時間を更に短縮可能で
ある。

【００３０】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。この発
明に係わるＥＣＬ回路によれば、トランジスタのエミッ
タを出力端とし上記出力端と電源間に負荷抵抗器を備え
るエミッタフォロワにより出力回路を形成し、基準電位
に対し負電源の供給を受け、入力信号レベルによって上
記出力回路がハイレベル状態に移行し、上記出力回路に
寄生する寄生容量に充電された電荷を、入力信号レベル
の変化により上記出力回路がロウレベル状態になると
き、上記負荷抵抗器を通して放電し、上記出力回路レベ
ルをハイレベルからロウレベル状態に遷移するものにお
いて、制御信号としきい値電圧とにより決まる電圧で導
通状態になる放電スイッチング回路をもち、上記放電ス
イッチング回路の端子の一方を上記出力回路に接続し、
他方を負電源に接続し、上記出力回路レベルをハイレベ
ルからロウレベル状態に遷移するときに、上記制御信号
と上記しきい値電圧とにより決まる電圧で上記放電スイ
ッチング回路を導通状態にして、上記放電スイッチング
回路を通り、上記負電源に向けて上記電荷の放電を促進
したので、繰り返し周波数の高速化、寄生容量値の上限
値の緩和化又は動作マージンの向上化を図ることが出来
る。

【００３１】また、電源の供給を受け、しきい値電圧を
発生するしきい値電圧発生回路と、制御信号と上記しき
い値電圧とにより決まる電圧で導通状態になる放電スイ
ッチング回路とをもち、上記放電スイッチング回路の端
子の一方を上記出力回路に接続し、他方を上記しきい値
電圧発生回路の出力に接続し、上記出力回路レベルをハ
イレベルからロウレベル状態に遷移するときに、上記制
御信号と上記しきい値電圧とにより決まる電圧で上記放
電スイッチング回路を導通状態にして、上記放電スイッ
チング回路を通り、上記しきい値電圧発生回路の出力を
経由して上記負電源に向けて上記電荷の放電を促進した
ので、ＥＣＬ回路及びその他の論理回路から得られる論
理信号レベルを放電スイッチング回路を制御するために
必要とする制御信号レベルの変更が容易となり、放電ス
イッチング回路を利用し易くすることができる。そうし
て、繰り返し周波数の高速化、寄生容量値の上限値の緩
和化又は動作マージンの向上化を図ることができる。

【００３２】また、電源の供給を受け、しきい値電圧を
発生するしきい値電圧発生回路と、論理回路から得られ
る制御信号をレベルシフトするレベルシフト回路と、上
記レベルシフト回路によりレベルシフトされた上記制御
信号と上記しきい値電圧とにより決まる電圧で導通状態
になる放電スイッチング回路とをもち、上記放電スイッ
チング回路の端子の一方を上記出力回路に接続し、他方
を上記しきい値電圧発生回路の出力に接続し、上記出力
回路レベルをハイレベルからロウレベル状態に遷移する
ときに、レベルシフトされた上記制御信号と上記しきい
値電圧とによって決まる電圧で上記放電スイッチング回
路を導通状態にして、上記放電スイッチング回路を通
り、上記しきい値電圧発生回路の出力を経由して上記負
電源に向けて上記電荷の放電を促進したので、ＥＣＬ回
路及びその他の論理回路から得る論理信号レベルを制御
信号として直接利用し、繰り返し周波数の高速化、寄生
容量値の上限値の緩和化又は動作マージンの向上化を図
ることが出来る。

【００３３】また、信号源の出力端子と電源間に負荷抵
抗器をもち、上記出力端子が入力回路に接続され、上記
信号源から送出される論理信号レベルを上記入力回路に
送る回路形態を有し、基準電位に対し負電源の供給を受
け、上記論理信号レベルがハイレベル状態に遷移し、上
記入力回路に寄生する寄生容量に充電される電荷を、上
記論理信号レベルの変化により上記入力回路がロウレベ
ル状態になるとき、上記負荷抵抗器を通して放電し、上
記入力回路レベルをハイレベルからロウレベル状態に遷
移するものにおいて、制御信号としきい値電圧とにより
決まる電圧で導通状態になる放電スイッチング回路をも
ち、上記放電スイッチング回路の端子の一方を上記入力
回路に接続し、他方を負電源に接続し、上記入力回路レ
ベルをハイレベルからロウレベル状態に遷移するとき
に、上記制御信号と上記しきい値電圧とにより決まる電
圧で上記放電スイッチング回路を導通状態にして、上記
放電スイッチング回路を通り、上記負電源に向けて上記
電荷の放電を促進したので、繰り返し周波数の高速化、
寄生容量値の上限値の緩和化又は動作マージンの向上化
を図ることが出来る。

【００３４】また、順方向バイアスに接続された複数の
ダイオードと抵抗器とで直列体を構成し、その直列体の
一端を基準電位に、他端を負電源に接続し、上記直列体
の一部より引き出した端子をしきい値電圧出力端子と
し、基準電位と上記しきい値電圧出力端子間に発生する
電圧をしきい値電圧とするしきい値電圧発生回路を有す
るようにしたので、ＥＣＬ回路及びその他の論理回路か
ら得られる論理信号レベルを放電スイッチング回路を制
御するために必要とする制御信号レベルに変更が容易と
なり、放電スイッチング回路を利用し易くすることがで
きる。

【００３５】更にまた、順方向バイアスに接続された複
数のダイオードと複数の抵抗器とから選択して直列体を
構成し、その直列体の一端を基準電位に、他端を負電源
に接続し、上記直列体の一部より引き出した端子をトラ
ンジスタのベースに、上記トランジスタのコレクタを基
準電位に、抵抗器を上記トランジスタのエミッタと負電
源間に接続し、上記トランジスタのエミッタより引き出
した端子をしきい値電圧出力端子とし、基準電位と上記
しきい値電圧出力端子間に発生する電圧をしきい値電圧
とするようにしたので、ＥＣＬ回路及びその他の論理回
路から得られる論理信号レベルを放電スイッチング回路
の制御に必要とする制御信号レベルに変更を容易にし、
かつ、放電スイッチング回路の動作点が明確になり、制
御信号のレベル設定を容易にすることができる。

【図面の簡単な説明】

【図１】この発明の実施の形態１を示すＥＣＬ回路の
回路図である。

【図２】この発明の実施の形態２を示すＥＣＬ回路の
回路図である。

【図３】この発明の実施の形態３を示すＥＣＬ回路の
回路図である。

【図４】この発明に用いることの出来るしきい値電圧
発生回路の回路図を示す。

【図５】この発明に用いることのできるレベルシフト
回路の回路図を示す。

【図６】この発明の実施の形態４を示すＥＣＬ回路の
回路図である。

【図７】従来のＥＣＬ回路の基本回路を示す回路図で
ある。

【符号の説明】

１入力Vin端子２レファレン
ス電圧Vbb端子３出力端子４電源Vee ５基準電位Vcc ６電源Vtt ８定電流源Io ９入力側寄生
容量１０抵抗器１１抵抗器１２負荷抵抗器１３寄生容量１４トランジスタ１５トランジ
スタ１６出力トランジスタ１７寄生容量１８信号源１９ＥＣＬ基
本回路２０放電スイッチング回路２９後段ＥＣ
Ｌ基本回路３０しきい値電圧発生回路３５電源Vcc2 ４０レベルシフト回路

Claims

【特許請求の範囲】

【請求項１】トランジスタのエミッタを出力端とし上
記出力端と電源間に負荷抵抗器を備えるエミッタフォロ
ワにより出力回路を形成し、基準電位に対し負電源の供
給を受け、入力信号レベルによって上記出力回路がハイ
レベル状態に移行し、上記出力回路に寄生する寄生容量
に充電された電荷を、入力信号レベルの変化により上記
出力回路がロウレベル状態になるとき、上記負荷抵抗器
を通して放電し、上記出力回路レベルをハイレベルから
ロウレベル状態に遷移するものにおいて、制御信号とし
きい値電圧とにより決まる電圧で導通状態になる放電ス
イッチング回路をもち、上記放電スイッチング回路の端
子の一方を上記出力回路に接続し、他方を負電源に接続
し、上記出力回路レベルをハイレベルからロウレベル状
態に遷移するときに、上記制御信号と上記しきい値電圧
とにより決まる電圧で上記放電スイッチング回路を導通
状態にして、上記放電スイッチング回路を通り、上記負
電源に向けて上記電荷の放電を促進したことを特徴とす
るＥＣＬ回路。
【請求項２】トランジスタのエミッタを出力端とし上
記出力端と電源間に負荷抵抗器を備えるエミッタフォロ
ワにより出力回路を形成し、基準電位に対し負電源の供
給を受け、入力信号レベルによって上記出力回路がハイ
レベル状態に移行し、上記出力回路に寄生する寄生容量
に充電された電荷を、入力信号レベルの変化により上記
出力回路がロウレベル状態になるとき、上記負荷抵抗器
を通して放電し、上記出力回路レベルをハイレベルから
ロウレベル状態に遷移するものにおいて、電源の供給を
受け、しきい値電圧を発生するしきい値電圧発生回路
と、制御信号と上記しきい値電圧とにより決まる電圧で
導通状態になる放電スイッチング回路とをもち、上記放
電スイッチング回路の端子の一方を上記出力回路に接続
し、他方を上記しきい値電圧発生回路の出力に接続し、
上記出力回路レベルをハイレベルからロウレベル状態に
遷移するときに、上記制御信号と上記しきい値電圧とに
より決まる電圧で上記放電スイッチング回路を導通状態
にして、上記放電スイッチング回路を通り、上記しきい
値電圧発生回路の出力を経由して上記負電源に向けて上
記電荷の放電を促進したことを特徴とするＥＣＬ回路。
【請求項３】トランジスタのエミッタを出力端とし上
記出力端と電源間に負荷抵抗器を備えるエミッタフォロ
ワにより出力回路を形成し、基準電位に対し負電源の供
給を受け、入力信号レベルによって上記出力回路がハイ
レベル状態に移行し、上記出力回路に寄生する寄生容量
に充電された電荷を、入力信号レベルの変化により上記
出力回路がロウレベル状態になるとき、上記負荷抵抗器
を通して放電し、上記出力回路レベルをハイレベルから
ロウレベル状態に遷移するものにおいて、電源の供給を
受け、しきい値電圧を発生するしきい値電圧発生回路
と、論理回路から得られる制御信号をレベルシフトする
レベルシフト回路と、上記レベルシフト回路によりレベ
ルシフトされた上記制御信号と上記しきい値電圧とによ
り決まる電圧で導通状態になる放電スイッチング回路と
をもち、上記放電スイッチング回路の端子の一方を上記
出力回路に接続し、他方を上記しきい値電圧発生回路の
出力に接続し、上記出力回路レベルをハイレベルからロ
ウレベル状態に遷移するときに、レベルシフトされた上
記制御信号と上記しきい値電圧とによって決まる電圧で
上記放電スイッチング回路を導通状態にして、上記放電
スイッチング回路を通り、上記しきい値電圧発生回路の
出力を経由して上記負電源に向けて上記電荷の放電を促
進したことを特徴とするＥＣＬ回路。
【請求項４】信号源の出力端子と電源間に負荷抵抗器
をもち、上記出力端子が入力回路に結線され、上記信号
源から送出される論理信号レベルを上記入力回路に送る
回路形態を有し、基準電位に対し負電源の供給を受け、
上記論理信号レベルがハイレベル状態に遷移し、上記入
力回路に寄生する寄生容量に充電される電荷を、上記論
理信号レベルの変化により上記入力回路がロウレベル状
態になるとき、上記負荷抵抗器を通して放電し、上記入
力回路レベルをハイレベルからロウレベル状態に遷移す
るものにおいて、制御信号としきい値電圧とにより決ま
る電圧で導通状態になる放電スイッチング回路をもち、
上記放電スイッチング回路の端子の一方を上記入力回路
に接続し、他方を負電源に接続し、上記入力回路レベル
をハイレベルからロウレベル状態に遷移するときに、上
記制御信号と上記しきい値電圧とにより決まる電圧で上
記放電スイッチング回路を導通状態にして、上記放電ス
イッチング回路を通り、上記負電源に向けて上記電荷の
放電を促進したことを特徴とするＥＣＬ回路。
【請求項５】順方向バイアスに接続された複数のダイ
オードと抵抗器とで直列体を構成し、その直列体の一端
を基準電位に、他端を負電源に接続し、上記直列体の一
部より引き出した端子をしきい値電圧出力端子とし、基
準電位と上記しきい値電圧出力端子間に発生する電圧を
しきい値電圧とするしきい値電圧発生回路を有する請求
項１〜請求項４のいずれか１項に記載のＥＣＬ回路。
【請求項６】順方向バイアスに接続された複数のダイ
オードと複数の抵抗器とから選択して直列体を構成し、
その直列体の一端を基準電位に、他端を負電源に接続
し、上記直列体の一部より引き出した端子をトランジス
タのベースに、上記トランジスタのコレクタを基準電位
に、抵抗器を上記トランジスタのエミッタと負電源間に
接続し、上記トランジスタのエミッタより引き出した端
子をしきい値電圧出力端子とし、基準電位と上記しきい
値電圧出力端子間に発生する電圧をしきい値電圧とする
しきい値電圧発生回路を有する請求項１〜請求項４のい
ずれか１項に記載のＥＣＬ回路。