JPH10190161A - 電子部品の実装構造 - Google Patents
電子部品の実装構造Info
- Publication number
- JPH10190161A JPH10190161A JP34825996A JP34825996A JPH10190161A JP H10190161 A JPH10190161 A JP H10190161A JP 34825996 A JP34825996 A JP 34825996A JP 34825996 A JP34825996 A JP 34825996A JP H10190161 A JPH10190161 A JP H10190161A
- Authority
- JP
- Japan
- Prior art keywords
- sintered body
- parts
- electronic component
- circuit board
- ceramic sintered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】外部電気回路基板に電子部品を半田付けで強固
に表面実装でき、電子部品の端子電極部近傍に亀裂を生
ぜず、使用中に加熱冷却等の熱履歴が加わっても、ある
いは電子部品に外力が加わっても、表面実装された電子
部品が破壊されたり、電気特性が劣化したりしない電子
部品の実装構造を得る。 【解決手段】外部電気回路基板２の配線パターン３の線
幅７が、半田付けにて表面実装する電子部品１を構成す
るセラミック焼結体４の幅８の１．０〜１．２倍である
部分に、前記セラミック焼結体４から成る電子部品１の
端子電極５を半田付けして外部電気回路基板２に表面実
装した構造とする。
に表面実装でき、電子部品の端子電極部近傍に亀裂を生
ぜず、使用中に加熱冷却等の熱履歴が加わっても、ある
いは電子部品に外力が加わっても、表面実装された電子
部品が破壊されたり、電気特性が劣化したりしない電子
部品の実装構造を得る。 【解決手段】外部電気回路基板２の配線パターン３の線
幅７が、半田付けにて表面実装する電子部品１を構成す
るセラミック焼結体４の幅８の１．０〜１．２倍である
部分に、前記セラミック焼結体４から成る電子部品１の
端子電極５を半田付けして外部電気回路基板２に表面実
装した構造とする。
Description
【０００１】
【発明の属する技術分野】本発明は電子部品の実装構造
に関するもので、特に、積層セラミックコンデンサ等、
端部に端子電極が形成された電子部品を外部電気回路基
板の配線パターン上に半田付けにて表面実装した場合に
おける熱的及び機械的強度を向上させた電子部品の実装
構造に関するものである。
に関するもので、特に、積層セラミックコンデンサ等、
端部に端子電極が形成された電子部品を外部電気回路基
板の配線パターン上に半田付けにて表面実装した場合に
おける熱的及び機械的強度を向上させた電子部品の実装
構造に関するものである。
【０００２】
【従来の技術】従来より、端部に端子電極が形成された
電子部品を外部電気回路基板の配線パターン上に表面実
装するには、例えば、誘電体セラミックスの間に内部電
極を層状に埋設して積層体を形成し、該積層体の両端の
内部電極の露出面に銀等を主成分とする端子電極を形成
したセラミック積層コンデンサでは、図５に示すように
該積層セラミックコンデンサ１１の端子電極１２を、外
部電気回路基板１３の配線パターン１４上に半田１５に
より接続されていた。
電子部品を外部電気回路基板の配線パターン上に表面実
装するには、例えば、誘電体セラミックスの間に内部電
極を層状に埋設して積層体を形成し、該積層体の両端の
内部電極の露出面に銀等を主成分とする端子電極を形成
したセラミック積層コンデンサでは、図５に示すように
該積層セラミックコンデンサ１１の端子電極１２を、外
部電気回路基板１３の配線パターン１４上に半田１５に
より接続されていた。
【０００３】しかしながら、前記従来の表面実装では外
部電気回路基板１３と、積層セラミックコンデンサ１１
を構成する誘電体セラミック焼結体１６、端子電極１２
及び半田１５が有する熱膨張係数がそれぞれ異なるた
め、表面実装時の加熱冷却等の熱衝撃による互いの熱収
縮差により、前記誘電体セラミック焼結体１６に応力が
発生し、該セラミック焼結体１６の端子電極部に亀裂が
発生するという問題があった。
部電気回路基板１３と、積層セラミックコンデンサ１１
を構成する誘電体セラミック焼結体１６、端子電極１２
及び半田１５が有する熱膨張係数がそれぞれ異なるた
め、表面実装時の加熱冷却等の熱衝撃による互いの熱収
縮差により、前記誘電体セラミック焼結体１６に応力が
発生し、該セラミック焼結体１６の端子電極部に亀裂が
発生するという問題があった。
【０００４】しかも、前記亀裂は微小であるため、外部
電気回路基板への表面実装時には電気特性は問題となら
ない場合もあるが、使用中に周囲の温度変化が繰り返し
加わる場合には、前記微小な亀裂が徐々に成長するため
に電気特性が劣化する恐れがあった。
電気回路基板への表面実装時には電気特性は問題となら
ない場合もあるが、使用中に周囲の温度変化が繰り返し
加わる場合には、前記微小な亀裂が徐々に成長するため
に電気特性が劣化する恐れがあった。
【０００５】そこで、前記問題を解決するために、電子
部品を構成するセラミック焼結体の全長に対して、端子
電極の長さを一定の範囲に制御することが提案されてい
る（特開平４−２９４５１２号公報参照）。
部品を構成するセラミック焼結体の全長に対して、端子
電極の長さを一定の範囲に制御することが提案されてい
る（特開平４−２９４５１２号公報参照）。
【０００６】
【発明が解決しようとする課題】しかしながら、前記提
案では外部電気回路基板に電子部品を半田付けで強固に
表面実装できるものの、セラミック焼結体の側面下部に
発生する応力が、長期にわたる使用中の熱履歴により電
子部品の端子電極部近傍に亀裂を生じる恐れが高くな
り、外力が加わると電子部品が破壊されたり、電気特性
が劣化する恐れがあるという課題があった。
案では外部電気回路基板に電子部品を半田付けで強固に
表面実装できるものの、セラミック焼結体の側面下部に
発生する応力が、長期にわたる使用中の熱履歴により電
子部品の端子電極部近傍に亀裂を生じる恐れが高くな
り、外力が加わると電子部品が破壊されたり、電気特性
が劣化する恐れがあるという課題があった。
【０００７】
【発明の目的】本発明は前記課題を解消せんとして成さ
れたもので、その目的は外部電気回路基板に電子部品を
半田付けで強固に表面実装できるとともに、表面実装し
た電子部品の端子電極部近傍に亀裂を生じることなく、
使用中に加熱冷却等の熱履歴が加わっても、あるいは電
子部品に外力が加わっても、表面実装された電子部品が
破壊されたり、電気特性が劣化したりしない電子部品の
実装構造を提供することにある。
れたもので、その目的は外部電気回路基板に電子部品を
半田付けで強固に表面実装できるとともに、表面実装し
た電子部品の端子電極部近傍に亀裂を生じることなく、
使用中に加熱冷却等の熱履歴が加わっても、あるいは電
子部品に外力が加わっても、表面実装された電子部品が
破壊されたり、電気特性が劣化したりしない電子部品の
実装構造を提供することにある。
【０００８】
【課題を解決するための手段】本発明者は、前記課題に
鑑み電子部品に亀裂を生じたり、破壊したり、電気特性
が劣化したりすることなく外部電気回路基板への電子部
品の表面実装が可能となる種々の実装構造について熱衝
撃試験、及び応力の解析等を行った結果、外部電気回路
基板の表面実装部の配線パターンの線幅と、電子部品を
構成するセラミック焼結体の幅との相関関係が表面実装
部の強度に影響し、該相関関係を一定範囲に保つことに
よりセラミック焼結体への応力集中を低減でき、亀裂の
発生や過酷な条件下での亀裂の成長が防止できることを
見いだした。
鑑み電子部品に亀裂を生じたり、破壊したり、電気特性
が劣化したりすることなく外部電気回路基板への電子部
品の表面実装が可能となる種々の実装構造について熱衝
撃試験、及び応力の解析等を行った結果、外部電気回路
基板の表面実装部の配線パターンの線幅と、電子部品を
構成するセラミック焼結体の幅との相関関係が表面実装
部の強度に影響し、該相関関係を一定範囲に保つことに
よりセラミック焼結体への応力集中を低減でき、亀裂の
発生や過酷な条件下での亀裂の成長が防止できることを
見いだした。
【０００９】即ち、本発明の電子部品の実装構造は、外
部電気回路基板の配線パターンの線幅が、半田付けにて
表面実装する電子部品を構成するセラミック焼結体の幅
の１．０〜１．２倍である部分に、前記セラミック焼結
体から成る電子部品の端子電極を半田付けして外部電気
回路基板に表面実装した構造を特徴とするものであり、
とりわけ両端に端子電極を有する積層セラミックコンデ
ンサに好適な実装構造である。
部電気回路基板の配線パターンの線幅が、半田付けにて
表面実装する電子部品を構成するセラミック焼結体の幅
の１．０〜１．２倍である部分に、前記セラミック焼結
体から成る電子部品の端子電極を半田付けして外部電気
回路基板に表面実装した構造を特徴とするものであり、
とりわけ両端に端子電極を有する積層セラミックコンデ
ンサに好適な実装構造である。
【００１０】
【作用】本発明によれば、電子部品が半田付けされた外
部電気回路基板の配線パターンの線幅が、前記半田付け
部における電子部品を構成するセラミック焼結体の幅の
１．０〜１．２倍であることから、表面実装時の加熱冷
却等の熱衝撃による外部電気回路基板、電子部品及び半
田間の互いの熱収縮差により発生する電子部品を構成す
るセラミック焼結体への応力集中が低減することが可能
となる。
部電気回路基板の配線パターンの線幅が、前記半田付け
部における電子部品を構成するセラミック焼結体の幅の
１．０〜１．２倍であることから、表面実装時の加熱冷
却等の熱衝撃による外部電気回路基板、電子部品及び半
田間の互いの熱収縮差により発生する電子部品を構成す
るセラミック焼結体への応力集中が低減することが可能
となる。
【００１１】その結果、電子部品を構成するセラミック
焼結体に亀裂が発生せず、しかも使用中に加熱冷却等の
熱履歴が加わるような過酷な条件下でも、あるいは電子
部品に外力が加わっても、亀裂の進展や電気特性の劣化
がなく、電子部品の実装時の歩留りが向上するととも
に、長期的な信頼性を得ることができる。
焼結体に亀裂が発生せず、しかも使用中に加熱冷却等の
熱履歴が加わるような過酷な条件下でも、あるいは電子
部品に外力が加わっても、亀裂の進展や電気特性の劣化
がなく、電子部品の実装時の歩留りが向上するととも
に、長期的な信頼性を得ることができる。
【００１２】
【発明の実施の形態】本発明の電子部品の実装構造を図
面に基づき詳述する。図１は本発明の電子部品を積層セ
ラミックコンデンサに適用し、外部電気回路基板に表面
実装した実装構造を示す斜視図である。
面に基づき詳述する。図１は本発明の電子部品を積層セ
ラミックコンデンサに適用し、外部電気回路基板に表面
実装した実装構造を示す斜視図である。
【００１３】図１において、１はＡｇ、Ｐｄ、Ａｇ−Ｐ
ｄ、Ｎｉ、Ｃｕ等から成る内部電極（不図示）を層状に
埋設したチタン酸バリウム（ＢａＴｉＯ3 ）や、チタン
酸鉛（ＰｂＴｉＯ3 、ＰｂＺｒＴｉＯ3 ）等を主成分と
する誘電体セラミックスから成るセラミック焼結体４の
両端に、Ａｇ、Ｃｕ、Ｎｉ、Ａｇ−Ｐｄ等から成る端子
電極５を有する積層セラミックコンデンサを成す電子部
品であり、該電子部品１はその端子電極５が半田６によ
り外部電気回路基板２に形成された配線パターン３に表
面実装された構造を成している。
ｄ、Ｎｉ、Ｃｕ等から成る内部電極（不図示）を層状に
埋設したチタン酸バリウム（ＢａＴｉＯ3 ）や、チタン
酸鉛（ＰｂＴｉＯ3 、ＰｂＺｒＴｉＯ3 ）等を主成分と
する誘電体セラミックスから成るセラミック焼結体４の
両端に、Ａｇ、Ｃｕ、Ｎｉ、Ａｇ−Ｐｄ等から成る端子
電極５を有する積層セラミックコンデンサを成す電子部
品であり、該電子部品１はその端子電極５が半田６によ
り外部電気回路基板２に形成された配線パターン３に表
面実装された構造を成している。
【００１４】本発明によれば、電子部品１の端子電極５
を半田６により外部電気回路基板２に表面実装するため
の配線パターン３の線幅７が、前記半田付け部における
電子部品１を構成するセラミック焼結体４の幅８より狭
い場合、実装時にセラミック焼結体４が配線パターン３
に対してねじれて接合され、その際に電子部品が剥離す
る等の実装不良が発生する恐れがあり、耐久性に問題が
ある。
を半田６により外部電気回路基板２に表面実装するため
の配線パターン３の線幅７が、前記半田付け部における
電子部品１を構成するセラミック焼結体４の幅８より狭
い場合、実装時にセラミック焼結体４が配線パターン３
に対してねじれて接合され、その際に電子部品が剥離す
る等の実装不良が発生する恐れがあり、耐久性に問題が
ある。
【００１５】逆に、前記配線パターン３の線幅７が、前
記セラミック焼結体４の幅８より広い場合には、セラミ
ック焼結体４に顕著な応力集中が生じて亀裂が発生し易
くなる。
記セラミック焼結体４の幅８より広い場合には、セラミ
ック焼結体４に顕著な応力集中が生じて亀裂が発生し易
くなる。
【００１６】従って、本発明では電子部品１が半田付け
された配線パターン３の線幅７が、前記半田付け部にお
ける電子部品１を構成するセラミック焼結体４の幅８の
１．０〜１．２倍に特定される。
された配線パターン３の線幅７が、前記半田付け部にお
ける電子部品１を構成するセラミック焼結体４の幅８の
１．０〜１．２倍に特定される。
【００１７】また、前記端子電極５には、とりわけＡｇ
から成る下地層と、Ｎｉ層、Ｓｎ層の積層構造により構
成し、半田６との濡れ性や端子電極５のセラミック焼結
体４への密着性を高めることが望ましい。
から成る下地層と、Ｎｉ層、Ｓｎ層の積層構造により構
成し、半田６との濡れ性や端子電極５のセラミック焼結
体４への密着性を高めることが望ましい。
【００１８】一方、電子部品１を外部電気回路基板２に
実装して、該外部電気回路基板２に形成された配線パタ
ーン３と電子部品１の端子電極５とを接続する際に用い
られる半田は、Ｓｎ−Ｐｂ系共晶半田等が好適である。
実装して、該外部電気回路基板２に形成された配線パタ
ーン３と電子部品１の端子電極５とを接続する際に用い
られる半田は、Ｓｎ−Ｐｂ系共晶半田等が好適である。
【００１９】尚、セラミック焼結体４の端子電極５が形
成される端面は、角部と合わせて稜線も曲面で形成する
ことが望ましく、これらは、通常のバレル研磨加工など
により容易に形成することができる。
成される端面は、角部と合わせて稜線も曲面で形成する
ことが望ましく、これらは、通常のバレル研磨加工など
により容易に形成することができる。
【００２０】更に、本発明における電子部品の実装構造
は、上述した積層セラミックコンデンサの例だけでな
く、電子部品を構成するセラミック焼結体の両側端面に
端子電極が形成されたものに対しても同様な効果を奏す
るものであり、例えば、セラミック焼結体を構成部材と
する積層コイルやＬＣ複合フィルタ等にも適用可能であ
る。
は、上述した積層セラミックコンデンサの例だけでな
く、電子部品を構成するセラミック焼結体の両側端面に
端子電極が形成されたものに対しても同様な効果を奏す
るものであり、例えば、セラミック焼結体を構成部材と
する積層コイルやＬＣ複合フィルタ等にも適用可能であ
る。
【００２１】
【実施例】以下、本発明の電子部品の実装構造を具体的
な実験例と応力解析例で詳述する。 （実験例）先ず、本発明の実装構造を評価するための評
価用試料として、ＢａＴｉＯ3 を主成分とする長さ２．
０ｍｍ×幅１．２５ｍｍ×厚さ１．０ｍｍの直方体形状
の誘電体セラミック焼結体の内部に、Ａｇから成る内部
電極を形成した積層セラミックコンデンサ本体を作製し
た後、その両端面に順次、Ａｇ、Ｎｉ、Ｓｎを焼き付け
端子電極を形成した。
な実験例と応力解析例で詳述する。 （実験例）先ず、本発明の実装構造を評価するための評
価用試料として、ＢａＴｉＯ3 を主成分とする長さ２．
０ｍｍ×幅１．２５ｍｍ×厚さ１．０ｍｍの直方体形状
の誘電体セラミック焼結体の内部に、Ａｇから成る内部
電極を形成した積層セラミックコンデンサ本体を作製し
た後、その両端面に順次、Ａｇ、Ｎｉ、Ｓｎを焼き付け
端子電極を形成した。
【００２２】この積層セラミックコンデンサを外部電気
回路基板としてアルミナ基板の配線層に、Ｓｎ６３％−
Ｐｄ３７％から成る半田を用いて積層セラミックコンデ
ンサの端子電極を２３０℃で接続して表面実装した。
回路基板としてアルミナ基板の配線層に、Ｓｎ６３％−
Ｐｄ３７％から成る半田を用いて積層セラミックコンデ
ンサの端子電極を２３０℃で接続して表面実装した。
【００２３】尚、前記アルミナ基板の配線パターンの形
状は長さ１．２ｍｍで一定とし、配線パターンの線幅を
１．１０ｍｍ、１．２５ｍｍ、１．４０ｍｍ、１．５５
ｍｍとした４種類を用意し、該配線パターンの線幅は積
層セラミックコンデンサのセラミック焼結体の幅に対し
て、それぞれ順に０．９、１．０、１．２、１．３倍と
なる。
状は長さ１．２ｍｍで一定とし、配線パターンの線幅を
１．１０ｍｍ、１．２５ｍｍ、１．４０ｍｍ、１．５５
ｍｍとした４種類を用意し、該配線パターンの線幅は積
層セラミックコンデンサのセラミック焼結体の幅に対し
て、それぞれ順に０．９、１．０、１．２、１．３倍と
なる。
【００２４】かくして得られた評価用の実装構造体を−
４０℃と１３０℃のガルデン液中に各５分間保持するこ
とを１サイクルとする熱衝撃試験をそれぞれの評価用の
実装構造体１０個について合計１０００サイクル実施
し、５００サイクルと１０００サイクル試験後に立体顕
微鏡を用いた目視検査と、浸透探傷法で、セラミック焼
結体に亀裂が発生した個数を調査した。
４０℃と１３０℃のガルデン液中に各５分間保持するこ
とを１サイクルとする熱衝撃試験をそれぞれの評価用の
実装構造体１０個について合計１０００サイクル実施
し、５００サイクルと１０００サイクル試験後に立体顕
微鏡を用いた目視検査と、浸透探傷法で、セラミック焼
結体に亀裂が発生した個数を調査した。
【００２５】
【表１】
【００２６】表１の結果から明らかなように、本発明の
請求範囲外である配線パターンの線幅が積層セラミック
コンデンサのセラミック焼結体の幅に対して０．９倍と
なる試料番号１では、熱衝撃試験では問題はないもの
の、前述のようにねじれて実装されており、セラミック
焼結体が剥離してしまうという欠点があり、同じく１．
３倍となる試料番号４では、５００サイクルで１個、１
０００サイクルでは２個、合計３個のセラミック焼結体
に亀裂が確認され、いずれも実用的でない。
請求範囲外である配線パターンの線幅が積層セラミック
コンデンサのセラミック焼結体の幅に対して０．９倍と
なる試料番号１では、熱衝撃試験では問題はないもの
の、前述のようにねじれて実装されており、セラミック
焼結体が剥離してしまうという欠点があり、同じく１．
３倍となる試料番号４では、５００サイクルで１個、１
０００サイクルでは２個、合計３個のセラミック焼結体
に亀裂が確認され、いずれも実用的でない。
【００２７】それに対して、本発明ではいずれもセラミ
ック焼結体に亀裂の発生は認められなかった。
ック焼結体に亀裂の発生は認められなかった。
【００２８】（応力解析例）一方、本発明者は、前記実
験例を説明するために、有限要素法による応力解析を行
った。
験例を説明するために、有限要素法による応力解析を行
った。
【００２９】図２に有限要素法による応力解析に用いた
１／４カットモデルの一例を示し、図中の符号は図１の
符号に該当するものである。
１／４カットモデルの一例を示し、図中の符号は図１の
符号に該当するものである。
【００３０】本解析では、解析を詳細に行うために、実
験例で使用した積層セラミックコンデンサ実装部品の形
状を再現した３次元モデルを３種類作成し、セラミック
焼結体、端子電極、半田、配線パターン、アルミナ基板
の物性値を各々の要素にて考慮した。特に、半田の部分
は塑性を考慮し、弾塑性熱応力解析を行った。
験例で使用した積層セラミックコンデンサ実装部品の形
状を再現した３次元モデルを３種類作成し、セラミック
焼結体、端子電極、半田、配線パターン、アルミナ基板
の物性値を各々の要素にて考慮した。特に、半田の部分
は塑性を考慮し、弾塑性熱応力解析を行った。
【００３１】解析結果の代表例として、図２に示すＡ方
向のセラミック焼結体を右側隅下方より見た時の応力分
布図を、それぞれ図３は配線パターンの線幅が積層セラ
ミックコンデンサのセラミック焼結体の幅に対して１．
０倍である場合の１／４カットモデルを、同じく図４は
１．３倍である場合を図示する。
向のセラミック焼結体を右側隅下方より見た時の応力分
布図を、それぞれ図３は配線パターンの線幅が積層セラ
ミックコンデンサのセラミック焼結体の幅に対して１．
０倍である場合の１／４カットモデルを、同じく図４は
１．３倍である場合を図示する。
【００３２】従って、図３及び図４では、符号９はセラ
ミック焼結体の幅の１／２の幅を図示している。
ミック焼結体の幅の１／２の幅を図示している。
【００３３】その結果、セラミック焼結体の側面下部に
発生する最大応力１０は、配線パターンの線幅が積層セ
ラミックコンデンサのセラミック焼結体の幅に対して
１．０倍である場合、５．５ｋｇｆ／ｍｍ2 であるのに
対し、１．３倍となる条件の場合には９．０ｋｇｆ／ｍ
ｍ2 となり、その応力は約１．６倍にも達する。
発生する最大応力１０は、配線パターンの線幅が積層セ
ラミックコンデンサのセラミック焼結体の幅に対して
１．０倍である場合、５．５ｋｇｆ／ｍｍ2 であるのに
対し、１．３倍となる条件の場合には９．０ｋｇｆ／ｍ
ｍ2 となり、その応力は約１．６倍にも達する。
【００３４】この応力解析結果から、配線パターンの線
幅が積層セラミックコンデンサのセラミック焼結体の幅
に対して大きくなるほど、セラミック焼結体に発生する
応力は大きくなり、亀裂が発生する可能性が高くなるこ
とが判る。
幅が積層セラミックコンデンサのセラミック焼結体の幅
に対して大きくなるほど、セラミック焼結体に発生する
応力は大きくなり、亀裂が発生する可能性が高くなるこ
とが判る。
【００３５】以上の実験例と応力解析例の結果から、セ
ラミック焼結体から成る電子部品を外部電気回路基板の
配線パターンに表面実装するためには、配線パターンの
線幅が電子部品を構成するセラミック焼結体の幅に対し
て１．０〜１．２倍を満足するように設計することによ
り、電子部品を外部電気回路基板へ表面実装する際の熱
膨張差に起因する応力集中を低減することができるとと
もに、半田の硬化収縮に起因する応力の発生をも低減す
ることができることが分かる。
ラミック焼結体から成る電子部品を外部電気回路基板の
配線パターンに表面実装するためには、配線パターンの
線幅が電子部品を構成するセラミック焼結体の幅に対し
て１．０〜１．２倍を満足するように設計することによ
り、電子部品を外部電気回路基板へ表面実装する際の熱
膨張差に起因する応力集中を低減することができるとと
もに、半田の硬化収縮に起因する応力の発生をも低減す
ることができることが分かる。
【００３６】
【発明の効果】以上詳述した通り、本発明の電子部品の
実装構造によれば、電子部品を外部電気回路基板へ半田
付けにより表面実装する構造において、温度変化が繰り
返し加わるような過酷な条件下でも電子部品を構成する
セラミック焼結体に亀裂を発生せず、電子部品としての
電気特性の劣化もなく、電子部品の表面実装時の歩留り
が高く、かつ長期的な信頼性に優れた電子部品の実装構
造を提供できる。
実装構造によれば、電子部品を外部電気回路基板へ半田
付けにより表面実装する構造において、温度変化が繰り
返し加わるような過酷な条件下でも電子部品を構成する
セラミック焼結体に亀裂を発生せず、電子部品としての
電気特性の劣化もなく、電子部品の表面実装時の歩留り
が高く、かつ長期的な信頼性に優れた電子部品の実装構
造を提供できる。
【図１】本発明の電子部品を積層セラミックコンデンサ
に適用し、外部電気回路基板に表面実装した実装構造を
示す斜視図である。
に適用し、外部電気回路基板に表面実装した実装構造を
示す斜視図である。
【図２】有限要素法による応力解析に用いた１／４カッ
トモデルの一例を示す。
トモデルの一例を示す。
【図３】配線パターンの線幅が積層セラミックコンデン
サのセラミック焼結体の幅に対して１．０倍である場合
の図２に示すＡ方向のセラミック焼結体を右側隅下方よ
り見た時の１／４カットモデルの応力分布図である。
サのセラミック焼結体の幅に対して１．０倍である場合
の図２に示すＡ方向のセラミック焼結体を右側隅下方よ
り見た時の１／４カットモデルの応力分布図である。
【図４】配線パターンの線幅が積層セラミックコンデン
サのセラミック焼結体の幅に対して１．３倍である場合
の図２に示すＡ方向のセラミック焼結体を右側隅下方よ
り見た時の１／４カットモデルの応力分布図である。
サのセラミック焼結体の幅に対して１．３倍である場合
の図２に示すＡ方向のセラミック焼結体を右側隅下方よ
り見た時の１／４カットモデルの応力分布図である。
【図５】従来の電子部品の例である積層セラミックコン
デンサを外部電気回路基板に表面実装した構造を示す断
面図である。
デンサを外部電気回路基板に表面実装した構造を示す断
面図である。
１ 電子部品 ２ 外部電気回路基板 ３ 配線パターン ４ セラミック焼結体 ５ 端子電極 ６ 半田 ７ 配線パターンの線幅 ８ セラミック焼結体の幅
Claims (2)
- 【請求項１】外部電気回路基板の配線パターン上にセラ
ミック焼結体から成る電子部品の端子電極を半田付けに
て表面実装する電子部品の実装構造であって、前記電子
部品が半田付けされた配線パターンの線幅が、前記半田
付け部における電子部品を構成するセラミック焼結体の
幅の１．０〜１．２倍であることを特徴とする電子部品
の実装構造。 - 【請求項２】前記電子部品が積層セラミックコンデンサ
であることを特徴とする請求項１記載の電子部品の実装
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34825996A JPH10190161A (ja) | 1996-12-26 | 1996-12-26 | 電子部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34825996A JPH10190161A (ja) | 1996-12-26 | 1996-12-26 | 電子部品の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10190161A true JPH10190161A (ja) | 1998-07-21 |
Family
ID=18395834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34825996A Pending JPH10190161A (ja) | 1996-12-26 | 1996-12-26 | 電子部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10190161A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008002869A (ja) * | 2006-06-21 | 2008-01-10 | Denso Corp | はんだの寿命予測方法 |
-
1996
- 1996-12-26 JP JP34825996A patent/JPH10190161A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008002869A (ja) * | 2006-06-21 | 2008-01-10 | Denso Corp | はんだの寿命予測方法 |
| JP4626577B2 (ja) * | 2006-06-21 | 2011-02-09 | 株式会社デンソー | はんだの寿命予測方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6377439B1 (en) | Electronic multilayer ceramic component | |
| JP5532581B2 (ja) | セラミック電子部品 | |
| KR101886332B1 (ko) | 전자부품 및 전자부품 내장형 기판 | |
| JP5897247B2 (ja) | 電子部品及び電子部品の製造方法 | |
| JP2001085262A (ja) | セラミック電子部品 | |
| JP5239236B2 (ja) | 電子部品およびその製造方法 | |
| JPH09180957A (ja) | 積層型セラミックコンデンサ | |
| JP2004259991A (ja) | 積層セラミック部品 | |
| KR101031111B1 (ko) | 표면 실장 가능한 복합 세라믹 칩 부품 | |
| JP2016012689A (ja) | セラミック電子部品 | |
| JPH08162359A (ja) | チップ型セラミック電子部品 | |
| JP2002203737A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP6911754B2 (ja) | 電子部品および積層セラミックコンデンサ | |
| JP4803451B2 (ja) | 電子部品及びその実装構造 | |
| JPH09129478A (ja) | セラミックス電子部品の実装構造 | |
| JPH10190161A (ja) | 電子部品の実装構造 | |
| JPWO2017002495A1 (ja) | チップ型セラミック電子部品 | |
| JPH1117308A (ja) | 電子部品の実装構造 | |
| JP6911755B2 (ja) | 電子部品および積層セラミックコンデンサ | |
| JPH053132A (ja) | チツプ型積層セラミツクスコンデンサ | |
| JP2003109838A (ja) | セラミック電子部品 | |
| US7391219B2 (en) | Chip type electronic component for test, and mounted state test method | |
| JP4192796B2 (ja) | 積層セラミックコンデンサおよびその実装構造 | |
| JP2020095996A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP3114499B2 (ja) | 積層型チップサーミスタ |