JPH10154065A

JPH10154065A - バス制御装置

Info

Publication number: JPH10154065A
Application number: JP31491396A
Authority: JP
Inventors: Masahide Ikenaga; 雅英池永; Naoshi Higaki; 直志檜垣
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-11-26
Filing date: 1996-11-26
Publication date: 1998-06-09

Abstract

(57)【要約】【課題】本発明は、バス制御装置に関し、自動的にデ
ータを圧縮して半導体メモリへの又は半導体メモリから
のデータ転送を高速で行うことを目的とする。【解決手段】バス制御装置３は、データの転送の際、
先頭のワードとこれ以降のワードの各々とを所定の単位
で比較し、先頭のワードとこれ以降のワードの各々の内
で前記比較において先頭のワードと一致しなかった部分
とを転送用圧縮データとして転送すると共に、比較の結
果に基づいて作成したエンコード情報を転送する。バス
制御装置３は、転送されたデータの受信の際、転送用圧
縮データ及びエンコード情報を受信すると共に、受信し
たエンコード情報を用いて、受信した転送用圧縮データ
から前記複数のワードからなるデータを得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バス制御装置に関
し、特に、半導体メモリと半導体メモリコントローラと
の間のデータ転送におけるバス制御装置に関する。

【０００２】

【従来の技術】半導体メモリと半導体メモリコントロー
ラとの間におけるデータ転送は、通常、転送すべきデー
タをそのままの形で転送することにより行われる。ここ
で、半導体メモリは、例えばＤＲＡＭのような半導体装
置からなる記憶装置であって、制御回路を含む。半導体
メモリコントローラは、例えばＭＰＵのような半導体メ
モリに書き込むべきデータを転送し、半導体メモリから
読み出されたデータが転送される装置であって、データ
処理機能を有する装置である。

【０００３】例えば、半導体メモリコントローラから半
導体メモリにデータを転送する（書き込む）場合、半導
体メモリコントローラは当該データをそのままの形（長
さ）で半導体メモリに転送する。即ち、当該データがプ
ログラム（又はプロセス）からのデータ圧縮の指示によ
り予め圧縮されたデータであれば当該圧縮されたデータ
が転送され、圧縮されないデータであれば当該圧縮され
ないデータが転送される。当該圧縮されたデータは半導
体メモリにおいてそのまま格納される。

【０００４】逆に、半導体メモリから半導体メモリコン
トローラにデータを送る（読み出す）場合、半導体メモ
リは、当該データが当該半導体メモリに格納されていた
ままの形（長さ）で半導体メモリコントローラに転送す
る。即ち、半導体メモリに圧縮されたデータが格納され
ていたら当該圧縮されたデータが転送され、圧縮されな
いデータが格納されていたら当該圧縮されないデータが
転送される。当該圧縮されたデータは半導体メモリコン
トローラにおいて伸張される。

【０００５】

【発明が解決しようとする課題】前述した従来の半導体
メモリと半導体メモリコントローラとの間におけるデー
タ転送によれば、同一のデータが連続したり又は繰り返
される場合でも、そのままの形（長さ）で転送される。
即ち、転送の過程で、プログラム（又はプロセス）から
のデータ圧縮の指示なしで自動的にデータ圧縮が行われ
ることはない。従って、当該データ転送に要する時間は
当該データの長さによって定まり、これよりも短い時間
で終了することはない。

【０００６】しかし、転送すべきデータ中に同一のデー
タが連続したり等する場合、これを利用してデータ圧縮
が可能なはずである。そこで、プログラム等からのデー
タ圧縮の指示なしで自動的にデータの転送元においてデ
ータを圧縮し受信側において伸張できれば、データ転送
時間をデータの大きさによって定まる時間よりも短くで
き、高速にデータ転送を終了することができるはずであ
る。また、このためには、圧縮データの転送先におい
て、自動的に（プログラムの負担なしで）圧縮データを
伸張（解凍）できることが必要である。

【０００７】一方、半導体メモリと半導体メモリコント
ローラとの間におけるデータ転送においては、通常用い
られるデータ圧縮方法をそのまま適用することはできな
い。即ち、通常用いられるデータ圧縮方法はデータの圧
縮の過程が複雑であるため、エンコーダ及びデコードに
時間を要する。このため、レーテンシー（又はメモリア
クセス時間）が長くなり、高速性が要求され頻繁に行わ
れる半導体メモリと半導体メモリコントローラとの間に
おけるデータ転送には適用できない。

【０００８】本発明は、自動的にデータを圧縮して、半
導体メモリと半導体メモリコントローラとの間における
データ転送を高速で行うバス制御装置を提供することを
目的とする。

【０００９】

【課題を解決するための手段】図１は本発明の原理構成
図であり、本発明によるバス制御装置を示す。図１
（Ａ）において、バス制御装置３は、半導体メモリ２と
半導体メモリコントローラ１との間でのデータ転送を、
これらの間を接続するバス４を介して行う。

【００１０】バス制御装置３は、複数のデータブロック
からなるデータを転送する際に、先頭のデータブロック
と、これ以降のデータブロックの各々とを所定の単位で
比較し、先頭のデータブロックとこれ以降のデータブロ
ックの各々の内で前記比較における先頭のデータブロッ
クと一致しなかった部分とを転送用圧縮データとして転
送する。これと共に、バス制御装置３は比較の結果に基
づいて作成したエンコード情報を転送する。

【００１１】一方、バス制御装置３は、複数データブロ
ックからなるデータを受信する際に、先頭のデータブロ
ックと、これ以降のデータブロックの各々の内の先頭の
データブロックとの所定の単位での比較の結果当該先頭
のデータブロックと一致しなかった部分とからなる転送
用圧縮データを受信し、比較の結果に基づいて作成され
たエンコード情報を受信する。そして、バス制御装置３
は、受信したエンコード情報を用いて、受信した転送用
圧縮データから前記複数データブロックからなるデータ
を得る。

【００１２】本発明のバス制御装置３によれば、転送す
べきデータ中に同一のデータが連続したり又は繰り返さ
れたりする場合、これを利用して高速にかつ自動的にデ
ータ圧縮が可能である。

【００１３】例えば、図１（Ｂ）に示すように、データ
＃１及びデータ＃２の２個のデータブロック（ワード又
は語）からなるデータを転送する場合を考える。なお、
１データブロックは４バイトからなるものとする。

【００１４】転送時において、バス制御装置３は、図示
の先頭のデータブロックであるデータ＃１とこれ以降の
データブロックであるデータ＃２とを、例えばバイト単
位で比較する。この比較の結果、データ＃１とデータ＃
２の１バイト目は一致し、２バイト目乃至４バイト目は
不一致となる。バス制御装置３は、この比較の結果に基
づいて、一致を“１”とし不一致を“０”とすることに
より、４ビットのエンコード情報“１０００”を得る。
バス制御装置３は、先頭のデータブロック（データ＃
１）と、これ以降のデータブロック（データ＃２）の内
で前記比較における先頭のデータブロックと一致しなか
った部分（２バイト目乃至４バイト目）とを、転送用圧
縮データとして転送すると共に、エンコード情報も転送
する。

【００１５】これにより、本来は２データブロック即ち
８バイトのデータ長である転送すべきデータを７バイト
に圧縮できる（４ビットからなるエンコード情報を加え
ても６０ビットに圧縮できる）。また、このデータ圧縮
において、エンコード情報は各ビットについて単純に一
致／不一致を検出するのみで形成できるので、簡単にか
つ高速で形成できる。また、転送用圧縮データは、一致
／不一致の検出結果（又はエンコード情報）に従って、
一致した部分を削除することにより形成できるので、簡
単にかつ高速で形成できる。

【００１６】一方、受信時において、バス制御装置３
は、先頭のデータブロック（データ＃１）と、これ以降
のデータブロック（データ＃２）の内で先頭のデータブ
ロックと一致しなかった部分（２バイト目乃至４バイト
目）とからなる転送用圧縮データを受信すると共に、エ
ンコード情報を受信する。そして、バス制御装置３は、
受信したエンコード情報を用いて、受信した転送用圧縮
データを伸張して元の複数のデータブロックからなるデ
ータを得る。即ち、まず、先頭のデータブロック（デー
タ＃１）はそのままとする。一方、エンコード情報“１
０００”は、先頭以降のデータブロック（データ＃２）
の内、１バイト目が一致し、２バイト目乃至４バイト目
は不一致であることを示している。そこで、バス制御装
置３は、先頭以降のデータブロック（データ＃２）に対
して、エンコード情報により指定された位置である１バ
イト目の位置に、先頭のデータブロック（データ＃１）
の当該部分である１バイト目を付加する。

【００１７】これにより、元のデータ＃２が得られ（圧
縮されたデータが伸張され）、元の複数のデータブロッ
クからなるデータを得ることができる。このデータ伸張
は、エンコード情報に基づいて、先頭のデータブロック
の内のエンコード情報により指定された部分を他のデー
タブロックに付加するのみであるので、簡単にかつ高速
で行うことができる。

【００１８】

【発明の実施の形態】図２は本発明の一例であり、図２
（Ａ）は、半導体メモリ２であるＤＲＡＭと半導体メモ
リコントローラであるＭＰＵ１との間に、バス４として
１ビット幅のデータのシリアル転送を行う１本の双方向
バス（メモリバス）４１を設けた例である。この例にお
いて、データの読み出し（ＤＲＡＭ２からＭＰＵ１への
データ転送）及びデータの書き込み（ＭＰＵ１からＤＲ
ＡＭ２へのデータ転送）が、当該１本の双方向バス４１
を介して行われる。データ圧縮の結果を示すエンコード
情報も当該双方向バス４１を介して転送される。

【００１９】バス制御装置３はＭＰＵ１及びＤＲＡＭ２
の双方に設けられ、転送回路部分（エンコーダ付きバス
プロトコル変換器）３１及び受信回路部分（デコーダ付
きバスプロトコル変換器）３２からなる。なお、必要に
応じて、ＭＰＵ１側のバス制御装置３のエンコーダ付き
バスプロトコル変換器３１及びＤＲＡＭ２側のデコーダ
付きバスプロトコル変換器３２を省略しても良く、逆
に、ＭＰＵ１側のバス制御装置３のデコーダ付きバスプ
ロトコル変換器３２及びＤＲＡＭ２側のエンコーダ付き
バスプロトコル変換器３１を省略しても良い。

【００２０】この例のメモリバスプロトコルは、図２
（Ｂ）に示すように、ＭＰＵとＤＲＡＭの間の双方向に
データ転送情報、アドレス情報、エンコード置情報及び
転送用圧縮データをこの順でシリアル転送するように、
予め定められる。即ち、パケットの先頭から順に、１バ
イトのデータ転送情報（制御情報）ｃｎｔ、４バイトの
アドレス情報ａｄｄ、２バイトのエンコード情報、一例
としての１２バイト（後述する）の転送用圧縮データ
が、バス制御装置３により連続して転送される。この例
のメモリバスプロトコルはデータの書き込み時及び読み
出し時において同様である。なお、データ転送情報ｃｎ
ｔ、アドレス情報ａｄｄ及び圧縮前の（１６バイトの）
転送用圧縮データは、転送制御回路５から与えられる。

【００２１】書き込み時の転送用圧縮データは、ＭＰＵ
１に設けられたバス制御装置３のエンコーダ付きバスプ
ロトコル変換器３１において圧縮されたものである。こ
の転送用圧縮データを受信したＤＲＡＭ２は、当該圧縮
データをＤＲＡＭ２に設けられたバス制御装置３のデコ
ーダ付きバスプロトコル変換器３２において伸張（復
号）し、この伸張した状態でＤＲＡＭ２に記憶する。読
み出し時の転送用圧縮データは、ＤＲＡＭ２（の制御回
路）のバス制御装置３のエンコーダ付きバスプロトコル
変換器３１において圧縮されたものである。この転送用
圧縮データを受信したＭＰＵ１は、当該圧縮データをＭ
ＰＵ１のバス制御装置３のデコーダ付きバスプロトコル
変換器３２において伸張（復号）し、この伸張した状態
で当該データを用いたデータ処理を行う。

【００２２】ここで、本発明のデータ圧縮について図３
により説明する。図３（Ａ）に示すように、この例で
は、１データブロックが１ワード（又は語）であり、１
ワードが４バイトからなるデータが４ワード（４個）あ
るとする。これらを順にデータ＃１乃至データ＃４とす
る。

【００２３】先頭（転送の順が１番目）のワードである
データ＃１がデータ圧縮の基本データとされる。先頭の
ワードに続く（連続して転送される）各ワードであるデ
ータ＃２乃至データ＃４が圧縮対象データとされ、これ
らの各々が基本データであるデータ＃１と比較される。
この比較は、所定の単位、例えば１バイト（８ビット）
単位で行われる。この比較は２バイト単位又は４ビット
単位で行ってもよい。比較の単位は必要に応じて任意に
定めることができる。

【００２４】比較の結果、基本データのバイトデータと
一致することを“１”（又は“０”）で表し、不一致で
あることを“０”（又は“１”）で表すと、１ワード当
り４ビットの一致／不一致信号が得られる。一致するバ
イトデータの当該ワード内における位置に対応する位置
に、対応する一致／不一致信号の各ビットを並べる。こ
れにより、基本データ以外の各圧縮対象データについて
のエンコード情報が得られる。基本データについてのエ
ンコード情報は存在しない。なお、エンコード情報は一
致するバイトデータの存在する位置（従って、付加すべ
きバイトデータの位置）を示すので、以下、これを位置
情報と言う。

【００２５】例えば、データ＃２について見ると、その
１バイト目“ａａ”は基本データであるデータ＃１の１
バイト目“ａａ”と一致する（同一である）が、２バイ
ト目乃至４バイト目は一致しない（同一でない）。従っ
て、図３（Ａ）に示すように、データ＃２の位置情報は
“１０００”となる。同様に、データ＃３の位置情報は
“１０１０”、データ＃４の位置情報は“１０００”と
なる。なお、データ＃１の位置情報を例えば“１１１
１”としてこれを位置情報の先頭に加えても良い。これ
により、転送用圧縮データのワード数と位置情報の数と
を一致させ、データ＃１が基本情報であることを受信側
のバス制御装置３に示すことができる。

【００２６】以上のエンコードの結果に従って、図３
（Ｂ）に示すように、データ＃１乃至データ＃４が圧縮
される。即ち、データ＃１は、基本データであり伸張に
おいて必要であるので、そのままとされる。データ＃２
は、１バイト目の同一のバイトデータ“ａａ”が省略さ
れ、本来の２バイト目乃至４バイト目のみからなる３バ
イトのデータとされる。データ＃３は、１バイト目及び
３バイト目の“ａａ”が省略され、２バイト目及び４バ
イト目のみからなる２バイトのデータとされる。データ
＃４は、１バイト目の“ａａ”が省略され、２バイト目
乃至４バイト目のみからなる３バイトのデータとされ
る。この結果、１６バイト（４ワード）のデータが１２
バイトに圧縮される。即ち、転送用圧縮データとして図
３（Ｂ）に示す１２バイトのデータが得られる。また、
１ワード当り４ビットで合計１２ビットの位置情報が得
られる。

【００２７】この図３（Ｂ）に示す転送用圧縮データ及
び位置情報を受信した場合のデコードは以下のように行
われる。即ち、データ＃１は、基本データであるので、
そのままとされる。データ＃２は、その位置情報が“１
０００”であるから、１バイト目が省略され、本来の２
バイト目乃至４バイト目のみからなる３バイトのデータ
であることが判る。そこで、データ＃１の１バイト目の
バイトデータ“ａａ”を、データ＃２の１バイト目の位
置に付加する。これにより、元のデータ＃２が得られ
る。同様にして、位置情報が“１０１０”であるデータ
＃３には１バイト目及び３バイト目に“ａａ”が付加さ
れ、位置情報が“１０００”であるデータ＃４には１バ
イト目に“ａａ”が付加される。以上により、転送用圧
縮データを伸張して元の４ワード（１６バイト）のデー
タが得られる。

【００２８】図４乃至図６はバス制御装置３の構成を示
す。特に、図４及び図６は、各々、バス制御装置３のエ
ンコーダ付きバスプロトコル変換器３１及びデコーダ付
きバスプロトコル変換器３２の構成を示す。図５はエン
コーダ付きバスプロトコル変換器３１のエンコーダ６６
の構成を示す。

【００２９】図４において、エンコーダ付きバスプロト
コル変換器３１は、４個のレジスタ６１乃至６４、選択
回路６５、エンコーダ６６及びバスプロトコル変換器６
７からなる。

【００３０】バスプロトコル変換器６７は、選択回路６
５からの出力及びエンコーダ６６からの位置情報に基づ
いて、転送用圧縮データ及び位置情報を予め定められた
バスプロトコルに従って転送先のバス制御装置３に転送
する。即ち、図２（Ｂ）に示すメモリバスプロトコルに
従って、バスプロトコル変換器６７は、１バイトのデー
タ転送情報ｃｎｔ、４バイトのアドレス情報ａｄｄ、２
バイトの位置情報、１２バイトの転送用圧縮データをこ
の順に転送する。位置情報は１２ビットであるので、２
バイトが割り当てられる。位置情報は、転送用圧縮デー
タの伸張に用いられるので、これに先立って転送され
る。なお、データ転送情報ｃｎｔにより、例えば読み出
し動作又は書き込み動作、データ長等が指定される。

【００３１】まず、転送制御回路５が、転送すべきデー
タ＃１乃至データ＃４をレジスタ６１乃至６４に格納す
る。レジスタ６１乃至６４の個数、即ち、一度に転送す
べきデータのワード数は、必要に応じて変更することが
できる。レジスタ６１乃至６４の個数が例えば８個であ
る場合、位置情報はこれに等しいビット数（この場合は
８ビット）とされる。ＭＰＵ１において、当該データは
データ処理部により作成されたものであり、ＤＲＡＭ２
において、当該データはメモリＩＣから読み出されたも
のである。

【００３２】これに続いて、転送制御回路５は、データ
転送情報ｃｎｔ及びアドレス情報ａｄｄをバスプロトコ
ル変換器６７に入力する。バスプロトコル変換器６７
は、パラレルデータであるデータ転送情報ｃｎｔをシリ
アルデータに変換して双方向バス４１上に送出し、続い
て、パラレルデータであるアドレス情報ａｄｄをシリア
ルデータに変換して双方向バス４１上に送出する。

【００３３】これと並行して、エンコーダ６６は位置情
報を形成する。即ち、エンコーダ６６は、レジスタ６１
に格納された基本データ（データ＃１）と、レジスタ６
２乃至６４に格納された変換対象データ（データ＃２乃
至データ＃４）の各々とを１バイト単位で比較し、その
一致／不一致を検出し、その結果として位置情報を形成
する。

【００３４】エンコーダ６６の構成を図５に示す。エン
コーダ６６は、４個の単位回路７０からなる。単位回路
７０の各々は、８ビットのコンパレータ６８と選択回路
６９とからなる。コンパレータ６８の一方の入力端子に
は、レジスタ６１に格納された基本データ（データ＃
１）の内の図示のバイトデータが入力される。コンパレ
ータ６８の他方の入力端子には、レジスタ６２乃至６４
に格納された変換対象データ（データ＃２乃至データ＃
４）の内の図示のバイトデータが選択的に入力される。
コンパレータ６８は、入力された８ビットの基本データ
と８ビットの変換対象データの各々のビットが全て一致
した場合には一致信号“１”を出力し、１ビットでも一
致しない場合には不一致信号“０”を出力する。これに
より、４個の単位回路７０から４ビットの位置情報が得
られる。

【００３５】各単位回路７０の選択回路６９は、同一の
タイミングで、データ＃２乃至データ＃４の所定のバイ
トをコンパレータ６８に入力する。即ち、４個の単位回
路７０において、レジスタ６１に格納されたデータ＃１
の所定のバイトデータがコンパレータ６８の一方の入力
端子に入力され維持される。次のタイミングで選択回路
６９がレジスタ６２に格納されているデータ＃２の所定
のバイトデータを、選択的にコンパレータ６８の他方の
入力端子に入力する。これにより、直ちに４個の単位回
路７０からデータ＃２についての４ビットの位置情報が
出力される。同様にして、次のタイミングでデータ＃３
についての位置情報が出力され、更に次のタイミングで
データ＃４についての位置情報が出力される。これらの
位置情報をバスプロトコル変換器６７は取り込んで保持
する。

【００３６】アドレス情報ａｄｄの送出を終了したバス
プロトコル変換器６７は、これに続いて、保持している
１２ビットのパラレルデータである位置情報を２バイト
のシリアルデータに変換して双方向バス４１上に送出す
る。なお、このシリアル変換は１２ビットの位置情報の
後に４ビットの無効ビット（例えば“００００”）を付
加することにより行われる。また、シリアルデータに変
換された位置情報の送出は、当該シリアル変換がハード
ウェアによって高速に行われるので、アドレス情報ａｄ
ｄの送出に連続して行われる。これは、以下の転送用予
めデータの送出においても同様である。

【００３７】位置情報の送出を終了したバスプロトコル
変換器６７は、これに続いて、保持している位置情報を
用いて、データ＃１乃至データ＃４を圧縮して転送用圧
縮データを形成し、これを双方向バス４１上に送出す
る。このために、選択回路６５が、バスプロトコル変換
器６７の制御の下で、位置情報の送出終了のタイミング
で、レジスタ６１乃至６４に格納されたデータ＃１乃至
データ＃４（パラレルデータ）をこの順で所定のタイミ
ングで選択的にバスプロトコル変換器６７に送出する。

【００３８】まず、バスプロトコル変換器６７は、選択
回路６５からのデータ＃１を選択的に取り込んで、これ
をそのままシリアルデータに変換して双方向バス４１上
に送出する。

【００３９】次に、バスプロトコル変換器６７は、デー
タ＃１の送出終了のタイミングで選択回路６５からのデ
ータ＃２を選択的に取り込んで、対応する位置情報“１
０００”に基づいて、一致信号“１”のあるバイトデー
タ即ち１バイト目をシリアルデータに変換することなく
廃棄し、不一致信号“０”のあるバイトデータ即ち２バ
イト目乃至４バイト目を連続したシリアルデータに変換
して双方向バス４１上に送出する。以上の処理は、ハー
ドウェアによって高速におこなわれるので、データ＃２
の２バイト目以下がデータ＃１に連続して転送される。

【００４０】同様にして、バスプロトコル変換器６７
は、位置情報が“１０１０”であるデータ＃３の２バイ
ト目及び４バイト目と、位置情報が“１０００”である
データ＃４の２バイト目乃至４バイト目とを連続したシ
リアルデータに変換して、連続して双方向バス４１上に
送出する。この後、バスプロトコル変換器６７は転送制
御回路５に対して転送終了を通知する。

【００４１】以上により、バス制御装置３のエンコーダ
付きバスプロトコル変換器３１において、高速にデータ
圧縮が行われ、この結果高速にデータ転送が行われる。
このデータ圧縮はバス制御装置３の転送制御回路５及び
プログラムからは全く見えない。従って、プログラムか
らこれを意識する必要は全くない。なお、このエンコー
ダ付きバスプロトコル変換器３１は、ＭＰＵ１側又はＤ
ＲＡＭ２側の何れのものであっても良い。

【００４２】図６において、デコーダ付きバスプロトコ
ル変換器３２は、デコーダ７１及びバスプロトコル変換
器７２からなる。バスプロトコル変換器７２は、シリア
ルパラレル変換器７３、４個の選択回路７４、シリアル
パラレル変換器７５及び選択回路７６からなる。

【００４３】バスプロトコル変換器７２は、デコーダ７
１からの制御信号に基づいて、予め定められたバスプロ
トコルに従って受信した転送用圧縮データを伸張する。
図２（Ｂ）のメモリバスプロトコルに従って、デコーダ
付きバスプロトコル変換器３２は、１バイトのデータ転
送情報ｃｎｔ、４バイトのアドレス情報ａｄｄ、２バイ
トの位置情報、１２バイトの転送用圧縮データをこの順
に受信する。

【００４４】まず、デコーダ付きバスプロトコル変換器
３２は、シリアルデータであるデータ転送情報ｃｎｔを
受信してこれをパラレルデータに変換して転送制御回路
５に送り、続いて、シリアルデータであるアドレス情報
ａｄｄを受信してこれをパラレルデータに変換して転送
制御回路５に送る。

【００４５】次に、デコーダ付きバスプロトコル変換器
３２は、これに続いて、シリアルデータである位置情報
を受信して、これをデコーダ７１に入力する。デコーダ
７１は、２バイトのシリアルデータである位置情報を１
２ビットのパラレルデータに変換して格納する。デコー
ダ７１は、格納した位置情報をデコードして、選択回路
７４を制御するための制御信号を形成する。なお、この
パラレル変換において、１２ビットの位置情報の後に付
加された４ビットの無効ビット（例えば“００００”）
は廃棄される。また、１２ビットのパラレルデータは４
ビット毎に区切られ、その各々が位置情報とされる。

【００４６】デコーダ付きバスプロトコル変換器３２
は、これに続いて、シリアルデータである転送用圧縮デ
ータを受信し、これをパラレルデータに変換して転送制
御回路５に送る。

【００４７】まず、デコーダ付きバスプロトコル変換器
３２は、シリアルデータであるデータ＃１を受信してシ
リアルパラレル変換器７３に入力する。この後、シリア
ルパラレル変換器７３の入力端子は閉じられる。従っ
て、データ＃２乃至データ＃４の受信期間中、データ＃
１はシリアルパラレル変換器７３に保持される。

【００４８】シリアルパラレル変換器７３は、受信した
転送用圧縮データの先頭のワードであるデータ＃１（シ
リアルデータ）のみを取り込んで、パラレル変換して格
納する。これにより、データ伸張の基本データである４
バイト（３２ビット）のデータ＃１（パラレルデータ）
が復元される。シリアルパラレル変換器７３はデータ＃
１を選択回路７４及び選択回路７６に入力する。

【００４９】シリアルパラレル変換器７３は例えばシフ
トレジスタで構成され、３２個の単位回路からなる。シ
リアルパラレル変換器７３は、基本データ（データ＃
１）を取り込む場合、３２ビットのシフトレジスタとし
て動作し、転送用圧縮データをその先頭から３２ビット
分だけ順に取り込んでシフトして、３２ビットのパラレ
ルデータを得て、これをパラレル出力する。また、シリ
アルパラレル変換器７３は、圧縮対象データ（データ＃
２乃至データ＃４）の受信の期間中、この受信タイミン
グに同期して、４個の独立した８ビットのシフトレジス
タとして動作し、格納するデータ＃１の１バイト目乃至
４バイト目の各々をその先頭から順にシリアル出力す
る。メモリバスプロトコルが図２（Ｂ）に示すように予
め定まっているので、この動作の切り替えは自動的に行
われ、また、８ビットのデータのシリアル出力のタイミ
ングも自動的に定まる。

【００５０】デコーダ７１は、データ＃１が入力されて
いる間４個の選択回路７４の全てを閉じる制御信号を形
成して、４個の選択回路７４が何も出力しないようにす
る。また、デコーダ７１は、データ＃１がパラレルデー
タに変換されたタイミングで、選択回路７６がシリアル
パラレル変換器７３の出力を選択する制御信号を形成す
る。選択回路７６は、デコーダ７１の制御の下で、選択
的に、シリアルパラレル変換器７３の出力する３２ビッ
トのパラレルデータであるデータ＃１を、バス制御装置
３の３２ビット幅のデータバス上に送出する。

【００５１】次に、デコーダ付きバスプロトコル変換器
３２はデータ＃２を受信してバスプロトコル変換器７２
に入力する。３２ビットのシリアルデータであるデータ
＃２が、その先頭から順に、４個の選択回路７４の一方
の入力端子に共通に入力される。選択回路７４の他方の
入力端子には、４バイトのパラレルデータを格納するシ
リアルパラレル変換器７３の対応するバイトデータが、
再びシリアルデータとして入力される。

【００５２】４個の選択回路７４は、データ＃２が入力
されている間、デコーダ７１の制御の下で、シリアルパ
ラレル変換器７３の出力するデータ＃１の所定のバイト
データ又は受信した転送用圧縮データ（データ＃２）の
バイトデータのいずれかを、位置情報に従って選択的に
所定のタイミングでシリアルパラレル変換器７５に入力
する。即ち、４個の選択回路７４は、データ＃２に対応
する位置情報が“１０００”であるので、シリアルパラ
レル変換器７３の出力するデータ＃１の１バイト目のバ
イトデータ及び受信したデータ＃２の２バイト目乃至４
バイト目のバイトデータを出力する。

【００５３】即ち、デコーダ７１は、データ＃２が入力
されている間、位置情報“１０００”に基づいて、４個
の選択回路７４の内の１バイト目に対応する（図中左端
の）選択回路７４がシリアルパラレル変換器７３の出力
を選択する制御信号を形成する。これにより、シリアル
パラレル変換器７３の出力するデータ＃１の１バイト目
のバイトデータが選択的に出力され、シリアルパラレル
変換器７５の１バイト目に入力される。また、デコーダ
７１は、データ＃２が入力されている間、位置情報“１
０００”に基づいて、４個の選択回路７４の内の２バイ
ト目乃至４バイト目に対応する（図中残りの）選択回路
７４が受信した転送用圧縮データを選択する制御信号を
形成する。これにより、転送用圧縮データのデータ＃２
の２バイト目乃至４バイト目が選択的に出力され、シリ
アルパラレル変換器７５の２バイト目乃至４バイト目に
入力される。

【００５４】メモリバスプロトコルが図２（Ｂ）に示す
ように予め定まっているので、例えば、４個の選択回路
７４の内の２バイト目に対応する選択回路７４は、当該
２バイト目のバイトデータが受信されている期間中のみ
開けられ、データ＃２の２バイト目を選択的に出力し、
この後直ちに閉じられる。同様に、４個の選択回路７４
の内の３バイト目及び４バイト目に対応する選択回路７
４についても、各々、当該３バイト目及び４バイト目の
バイトデータが受信されている期間中のみ開けられ、こ
の後直ちに閉じられる。

【００５５】なお、４バイトのデータ＃１に続くデータ
＃２のデータ長が３バイトであり、本来の２バイト目乃
至４バイト目からなることは、その位置情報“１００
０”から判る。即ち、位置情報中の“０”の数がデータ
長を示し、“０”の位置が圧縮されずに残っている（転
送された）バイトデータの位置を示す。従って、位置情
報のデコードにより、選択回路７４を容易に制御でき
る。

【００５６】シリアルパラレル変換器７５は、４個の独
立した８ビットのシフトレジスタからなり、データ＃２
の受信の期間中、対応する４個の選択回路７４の出力す
る８ビットのシリアルデータをその先頭から順に取り込
んでシフトして、パラレル変換して出力する。これによ
り、データ伸張の対象データであるデータ＃２として、
合計で３２ビットのパラレルデータが出力され、選択回
路７６に入力される。選択回路７６は、デコーダ７１の
制御の下で、所定のタイミングでシリアルパラレル変換
器７５の出力するデータ＃２を、選択的に当該バス制御
装置３の３２ビット幅のデータバス上に送出する。

【００５７】同様にして、４個の選択回路７４は、位置
情報が“１０１０”であるデータ＃３については、シリ
アルパラレル変換器７３の出力するデータ＃１の１バイ
ト目、受信したデータ＃３の２バイト目、シリアルパラ
レル変換器７３の出力するデータ＃１の３バイト目、受
信したデータ＃３の４バイト目を出力する。データ＃４
については、シリアルパラレル変換器７３の出力するデ
ータ＃１の１バイト目及び受信したデータ＃４の２バイ
ト目乃至４バイト目を出力する。

【００５８】以上により、バス制御装置３のデコーダ付
きバスプロトコル変換器３２において、高速にデータ伸
張が行われる。このデータ伸張はバス制御装置３の転送
制御回路５及びプログラムからは全く見えない。従っ
て、プログラムからこれを意識する必要は全くない。な
お、このデコーダ付きバスプロトコル変換器３２は、Ｍ
ＰＵ１側又はＤＲＡＭ２側の何れのものであっても良
い。

【００５９】図７は本発明の他の一例であり、図７
（Ａ）は、ＤＲＡＭ２とＭＰＵ１との間に、１ビット幅
のデータのシリアル転送を行う１本の双方向バス（メモ
リバス）４２と、これとは異なる位置情報転送用の３ビ
ット幅の双方向の専用信号線４３とを設けた例である。
この例において、データの読み出し（ＤＲＡＭ２からＭ
ＰＵ１へのデータ転送）及びデータの書き込み（ＭＰＵ
１からＤＲＡＭ２へのデータ転送）は、当該１本の双方
向バス４２を介して行われる。一方、データ圧縮の結果
を示す位置情報は、双方向の専用信号線４３を介して転
送される。

【００６０】この例におけるメモリバスプロトコルは、
図７（Ｂ）に示すように、ＭＰＵとＤＲＡＭの間の双方
向にデータ転送情報、アドレス情報及び転送用圧縮デー
タを転送するようにされる。即ち、パケットの先頭から
順に、１バイトのデータ転送情報（制御情報）ｃｎｔ、
４バイトのアドレス情報ａｄｄ、前述の１２バイトの圧
縮データが転送される。この例は双方向バス４２及び双
方向の専用信号線４３を介してデータ転送及び位置情報
の転送を行うので、メモリバスプロトコルは、データの
書き込み時及び読み出し時において同様である。

【００６１】これとは別に、２バイトの位置情報（エン
コード情報）が並行して専用信号線４３を介して転送さ
れる。専用信号線４３のビット幅が３ビットであるの
で、合計１２ビットの位置情報は４回に分けて転送され
る。この転送は、例えばデータ＃１の転送開始と同時に
転送を開始したとしても、データ＃１の最初の４ビット
の転送終了時にその転送を終了できる。従って、データ
＃２以降の伸張に何ら支障となることはない。なお、専
用信号線４３のビット幅は３ビットに限らず、例えば４
ビット等の他のビット幅であっても良く、ハードウェア
のコスト性能比を考慮して適宜選択決定される。これは
以下の例においても同様である。

【００６２】図８は本発明の他の一例であり、図８
（Ａ）は、ＤＲＡＭとＭＰＵとの間に、１ビット幅のデ
ータのシリアル転送を行う書き込み専用バス４４及び１
ビット幅のデータのシリアル転送を行う読み出し専用バ
ス４５を設けた例である。この例において、データの読
み出し及びデータの書き込みは、各々、書き込み専用バ
ス４４及び読み出し専用バス４５を介して行われる。

【００６３】この例におけるメモリバスプロトコルは、
図８（Ｂ）に示すように、書き込み時においてＭＰＵ１
からＤＲＡＭ２にデータ転送情報、アドレス情報、位置
情報及び転送データを転送するようにされる。即ち、パ
ケットの先頭から順に、１バイトのデータ転送情報ｃｎ
ｔ、４バイトのアドレス情報ａｄｄ、２バイトの位置情
報、１２バイトの圧縮データが転送される。また、読み
出し時においてＤＲＡＭ２からＭＰＵ１にデータ転送情
報、位置情報び転送データを転送するようにされる。即
ち、パケットの先頭から順に、１バイトのデータ転送情
報ｃｎｔ、２バイトの位置情報、１２バイトの圧縮デー
タが転送される。この例は書き込み専用バス４４及び読
み出し専用バス４５を介してデータ転送を行うので、メ
モリバスプロトコルが書き込み時及び読み出し時におい
て異なる。

【００６４】なお、読み出し時において、図８（Ｂ）に
示すデータ転送に先立って、ＭＰＵ１からＤＲＡＭ２に
対してアドレス情報ａｄｄが転送される。従って、ＭＰ
Ｕ１は当該アドレス情報ａｄｄを保持しているので、ア
ドレス情報は転送されない。これを受信したＤＲＡＭ２
が当該アドレスにあるデータを転送する。この時、本発
明のデータ圧縮が行われ、図８（Ｂ）に示すメモリバス
プロトコルに従って、データ転送が行われる。

【００６５】図９は本発明の他の一例であり、図９
（Ａ）は、ＤＲＡＭ２とＭＰＵ１との間に、１ビット幅
のデータのシリアル転送を行う書き込み専用バス４６及
び１ビット幅のデータのシリアル転送を行う読み出し専
用バス４７を設け、更に、これらとは異なる位置情報の
転送用の３ビット幅の書き込み専用信号線４８及び読み
出し専用信号線４９とを設けた例である。この例におい
て、データの読み出し及びデータの書き込みは、各々、
書き込み専用バス４６及び読み出し専用バス４７を介し
て行われる。

【００６６】そこで、この例におけるメモリバスプロト
コルは、図９（Ｂ）に示すように、書き込み時において
ＭＰＵ１からＤＲＡＭ２にデータ転送情報、アドレス情
報、位置情報及び転送データを転送するようにされる。
即ち、パケットの先頭から順に、１バイトのデータ転送
情報ｃｎｔ、４バイトのアドレス情報ａｄｄ、１２バイ
トの転送用圧縮データが転送される。また、読み出し時
においてＤＲＡＭ２からＭＰＵ１にデータ転送情報、位
置情報び転送データを転送するようにされる。即ち、パ
ケットの先頭から順に、１バイトのデータ転送情報ｃｎ
ｔ、１２バイトの転送用圧縮データが転送される。この
時、アドレス情報の転送が省略される点は、図８の例と
同様である。これとは別に、２バイトの位置情報が並行
して転送される。この例は書き込み専用バス４６及び読
み出し専用バス４７を介してデータ転送を行うので、メ
モリバスプロトコルがデータの書き込み時及び読み出し
時において異なる。

【００６７】これとは別に、２バイトの位置情報が、書
き込み及び読み出し時における転送用圧縮データの転送
に並行して、書き込み専用信号線４８及び読み出し専用
信号線４９を介して４回に分けて転送される。この転送
は高速に終了するので、データ＃２以降の伸張に何ら支
障となることはない。図１０は本発明の他の一例であ
り、図１０（Ａ）は、ＤＲＡＭ２とＭＰＵ１との間に、
１ビット幅の転送用圧縮データのシリアル転送を行う１
本の双方向データバス５０と、１ビット幅のアドレス情
報のシリアル転送を行う１本のアドレスバス５１と、１
ビット幅のデータ転送情報のシリアル転送を行う１本の
コントロールバス５２と、位置情報転送用の３ビット幅
の書き込み専用信号線５３及び読み出し専用信号線５４
とを設けた例である。この例において、データの読み出
し及びデータの書き込みは、当該１本の双方向データバ
ス５０を介して行われる。

【００６８】この例におけるメモリバスプロトコルは、
図１０（Ｂ）に示すように、書き込み時においてＭＰＵ
１からＤＲＡＭ２にデータ転送情報、アドレス情報、位
置情報及び転送用圧縮データを、各々、コントロールバ
ス５２、アドレスバス５１、書き込み専用信号線５３及
び双方向データバス５０を介して、並行して転送するよ
うにされる。なお、位置情報の転送が最も早く終了す
る。また、読み出し時においてＤＲＡＭ２からＭＰＵ１
に位置情報及び転送用圧縮データを、各々、専用信号線
５４及び双方向データバス５０を介して、並行して転送
するようにされる。この時、アドレス情報の転送が省略
される点は、図８の例と同様である。また、ＤＲＡＭ２
からのデータ転送は読み出しのみであるので、データ転
送情報も省略される。この例は各情報を各々に専用のバ
スを用いて転送するので、メモリバスプロトコルがデー
タの書き込み時及び読み出し時において異なる。

【００６９】

【発明の効果】以上説明したように、本発明によれば、
バス制御装置において、転送すべきデータ中に同一のデ
ータが連続したり又は繰り返されたりする場合、転送時
において先頭のデータブロックと、これ以降のデータブ
ロックの内の先頭のデータブロックと一致しなかった部
分とを転送用圧縮データとして転送すると共にエンコー
ド情報も転送することにより、転送すべきデータを圧縮
できるので転送時間を短縮することができ、また、エン
コード情報及び転送用圧縮データを簡単かつ高速で形成
でき、一方、受信時において、受信したエンコード情報
を用いて受信した転送用圧縮データを伸張することがで
きるので、簡単にかつ高速で元の複数データブロックか
らなるデータを得ることができる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】バス制御装置説明図である。

【図３】データ圧縮説明図である。

【図４】バス制御装置構成図である。

【図５】バス制御装置構成図である。

【図６】バス制御装置構成図である。

【図７】他のバス制御装置説明図である。

【図８】他のバス制御装置説明図である。

【図９】他のバス制御装置説明図である。

【図１０】他のバス制御装置説明図である。

【符号の説明】

１半導体メモリコントローラ２半導体メモリ３バス制御装置４、４１バス５転送制御回路３１エンコーダ付きバスプロトコル変換器３２デコーダ付きバスプロトコル変換器

Claims

【特許請求の範囲】

【請求項１】半導体メモリと半導体メモリコントロー
ラとの間でのデータ転送を行うバス制御装置であって、複数のデータブロックからなるデータを転送する際に、
先頭のデータブロックとこれ以降のデータブロックの各
々とを所定の単位で比較し、前記先頭のデータブロック
とこれ以降のデータブロックの各々の内で前記比較にお
いて前記先頭のデータブロックと一致しなかった部分と
を転送用圧縮データとして転送し、前記比較の結果に基づいて作成したエンコード情報を転
送することを特徴とするバス制御装置。
【請求項２】半導体メモリと半導体メモリコントロー
ラとの間でのデータ転送を行うバス制御装置であって、複数のデータブロックからなるデータを受信する際に、
先頭のデータブロックと、これ以降のデータブロックの
各々の内で前記先頭のデータブロックとの所定の単位で
の比較の結果当該先頭のデータブロックと一致しなかっ
た部分とからなる転送用圧縮データを受信し、前記比較の結果に基づいて作成されたエンコード情報を
受信し、前記受信したエンコード情報を用いて前記受信した転送
用圧縮データを伸張して前記複数のデータブロックから
なるデータを得ることを特徴とするバス制御装置。
【請求項３】前記受信した転送用圧縮データの伸張
は、先頭のデータブロック以降のデータブロックの各々
に対して、エンコード情報に基づいて、先頭のデータブ
ロックの内のエンコード情報により指定された位置にあ
る当該部分を付加することにより行うことを特徴とする
請求項２に記載のバス制御装置。
【請求項４】半導体メモリと半導体メモリコントロー
ラとの間でのデータ転送を行うバス制御装置であって、複数のデータブロックからなるデータを転送する際に、
先頭のデータブロックとこれ以降のデータブロックの各
々とを所定の単位で比較し、前記先頭のデータブロック
とこれ以降のデータブロックの各々の内で前記比較にお
ける前記先頭のデータブロックと一致しなかった部分と
を、転送用圧縮データとして転送すると共に、前記比較
の結果に基づいて作成したエンコード情報を転送し、複数のデータブロックからなるデータを受信する際に、
先頭のデータブロックと、これ以降のデータブロックの
各々の内で前記先頭のデータブロックとの所定の単位で
の比較の結果当該先頭のデータブロックと一致しなかっ
た部分とからなる転送用圧縮データを受信し、前記比較
の結果に基づいて作成されたエンコード情報を受信する
と共に、前記受信したエンコード情報を用いて前記受信
した転送用圧縮データを伸張して前記複数のデータブロ
ックからなるデータを得ることを特徴とするバス制御装
置。
【請求項５】前記エンコード情報の転送を、半導体メ
モリと半導体メモリコントローラとの間を接続するバス
であって前記転送用圧縮データの転送を行うためのバス
を介して、前記転送用圧縮データの転送と共に行うこと
を特徴とする請求項１乃至請求項４のいづれかに記載の
バス制御装置。
【請求項６】前記エンコード情報の転送を、半導体メ
モリと半導体メモリコントローラとの間を接続するバス
であって前記転送用圧縮データの転送を行うためのバス
とは別に設けられた専用信号線を介して行うことを特徴
とする請求項１乃至請求項５のいづれかに記載のバス制
御装置。