JP2004519906A

JP2004519906A - 強化交点バスプロトコル

Info

Publication number: JP2004519906A
Application number: JP2002568583A
Authority: JP
Inventors: チャールズジョンソン
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2001-02-28
Filing date: 2002-02-14
Publication date: 2004-07-02
Also published as: CN1457578A; WO2002069578A1; KR20030030992A; US20020159477A1; EP1368940A1

Abstract

従来の交点バス（３１０）を、標準の符号化バス制御メッセージ中の１以上のビット定義を変更することにより拡張するような強化交点バスプロトコルが提供される。本発明の一態様によれば、メッセージ系列中の１以上の所定のビットの定義を、これらビットが制御ビットとなるように変更することにより、新規な交点バス制御プロトコルは、好ましくは、当該メッセージが標準交点バスアーキテクチャに対応するか又は拡張交点バスアーキテクチャに対応するかを意味するようになる。本発明の該特有な強化交点バスプロトコルは、延長されたメッセージ長をサポートする一方、既存の交点バスプロトコルと後方互換性があり、これにより、既存及び強化交点バスプロトコルが有利にも同一の物理的バス上に共存することを可能にする。

Description

【０００１】
【発明の属する技術分野】
本発明は、広くはバス制御アーキテクチャに係り、更に特定的には強化された交点バス（ｃｒｏｓｓｐｏｉｎｔｂｕｓ）プロトコルに関する。
【０００２】
【従来の技術】
交点バスアーキテクチャ及びコントローラは、当業技術分野においてよく知られている。例えば、経路指定スイッチャ製品を制御するために使用される従来の交点バス構成は、フィリップス放送会社（ＰｈｉｌｉｐｓＢｒｏａｄｃａｓｔ）のコマンドプロトコルとして作製され、フィリップスＴＶ−２０００ファミリの経路指定スイッチャ用の制御システムとして１９８３年に最初に導入された。この従来の交点バスプロトコルは、幾つかの異なる経路指定スイッチャファミリを経て発展した。最も最近の発展は、３２ビット直列プロトコル構成である、スーパ交点バス（Ｓｕｐｅｒｃｒｏｓｓｐｏｉｎｔｂｕｓ）である。しかしながら、この特別なプロトコルの基本的なビット構造及び／又は定義は殆ど変更されずに残り、これにより、全てのファミリの経路指定スイッチャ製品が同じ物理的交点バス上に共存するのを可能にした。
【０００３】
【発明が解決しようとする課題】
現在の交点バスは今のところ十分ではあるが、最近の傾向は、従来の交点バスプロトコル構成が許容しないような追加の特別なフィーチャ用ビット並びに拡張された入力及び出力範囲能力等の必要性を示している。従って、バス制御アーキテクチャの分野においては、拡張されたバスアーキテクチャをサポートすることが可能な交点バス制御プロトコルを設ける需要が存在する。更に、該強化された制御プロトコルは既存の交点バス制御プロトコルと後方互換性がなければならない。
【０００４】
【課題を解決するための手段】
標準の符号化された制御メッセージ中の１以上のビット定義を変更することにより従来の交点バスを拡張するような、強化された交点バスプロトコルが提供される。
【０００５】
本発明の一態様によれば、１以上の所定ビットの定義を、これらビットが制御ビットとなるように変更することにより、該新規な交点バス制御プロトコルは、好ましくは、当該メッセージが標準の（即ち、従来の）交点バスアーキテクチャに対応するか又は拡張された交点バスアーキテクチャに対応するかを意味するものとなる。本発明の独特の強化された交点バスプロトコルは、延長されたメッセージ長をサポートする一方、既存の交点バスプロトコルと後方互換性があり、これにより既存及び強化された交点バスプロトコルが有利にも同一の物理的バス上に共存することを可能にする。
【０００６】
本発明の他の態様によれば、一連の交点バスメッセージビットにおける少なくとも１つのビットの定義を該少なくとも１つのビットが制御ビットとなるように変更することにより、拡張された交点バスをサポートするような交点バス制御プロトコルが提供される。
【０００７】
本発明の更に他の態様によれば、後のバス拡張が必要ならば、当該交点バスを同様の態様で更に拡張するための機構を設けるために当該プロトコルに第２のフレーム化ビットが追加される。
【０００８】
本発明の、これら及び他の目的、特徴及び利点は、添付図面と関連して読まれるべき本発明の解説的実施例の以下の詳細な説明から明らかとなるであろう。
【０００９】
【発明の実施の形態】
以下、本発明を交点バスアーキテクチャに関して説明する。しかしながら、本発明は、この若しくは如何なる特定のバスアーキテクチャ又は回路構成に限定されるものではない。むしろ、本発明は、ここに述べる原理に従って、既存の標準プロトコルとの後方互換性を維持しながら、拡張されたバス制御プロトコルを形成する如何なる適切な交点バスアーキテクチャ又は回路にも広く適用することができる。
【００１０】
交点バスの一般的動作を理解するためには、経路指定スイッチャ自体の基本的動作を理解することが有効である。経路指定スイッチャは典型的には複数のマトリクスカードを有し、これらカードは対応する交点スイッチに動作的に結合されると共に、これらスイッチを制御する。交点バスマトリクスカードは、通常、入力交点バスメッセージを記憶し又はバッファ処理する充分なメモリを含んでいないので、好ましくは、各マトリクスカードに含まれている同期状態マシンが当該カードの現在の論理状態を追跡する。該状態マシンは、入力する交点バスメッセージを、これらが受信されるにつれて一度に１ビットずつ（即ち、“オンザフライ”で）復号する。
【００１１】
本発明に関連して使用するのに適した交点バスプロトコルは、付録Ａに記載されている。本質的に、付録Ａに記載された交点バスプロトコルは、５つの異なる信号、即ちＲＥＳＥＴ、ＤＡＴＡ、ＣＬＯＣＫ、ＴＡＫＥ及びＣＯＮＦＩＲＭを有する同期直列プロトコルである。ＲＥＳＥＴ、ＤＡＴＡ、ＣＬＯＣＫ及びＴＡＫＥ信号は、交点バスコントローラからマトリクスカードに送信される。一方、ＣＯＮＦＩＲＭ信号はマトリクスカードにより発生され、当該マトリクスカードによりメッセージが適切に受信されたこと及び意図するコマンドが実行されるであろうことを確認するために交点バスコントローラに返送される。交点バスメッセージの復号は、ＲＥＳＥＴ信号が活性化（ａｓｓｅｒｔ）され（論理ロー状態）、次いで該ＲＥＳＥＴ信号を論理ハイ状態に解放する（即ち、不活性化する）ことにより開始する。このことは、全てのマトリクスカード上の全状態マシンをアイドル（ＩＤＬＥ）状態にリセットする。
【００１２】
上述した経路指定スイッチャシステムにおいては、全てのマトリクスカードが交点バスコントローラにより放送されたメッセージを同時に受信する。従って、或るコマンドの受信のために１以上の個々のマトリクスカードを区別し目標にするためには、各経路指定スイッチャマトリクスは、典型的には、当該カードを交点バスコントローラに対して固有に識別するようなアドレスを用いてプログラムされる。或る入力交点バスメッセージが１以上のマトリクスカードにより受信された場合、各メッセージデータビットは、当該交点バスデータ系列における該当位置に対して期待されるプログラミングビットに対して、一度に１つずつ、直列に評価又は比較される。各マトリクスカード上に含まれる状態マシンは当該カードの現在の状態を追跡する。当該データビットがプログラミングビットと一致する（即ち、共に論理“零”又は共に論理“１”）と、当該状態マシンは次のビットを評価することに進む。入力交点バスデータビットがプログラミングビットに一致しない場合は、状態マシンは“なにもしない（ＤＯＮＯＴＨＩＮＧ）”状態へ移行し、交点バスコントローラがＲＥＳＥＴを開始するまで、当該状態マシンは該状態に留まる。
【００１３】
下記の表１は、従来の交点バスプロトコル（例えば、前述したスーパ交点バスプロトコル）用の一連のビット定義を示している。表１を参照すると、該従来の交点バスプロトコルは固定のビット位置に存するビット定義を使用している。例えば、該従来のプロトコルはフレーム化ビットＦＲＭを当該ビット系列の９番目の位置で使用しており、該ビットは定義により“零”（即ち、論理ロー）であることを要する。他のビット定義に関する更なる詳細は付録Ａに見られる。
【００１４】
【表１】

【００１５】
本発明の一実施例において、強化交点バスプロトコルは、送信される各経路指定スイッチャ制御コマンドに関して拡張バスプロトコルを指定するために、好ましくは従来のＦＲＭビットの定義を変更することにより単一の制御ビットを利用する。即ち、ＦＲＭビットが論理“１”（即ち、論理ハイ）である場合、従来の３２ビットメッセージ長は、如何なる所定の長さにも、好ましくは４８ビットに延長される。標準のプロトコルは交点バスコントローラからのコマンドデータを伝達するためにフレーム化ビットＦＲＭを使用していないので、このビットの定義を強化交差バスプロトコルにおける制御ビットとして使用するように変更することが都合がよい。しかしながら、本発明によれば、強化交差バスプロトコル用の制御ビットは、如何なるビット位置にも、少なくとも後方互換性の目的のためには、好ましくは従来の交点バス制御プロトコルによりコマンドビットとして現在割り当てられていないビット位置となるように定義することができると理解されるべきである。
【００１６】
制御バスメッセージ列内には、当該メッセージが交点バスデコーダにより有効であると解釈されるために、特定のバスプロトコルに従い所定の（固定の）論理状態であると定義されるような他のビットも存在し得る。本発明は、これらの所定のビットの何れか１以上の定義を、拡張交点バスアーキテクチャを指定するための制御ビットとなるように、同様に変更することができる。
【００１７】
例示のみとして、入力メッセージを従来のスーパ交点バスプロトコルに従い復号している経路指定スイッチャマトリクスカードは、９番目のビット位置で論理“零”を見付けることを期待する。このフレーム化ビットが論理“零”でない場合は、従来の交点バスマトリクスカードは前述したように“何もしない”状態に入り、好ましくは、後続して伝送される強化交点バスコマンド（又は複数のコマンド）を無視する。同様に、本発明の強化交点バスプロトコルにより入力交点バスメッセージを復号しているマトリクスカードは、当該メッセージ列の９番目のビット位置で論理“１”を識別することを期待する。このビットが論理“１”でない場合、該強化交点バスマトリクスカードは、好ましくは、従来のプロトコルにより採用されているような全ての短い（例えば、３２ビットの）スーパ交点バスコマンドを無視する。
【００１８】
上述したフレーム化ビットの再定義は、既存の交点バス経路指定スイッチャシステムとの互換性に悪影響を与えること無しに、当該プロトコルにおける略全ての他のビットが自由に動作的にずらされることを可能にする。このように、本発明の強化交差バスプロトコルを使用するマトリクスカードは、同一の物理的バス上において標準の制御プロトコルを使用するマトリクスカードと混ぜて動作することができる。このことは、本発明の重要且つ望ましい特徴である。
【００１９】
例示のみとして、本発明による４８ビットウルトラ交点バスプロトコル（Ｕｌｔｒａｃｒｏｓｓｐｏｉｎｔｂｕｓｐｒｏｔｏｃｏｌ）用の好ましいビット指定が、下記の表２に示されている。該ウルトラ交点バスプロトコルは、ここで述べる強化交点バスプロトコルの解説的な実施例である。図１の論理状態図１００により示される本発明の該好ましい実施例においては、該ウルトラ交点バスプロトコルは、好ましくは、２つのフレーム化ビット、即ちＦＲＭ及びＦＲＭ２を９番目及び１０番目のビット位置において各々使用する。第１フレーム化ビットＦＲＭ（後方互換性のために９番目のビット位置に存する）が強化交点バスプロトコルを指定した後、本質的には如何なる後続のビットの定義も選択することができると理解されるべきである。従って、第２フレーム化ビットＦＲＭ２の当該メッセージ列における１０番目のビット位置への割り当ては、純粋に任意である。
【００２０】
【表２】

【００２１】
上記制御バスプロトコルにおける第２フレーム化ビットの追加は、更に拡張された能力が必要な場合に、当該交点バスプロトコルの更なる拡張のサポートを有利にも可能にする。基本的に、この追加されたビットは、招来のバスの拡張に対する“鈎”として機能する。拡張された交点バスプロトコルは、当該交点バスプロトコルを実質的に無制限な長さに引き続いて拡張するために、当該プロトコル内に当該メッセージの種々のビット位置において追加の“鈎”を含むことができる。更に、本発明によれば、複数の交点バスプロトコルを指定するために、強化交点バスメッセージ列には如何なる数のフレーム化ビットを含むこともできる。このようにして、種々の制御プロトコルを使用する複数のマトリクスカードが同一の物理バス上に共存することができる。
【００２２】
図１を続けて参照すると、好ましい交点バスデコーダの論理状態図１００は、交点バスマトリクスカードに含めることができる。例示のみとして、好ましくは、該交点バスデコーダは最初にＩＤＬＥ状態（図示略）において開始し、ＲＥＳＥＴ信号１０８を受信した後に、続いてＳＶＴ状態１０２に入る。図１の例に示すように、最初の幾つかの状態、即ちＳＶＴ（保留（Ｓａｌｖｏ）転送）１０２、ＭＥＭ１１０及びＩＮＴ１１１は、以前に記憶された“ＳＡＬＶＯ”コマンドを実行するため、“リフレッシュ”コマンドのため、及び“尋問”コマンドのために各々使用することができる。ここで使用される“ＳＡＬＶＯ”なる用語は、複数のコマンドをバッファ処理すると共に斯かるコマンドを後に実行する機構を指すことを意図するものと理解すべきである。或る交点バス制御プロトコルにおいては、例えば、Ｓａｌｖｏビットが各“遅延された”コマンドと共に送られ、当該コントローラに、対応するコマンドの実行を後の時間（例えば、保留転送（ＳＶＴ）が活性化される時）まで遅延するよう命令する。
【００２３】
上述したビット、即ちＳＶＴ、ＭＥＭ及びＩＮＴは、好ましくは当該経路指定マトリクスカードによりバイパスされるような特別なビットである。何故なら、これらは通常のコマンドではなく、むしろ、コマンドの振る舞いを増強させるからである。特に状態ＳＶＴ１０２及びＭＥＭ１１０を指す図１の“Ｘ”なる符号は“かまわない（ドントケア）”条件を表すことを意図し、論理の流れが、評価されているビット位置に関する受信入力ビットの値に無関係に次の段階に進むことを示す。第４の状態Ｏ８Ｋ１１４は、後続の論理状態（例えば、Ｏ４Ｋ，Ｏ２Ｋ，Ｏ１Ｋ，Ｏ５１２，ＦＲＭ，ＦＲＭ２，Ｏ２５６，Ｏ１２８，Ｏ６４，Ｏ３２，Ｏ１６，Ｏ８，Ｏ４，Ｏ２，Ｏ１，Ｌ１，Ｌ２，Ｌ４，Ｌ８，Ｌ１６，Ｌ３２，Ｌ６４，Ｉ８Ｋ，Ｉ４Ｋ，Ｉ２Ｋ，Ｉ１Ｋ，Ｉ５１２，Ｉ２５６，Ｉ１２８，Ｉ６４，Ｉ３２，及びＩ１６）と共に、各々、入力メッセージデータビットと期待されるプログラミングビットとの比較を含む。上述した論理状態の各々は、表２に示すように、当該入力メッセージ列において固有のビット位置に対応する。
【００２４】
前述したように、何れか一つの状態において一致（ＭＡＴＣＨ）が検出されたら（１１２に示すように）、デコーダが或る特別な状態にある場合を除き該デコーダは好ましくは次の状態に進むが、上記特別な状態においては、該デコーダはＲＥＳＥＴ信号１０８を検出するまで当該状態に留まる。例えば、状態Ｏ８Ｋ１１４に対応するビット位置を評価している場合に一致が発見されなかった場合（１１６に示すように）は、該デコーダは好ましくは“何もしない”状態１１８に入るか、又は、デコーダが状態Ｉ８Ｋ，Ｉ４Ｋ，Ｉ２Ｋ，Ｉ１Ｋ，Ｉ５１２，Ｉ２５６，Ｉ１２８，Ｉ６４，Ｉ３２，及びＩ１６の何れか一つにある場合は、該デコーダは好ましくは“スイッチオフ（ＳＷＩＴＣＨＯＦＦ）”状態１３２に入り、斯かる状態において該デコーダは何れの場合も有効なＲＥＳＥＴ信号１０８を受信するまで待機する。上述したように、図１の状態図における表示 “Ｘ”は“かまわない”条件を示す。この場合、論理の流れは、当該入力ビット系列における後続のビットの値に無関係に進行する。更に、図１における表示“ＭＡＴＣＨ’”は評価中の特定のビット位置に関して一致が検出されなかったことを意味することを意図している。
【００２５】
続けて図１を参照すると、当該デコーダが状態１０４にあり、好ましくは第１フレーム化ビットＦＲＭを評価している場合、論理“零”が検出されると（１２２に示すように）、該デコーダは当該メッセージが強化プロトコルよりは従来の交点バスプロトコルを使用していると見なして、“何もしない（ＤＯＮＯＴＨＩＮＧ）”状態１１８に進み、後続のバスコントローラコマンドを無視する。ＦＲＭビットに関して、強化交点バスプロトコルを指定する論理“１”が検出された場合は（１２０に示すように）、該デコーダは好ましくは次の状態１０６に進み、該状態において第２フレーム化ビットＦＲＭ２が評価される。
【００２６】
本発明のウルトラ交点バスプロトコルの好ましい構成によれば、上記マトリクスカードデコーダは第２フレーム化ビットＦＲＭ２が論理“零”であることを期待する。従って、状態１０６において一旦該デコーダがＦＲＭ２ビットが論理“１”であると（１２６に示すように）識別すると、該デコーダは好ましくは“何もしない”状態１１８に進み、該状態において後続のメッセージビットを無視する。ここでも、ＦＲＭ２ビットに関して論理“０”が検出され（１２４に示すように）、かくして一致を示す場合は、該デコーダは好ましくは次の論理状態１２８に進み、この場合はビットＯ２５６を評価し、不一致（即ち、ＭＡＴＣＨ’）が検出されるまで、又は有効な交点バスコマンドが特定の交点スイッチをオンするよう（即ち、“ＳＷＩＴＣＨＯＮ”状態１３０）若しくはオフするよう（即ち、“ＳＷＩＴＣＨＯＦＦ”状態１３２）に解釈されるまで進む。一旦、上記“ＳＷＩＴＣＨＯＮ”状態１３０又は“ＳＷＩＴＣＨＯＦＦ”状態１３２になると、当該マトリクスカードはＲＥＳＥＴ信号１０８を受信するまで更なるメッセージビットを単に無視する（“Ｘ”により表したように）。ここで述べたように、第２フレーム化ビットＦＲＭ２に関するビットの定義は、本発明により、代わりに論理“１”が強化交点バスプロトコルを指定し、これにより同様な態様で当該デコーダの状態を進めるように変更することもできると理解すべきである。
【００２７】
図２は、本発明の強化交点バスプロトコル（例えば、ウルトラ交点バス）を実施する交点バスコントローラの例示的構成の論理状態図を示す。図２に示すように、本発明と共に使用するのに適した交点バスコントローラ２００は、好ましくは、２つの部分、即ち送信機部２０２及び受信機部２０４を含む。当該コントローラが活性状態（例えば、ＩＤＬＥ状態に続く）の場合、送信機部２０２は状態２０８において、好ましくは、例えばデュアルポートランダムアクセスメモリ（ＤＰＲＡＭ）、先入先出（ＦＩＦＯ）レジスタ、並列バッファ又は他の好適な均等物等の外部ソースからデータをロードする。該外部データは好ましくは次のようなビット系列で編成されるようにする。即ち、出力番号（例えば、Ｏ_ｉ）、レベル番号（例えば、Ｌ_ｊ）、入力番号（例えば、Ｉ_ｋ）及び制御ビット。送信機部２０２は、このデータを例えば前述したような適切な系列に再編成し、該データを交点バス（図示略）上に直列に送出する（２１０）。交点バスとの接続は、例えば無線又は有線通信チャンネルのような如何なる従来の方法でもなすことができる。
【００２８】
上記直列データストリームを発生した後、当該コントローラの送信機部２０２は好ましくはＣＯＮＦＩＲＭビットを受信し、これに応答して状態２１２においてテイク（ＴＡＫＥ）パルスを発生する。状態２１４においてコマンドが完了すると、送信機部２０２は、好ましくは、状態２１６に示すように送出すべきコマンドがもっとあるかを見るためにチェックする。外部バッファにそれ以上のコマンドが残存していない場合は、送信機部２０２はＩＤＬＥ状態２０６に戻り、再び送信開始するコマンドを待つ。
【００２９】
続けて図２を参照すると、当該交点バスコントローラ２００の受信機部２０４は、好ましくは、該コントローラが待機動作モードにある場合に、即ち該コントローラ２００が交点バスを監視しているが如何なるデータも送信していない場合に、使用される。例えば、これは診断モード、又はもっと普通には冗長モードであり、その場合、或るユニットは活性送信ユニットであり、他のユニットは“ホット”待機モードで動作状態であって、必要な如何なる時点でも（例えば、故障が検出された場合）制御を引き継ぐ準備が整っている。活性状態の場合（例えば、受信機のアイドル（ＲＩＤＬＥ）状態２２０に続く）、受信機部２０４は万能非同期受信機／送信機（ＵＡＲＴ）に対応するような態様で動作し、各コマンドの開始を見付けると共に直列データストリームを復号する。各コマンドが適切に受信された後、当該コマンドは好ましくは状態２２８に示すように外部メモリ（例えば、ＤＰＲＡＭ又はＦＩＦＯ）に記憶される。このモードにおいては、待機中のユニットは、好ましくは、活動ユニットの動作を追跡し、該ユニットの動作を評価することができる。
【００３０】
受信機部２０４はメッセージを“めくら状態で”受信しているので、何のプロトコルが使用されているかを演繹的に知ることはない。該受信機部は状態２２２において３２ビットを受信し、次いでＦＲＭ及びＦＲＭ２ビットを評価して、他の１６ビットが期待されるかを判断する。上記ＦＲＭ及びＦＲＭ２ビットが強化（ウルトラ）交点バスプロトコルが使用されていることを示す場合は、受信機部２０４は状態２２４（“１６ビットを受信”）において他の１６ビットを受信し、次いで“テイク開始”状態２２６に入る。他の例として、ＦＲＭ及びＦＲＭ２ビットが従来の交点バス（例えば、スーパ交点バス）プロトコルが使用されていることを示す場合は、受信機部２０４は状態２２４をバイパスして、単に“テイク開始”状態２２６に入る。受信されたコマンドが評価され且つ記憶された後、受信機部２０４は好ましくはＲＩＤＬＥ状態２２０に戻る。
【００３１】
図３は、図２の論理状態構成を有する交点バスコントローラを実施化する好ましい回路３００を図示している。尚、図３に示す回路は単に解説的なものであって、如何なる適切な等価コントローラも本発明と共に使用することができると理解されるべきである。図３を参照すると、制御論理ブロックＸＰＴ＿ＣＴＬ３０２は好ましくは本発明の強化交点バスプロトコルによるコントローラ３００全体に使用される種々の制御及びタイミング信号を発生する。例えば、ＸＰＴ＿ＣＴＬ３０２は、送信ブロックＸＰＴ＿ＸＭＴ３０４内の回路（例えば、シフトレジスタ）を動作させて、コマンドデータＸＤＡＴＡ３１４を当該交点バスコントローラから交点バス３１０へと動作的に出力させる。
【００３２】
ＸＰＴ＿ＣＴＬ制御ブロック３０２の出力端は、好ましくは、送信ブロックＸＰＴ＿ＸＭＴ３０４に動作的に結合されている。ＸＰＴ＿ＸＭＴブロック３０４は、好ましくは、該ＸＰＴ＿ＸＭＴブロックに動作的に結合された一時データ記憶ブロック３０８から受信することができる当該コントローラのメッセージデータを適切なビット系列に編成し、何らかのフレーム化ビットを含む該メッセージを直列に出力する。ブロック３０８は好ましくはレジスタのバンク（図示略）を有し、該レジスタバンクは少なくとも一時的データ記憶部を形成するための複数のフリップフロップ又は適切な均等物として実施化することができる。直列に送信されるべきデータは、好ましくは送信ブロック３０４に含まれる一連のマルチプレクサ（図示略）から得られるが、斯かるデータを直列に出力する如何なる等価な構成も本発明により考えることができる。更に、ＸＰＴ＿ＸＭＴブロック３０４からの直列データ出力は、データＸＤＡＴＡ３１４を、交点バス３１０を介して送信する前にバッファ処理するためにバッファ３１２に結合することができる。
【００３３】
上述した信号に加えて、ＸＰＴ＿ＣＴＬブロック３０２は、好ましくは、リセット信号ＸＲＥＳＥＴ３１６、クロック信号ＸＣＬＯＣＫ３１８及び“テイク（ＴＡＫＥ）”信号３２０を含む他の交点バス制御信号を発生し、これら信号の各々は同様に対応するバッファ３１２に結合することができる。また、ＸＰＴ＿ＣＴＬブロック３０２は、好ましくは、ＲＸＴＡＫＥ、ＲＸＣＬＯＣＫ、ＲＸＲＥＳＥＴ、ＲＸＤＡＴＡ及びＣＯＮＦＩＲＭのような交点バスからの幾つかの信号を受信すると共に斯かる信号に応答する。これらの信号、即ちＲＥＳＥＴ、ＤＡＴＡ、ＣＬＯＣＫ、ＴＡＫＥ及びＣＯＮＦＩＲＭは、付録Ａに更に詳細に説明されている。
【００３４】
図３の解説的実施例を続けて参照すると、コントローラ回路３００は、好ましくは、ＸＰＴ＿ＣＴＬブロック３０２に動作的に結合された比較ブロックＸＰＴ＿ＣＯＭＰ３０６を含み、該ブロックは他の重要な機能のなかでもエラー検出及び／又は訂正能力を提供する。該ＸＰＴ＿ＣＯＭＰブロック３０６は、好ましくは、冗長動作モードにおいて動作する。本発明と共に使用するのに適したエラー検出及び／又は訂正方法は当業者により周知であり、ここでは詳細には説明しない。
【００３５】
本発明の他の実施例によれば、従来の交点バス（例えば、スーパ交点バス）プロトコルコマンド及び強化交点バス（例えば、ウルトラ交点バス）プロトコルコマンドの両方が復号されるように、包括的経路指定スイッチャマトリクスカード又はモジュールが好ましくは構成される。好ましくは、例えばフレーム化ビットＦＲＭ又は同様のパラメータビットのような制御ビットが、入力メッセージを更なる評価のために適切な復号回路に導く。この包括的モジュールに関しては、プロトコルが指定されねばならないか、又は斯様な指定が供給されない場合はデフォルトのプロトコルを使用することができる。経路指定スイッチャシステムにおける単一の包括的マトリクスカードの使用は、両交点バス制御プロトコルに対して単一のマトリクスボード型式しか必要とされないから、製造及び修理の容易さを含む多くの利点を有している。
【００３６】
ここに述べた本発明は、少なくとも部分的には、１以上のアプリケーションプログラムにより実施化することができる。斯様なアプリケーションプログラム、又は本発明の方法を実行するための命令若しくはコードを含む該プログラムのソフトウェア要素は、１以上の記憶媒体（例えば、読取専用メモリ（ＲＯＭ）、固定又は着脱可能記憶装置等）に記憶することができ、実行する準備が整った場合に（例えば、ランダムアクセスメモリ（ＲＡＭ）に）全体として又は部分的にロードされ、プロセッサ（図示略）により実行される。ここで使用される“プロセッサ”なる用語は例えば中央処理装置（ＣＰＵ）及び／又は他の処理回路（例えば、マイクロプロセッサ）を含むもののような如何なる処理装置も含むことを意図するものと理解すべきである。更に、“プロセッサ”なる用語は２以上の処理装置を指すことができると共に、或る処理装置に関連する種々の要素は他の処理装置と共有することができると理解すべきである。
【００３７】
以上、本発明の解説的な実施例を添付図面を参照して説明したが、本発明はこれら実施例のみに限定されるものではなく、これら実施例には当業者により本発明の範囲及び趣旨から逸脱することなく種々の他の変更及び修正を実施することができると理解すべきである。
【００３８】
付録Ａ：
交点バス−理論及び説明
概要
交点バスは、ＢＴＳ経路指定スイッチャ製品の制御に使用されるフィリップス放送テレビジョンシステム会社（ＢＴＳ）のコマンドプロトコルである。この文書の目的は、それらの信号の動作を、これら信号が経路指定スイッチャ制御に関する限りで説明することである。
【００３９】
歴史
交点バスは、１９８３年に経路指定スイッチャのＴＶＳ−２０００ファミリ用の制御システムとして最初に出現した。交点バスのプロトコルは幾つかの異なる経路指定スイッチャファミリを経て発展したが、基本的なビット構造は変化することがなく、これが、全てのファミリの経路指定スイッチャ製品が同一の交点バス上で共存することを可能にしている。
【００４０】
動作理論
交点バスの動作を理解するためには、経路指定スイッチャが交点バスの機能であるため、経路指定スイッチャ自体の動作を理解する必要がある。ＴＶＳ−２０００及びＴＶＳ−３０００経路指定スイッチャは１０ｘ１０マトリクスカードに基づくもので、ＢＣＤ（２進化１０進）プロトコルを使用した。ＭＡＲＳ経路指定スイッチャファミリは、８進（基数８）符号化方法を使用する。経路指定スイッチャのＶＥＮＵＳファミリは、真の二進符号化方法を使用している。符号化プロトコルに無関係に、経路指定スイッチャシステムにおける各マトリクスは、入力交点バスメッセージを受信するにつれて一度に１ビットずつ復号する同期状態マシンを含んでいる。この状態マシンの構成は、ＴＶＳ−２０００ファミリにおけるＰＲＯＭに基づくアーキテクチャから始まり、ＴＶＳ−３０００ファミリにおけるＰＡＬに基づくアーキテクチャへと進み、多年にわたり変化している。ＭＡＲＳ及びＶＥＮＵＳファミリは、現在、状態マシンを形成するのにＦＰＧＡを使用している。どの方法が用いられようとも、交点バスを復号する正味の結果は同一である。
【００４１】
交点バスは、５つの異なる信号、即ちＲＥＳＥＴ、ＤＡＴＡ、ＣＬＯＣＫ、ＴＡＫＥ及びＣＯＮＦＩＲＭからなる同期直列プロトコルである。以下の説明においては、これらの信号は、各差動対の正（＋）側により反映されるように、ハイ及びローに関連して説明される。ＲＥＳＥＴ、ＤＡＴＡ、ＣＬＯＣＫ及びＴＡＫＥ信号は交点バスコントローラからマトリクスカードへ進む。ＣＯＮＦＩＲＭ信号はマトリクスカードにより発生され、交点バスコントローラに戻る。
【００４２】
交点バスメッセージの復号は、ＲＥＳＥＴ信号が活性化（ロー）され、次いで該ＲＥＳＥＴをハイ状態に解放することで開始する。このことは、ＤＡＴＡ信号ライン上でデータを受信する前に、全てのマトリクスカード上の全ての状態マシンをアイドル状態にリセットさせる。ＲＥＳＥＴラインの上記解放に続いて、ＣＬＯＣＫライン上に３２個のクロックパルスが送出される。ＤＡＴＡライン上のデータは、各ＤＡＴＡビットの状態が各ＣＫＯＣＫビットのローからハイへの遷移上でサンプルされるように、ＣＬＯＣＫと同期して変化される。１つの交点バスコマンドが、経路指定スイッチャシステムにおける多くのマトリクスカードに影響を与えることができ、通常そのようになる。交点バスコマンドの究極の目標は、或る交点をスイッチオンさせることである。この動作の結果として、交点バスコマンドがスイッチオフすることを要する前に、何れの交点（又は複数の交点）もスイッチオン（その出力のために）される。この全てが、単一の交点バスコマンドと同時に生じる。以下の説明におけるビットの定義に関しては表３を参照されたい。ビットは図示の順序（左から右へ）で送信される。
【００４３】
最初の２つのプロトコルは最早サポートされておらず、スーパ交点バスとスーパ二進交点バスとの間の主要な相違点はデータがＢＣＤであるか又は１６進であるかだけであるから、本説明は最も複雑で、最も普通なプロトコル、スーパ二進交点バスに焦点を当てる。ＢＣＤモード及び８進モードに関する説明は該文書の巻末に見られる。
【００４４】
“ＳＴＶ”ビットは全ての以前に記憶されたＳＡＬＶＯコマンドを実行するために使用される。全ての経路指定スイッチャがＳＡＬＶＯコマンドをサポートするのではない。ＳＶＴビットがどの様に機能するかについての説明は、本文書における後のＳＶＯ（Ｓａｌｖｏ）ビットの説明まで遅らせる。
【００４５】
“Ｍ”ビットは、当該コマンドが通常のスイッチコマンドというよりは“リフレッシュ”コマンドである場合にセットされる。全ての経路指定スイッチャ出力は、電源故障又はボードの入れ替えにより欠落した可能性のある如何なる交点も回復するために周期的にリフレッシュされる。交点バスマトリクスカードは、交点の設定を保持するための如何なるボード上メモリも有していない。全ての交点選択は各マトリクスカード上でラッチされ、静的である。これら選択は、如何なる周期的なリフレッシュも必要としない。しかしながら、マトリクスカード上には不揮発性メモリは存在しないので、失われた可能性のある全ての交点を回復するためにリフレッシュコマンドを送ることは良いシステム運用である。システムリフレッシュサイクル時間は、制御システムの性能により、及び設置されたアプリケーションの許容誤差レベルにより決定される。“Ｍ”ビットは経路指定スイッチャマトリクスカードにより無視される。これらカードの動作は、“Ｍ”ビットがセットされているか否かによらず同一である。このビットは、コマンド及びリフレッシュの失敗が制御システムにより別途処理され得るように、当該プロトコルにおいて記録機能として保存される。
【００４６】
次の６個のビット（ＯＨＡ、ＯＨＢ、ＯＴＡ、ＯＴＢ、ＯＴＣ及びＯＴＤ）は、出力番号の６個の最上位側ビットである。歴史的に、データはＢＣＤで送られ、各桁のグループにおいて最下位ビットが最初となる。これが、これらビットのスクランブルされた性質の理由である。スーパ二進モードにおいては、これらの６個のビットは６ビットの二進数として扱うことができるが、図示のようにスクランブルされねばならない。残りの４出力ビットは当該交点バスコマンドの最後に見付けることができる。この“分割”の目的は、何のマトリクスカードが当該コマンドの早い段階でスイッチされるべきかを定義し、実際の出力番号（該カード上の）が当該コマンドの後の段階で定義されるようにすることである。各経路指定スイッチャマトリクスカードは、３つの部分からなる固有のアドレスでプログラムされている（スイッチ又はジャンパを用いて）。出力：ＯＵＴＰＵＴ（これらの６ビット）は該プログラミングの最初の部分であり、レベル：ＬＥＶＥＬビット及び入力：ＩＮＰＵＴビットは他の２つの部分となる。各交点バスビットが各マトリクスカードにより受信されるにつれて、該ビットは交点バスデータにおける当該ビット位置に対する各プログラミングビットと比較される。該データビットが上記プログラミングビットと一致すると（両方とも零又は両方とも１）、状態マシンは次のビットへと継続する。入力交点バスデータビットが対応するプログラミングビットと一致しない場合は、状態マシンは“何もしない（ＤＯＮＯＴＨＩＮＧ）”状態に移行し、該状態において次の交点バスＲＥＳＥＴまで留まり、該ＲＥＳＥＴは当該状態マシンを新たなコマンドを受信する準備が整ったアイドル状態に戻す。ＤＯＮＯＴＨＩＮＧ状態においては、全ての後続の交点バスデータビットは無視される。データはプログラミングとは一致しないので、マトリクスカードは入力コマンドが自身に対するものではないと知り、該コマンドを無視する。
【００４７】
次の８ビット（ＦＲ、Ｖ、Ａ、Ｓ３、Ｓ４、Ｓ５、Ｓ６及びＳ７）はレベル：ＬＥＶＥＬビットである。ＦＲ（フレーム化ビット）は常に零である。交点バス制御ハードウェアのＢＴＳの構成は、交点バスコマンドを４バイトのメモリで記憶し、終止符（最終コマンド）としてＦＦ（１６進）なるバイトを使用する。このため、何れのバイトもＦＦとなることを許されない。ＦＲビットは、この“バイト”が常に少なくとも１つの零を含むことを保証する。スーパ二進交点バスへの変更により、この規則は最終バイト（ＯＵ及びＩＵ）がＦＦとなることを許容するよう緩和された。何故なら、ここでは、これは有効なコードであるからである。他の３つのバイトはＦＦ以外の何らかである必要がある。該他のビットの名称は、“Ｖ”が“ビデオ”を意味し、“Ａ”が“オーディオ”を意味するような以前の構成に遡る。ビットＳ３ないしＳ７は、他のスイッチャのレベルである。スーパ二進交点バス構成においては、これらの７個のビットは経路指定スイッチャレベルの７ビット表現を形成する（“Ｖ”が最下位ビットである）。レベル００も、レベル１２７も使用されない。レベル００は、ＳＶＴ保留転送コマンドとの関連で特別な意味を有する。これら８ビットの各々は、上述したＯＵＴＰＵＴ部において説明したのと同様の態様で、対応するプログラミングビットと比較される。各データビットが当該ビットのプログラミングビットと一致すると、状態マシンは次のビットへと継続する。入力交点バスデータビットが対応するプログラミングビットと一致しないと、当該状態マシンはＤＯＮＯＴＨＩＮＧ状態へ移行する。ＯＵＴＰＵＴ及びＬＥＶＥＬビットは別々に定義されるが、実際には、スイッチされるべき出力（及びレベル）を指定する単一の１３ビットアドレスであると見なすこともできる。当該状態マシンが最初の１６データビットを通してデータとプログラミングとの間の不一致なしで通過した場合（ＤＯＮＯＴＨＩＮＧビットはセットされない）、該入力交点バスコマンドは本マトリクスカードに関するものであり、残りのビットは何の出力がスイッチされるか、及びスイッチオンすべきかオフすべきかを指定する。これがスイッチオンコマンドである場合は、入力も指定される。
【００４８】
次の６ビット（ＩＨＡ、ＩＨＢ、ＩＴＡ、ＩＴＢ、ＩＴＣ及びＩＴＤ）は、入力番号の６個の最上位ビットである。歴史的に、データはＢＣＤフォーマットで、且つ、各桁の群では最下位ビットが最初に送信された。これが、これらビットのスクランブルされた性質の理由である。スーパ二進モードにおいては、これら６ビットは６ビットの二進数として扱うことができるが、図示のようにスクランブルされねばならない。残りの４入力ビットは交点バスコマンドの最後で見付けられる。各交点バスビットが各マトリクスカードにより受信されるにつれて、該ビットのプログラミングビットに対して比較される。データビットがプログラミングビットと一致すると（共に零、又は共に１）、当該状態マシンは次のビットへと継続する。入力交点バスデータビットが、該ビットの対応するプログラミングビットと一致しないと、該状態マシンはＳＷＩＴＣＨＯＦＦ状態へと移行する。一旦、ＳＷＩＴＣＨＯＦＦ状態になると、全ての後続する交点バスデータビットは無視される。上記データはプログラミングと一致しなかったので、該マトリクスカードは当該入力コマンドが自身の出力の１つに関するものであるが、自身の入力の１つに関するものではないことが分かる。この場合、このマトリクスカードは適切な出力ユニットのデジットを決定し、それをスイッチオフしなければならない。何れかの入力をスイッチオンするのは、何れかの他のマトリクスカードの責任である。スイッチオンすべきマトリクスカードは、この時点で、確認：ＣＯＮＦＩＲＭ信号を制御システムに返送する。該ＣＯＮＦＩＲＭビットは信号レベルの単なる変化で、データは含んでいない。ＣＯＮＦＩＲＭビットの目的は、制御システムに、要求された出力及び入力を含むマトリクスカードが存在し、この時点まで当該コマンドを正しく復号したことを通知することである。該ビットは、要求された交点が実際にスイッチされたことを保証するものではない。
【００４９】
ＲＥＶ、即ち“反転”ビットは、Ｖｅｎｕｓアナログステレオオーディオマトリクスカード上でのみ有効である。セットされた場合、“他の”レベルからの入力は、この出力／レベルにスイッチされる。これは、左右チャンネルのスワップを形成するか、モノラルソースから左及び右の両出力に供給するか、又は左＋右の加算的混合を行うために使用される。この最後の場合（Ｌ＋Ｒ）、ＩＨＢビットが、その通常の機能から“借用”され、利得制御ビットとなる。Ｌ＋Ｒ混合を実行する場合、ＩＨＢビットはセットされねばならず、これが６ｄＢの利得減衰を生じさせて、混合に起因する信号レベルの変化を補償する。このビットは、他のモデルのマトリクスカードによっては無視される。
【００５０】
ＳＶＯビットは各ビットに対するＳＡＬＶＯコマンドビットである。前述したように、ＳＡＬＶＯ機能は、幾つかの型式のマトリクスカード上でのみ実施化される。ＳＡＬＶＯ能力のないカード上では、このビットは何の機能も持たず、無視される。サポートされる場合、マトリクスカードは各出力に対してラッチングハードウェアに組み込まれた二重バッファ機能を有する。ＳＶＯビットがセットされていない場合、指定されたスイッチは即座に実行される。ＳＶＯビットがセットされている場合、現入力は凍結され、新たなソースが当該マトリクスカード上の二次ラッチに事前ロードされる。この事前ロードされた選択は、ＳＶＴ（保留転送）コマンドが受信されるまで保持される。マトリクスカード上の阻止回路が、如何なる後続のコマンド（ＳＡＬＶＯの又は通常の何れも）も、ＳＶＯを含むコマンドが一旦送られると、ＳＶＴコマンドが送られるまで、要求された出力に伝搬されるのを防止することに注意されたい。
【００５１】
ＳＶＴ（保留転送）コマンドは全体的な性質で、全体の経路指定スイッチャマトリクスの全ての出力及びレベルに同時に影響する。保留転送コマンドはＳＶＴビットのみをセットし、全ての他のビットを零にセットしたままとする。当該マトリクスカードにより受信された場合、如何なる及び全ての未決定のＳＡＬＶＯスイッチが実行され、以前に送信されたＳＡＬＶＯコマンドを有効にさせる。
【００５２】
ＯＵＴＰＵＴユニット及び入力ユニットは、交点バスコマンドの最後の８ビットである。ＯＵＴＰＵＴビット（ＯＵＡ、ＯＵＢ、ＯＵＣ及びＯＵＤ）であり、ＩＮＰＵＴビット（ＩＵＡ、ＩＵＢ、ＩＵＣ及びＩＵＤ）である。
表３
標準交点バスプロトコル
（元々は、ＴＶＳ−１０００スイッチャ上で使用された。最早、サポートされていない）

拡張交点バスプロトコル
（元々は、ＴＶＳ−２０００スイッチャ上で使用された。最早、サポートされていない）

スーパ交点バスプロトコル

スーパ二進交点バスプロトコル（ＳＢＣＢＰ）

次の世代に対する可能性のあるデータビット位置

制御ビット
ＳＶＴ
Ｍ
ＳＶＯ
ＲＥＶ
ＳＹＮＣ
ＶＩＸ
ＡＴ
ＳＰ
（ＧＡＩＮ）
出力するビット順序

【図面の簡単な説明】
【図１】
図１は、本発明の一実施例により形成された交点バス経路指定スイッチャ・マトリクス・デコーダの論理状態図である。
【図２】
図２は、本発明の一実施例により形成された交点バスコントローラの論理状態図である。
【図３】
図３は、本発明による図２に示した論理状態図により規定される交点バスコントローラの解説的実施例を示すブロック図である。

Claims

標準交点バスプロトコルを、強化交点バスを制御するように拡張する方法において、該方法が、
メッセージ系列内の１以上のビットの定義を、前記標準交点バスプロトコルを特定する第１の予め規定された指定から第２の予め規定された指定へ変更するステップであって、該第２の指定が、強化交点バスプロトコル又は前記標準交点バスプロトコルの一方を特定するための制御定義であるようなステップを有し、
前記強化交点バスプロトコルが前記標準交点バスプロトコルの拡張であると共に、該標準プロトコルと後方互換性があることを特徴とする方法。
請求項１に記載の方法において、
前記強化交点バスプロトコルに少なくとも１つの予備ビット定義を追加するステップを更に有し、該少なくとも１つの予備ビット定義は前記強化交点バスプロトコルの拡張を特定するために使用され、該拡張された強化交点バスプロトコルは前記強化及び標準交点バスプロトコルと後方互換性があることを特徴とする方法。
請求項１に記載の方法において、前記標準交点バスプロトコルは３２ビット直列プロトコルであり、前記強化交点バスプロトコルはｎビット直列プロトコルであり、ここで、ｎが３２より大きいことを特徴とする方法。
請求項１に記載の方法において、前記標準交点バスプロトコルはスーパ交点バスプロトコル又はウルトラ交点バスプロトコルの一方であることを特徴とする方法。
標準交点バスプロトコルを、強化交点バスを制御するように拡張する装置において、該装置が、
メッセージ系列内の１以上のビットの定義を、前記標準交点バスプロトコルを特定する第１の予め規定された指定から第２の予め規定された指定へ変更するように動作するコントローラであって、該第２の指定が、強化交点バスプロトコル又は前記標準交点バスプロトコルの一方を特定するための制御定義であるようなコントローラを有し、
前記強化交点バスプロトコルが前記標準交点バスプロトコルの拡張であると共に、該標準プロトコルと後方互換性があることを特徴とする装置。
請求項５に記載の装置において、前記コントローラは前記強化交点バスプロトコルに少なくとも１つの予備ビット定義を追加するように動作し、該少なくとも１つの予備ビット定義は前記強化交点バスプロトコルの拡張を特定するために使用され、該拡張された強化交点バスプロトコルは前記強化及び標準交点バスプロトコルと後方互換性があることを特徴とする装置。
請求項５に記載の装置において、前記標準交点バスプロトコルはスーパ交点バスプロトコル又はウルトラ交点バスプロトコルの一方であることを特徴とする装置。
経路指定スイッチャシステムにおいて対応する交点スイッチを選択的に制御する経路指定スイッチャマトリクス回路において、該経路指定スイッチャマトリクス回路が、
直列データストリームに動作的に結合される記憶レジスタであって、前記直列データストリームから受信されるデータを少なくとも一時的に記憶する記憶レジスタと、
前記記憶レジスタに動作的に結合されると共に、前記直列データストリームにおける各データビットを所定の期待値と比較する比較器を含むコントローラであって、前記データストリームにおける１以上のビットに応答して第１モード又は第２モードの少なくとも何れか一方において選択的に動作し、前記第１モードにおいては第１交点バスプロトコルが使用される一方、前記第２モードにおいては第２交点バスプロトコルが使用されるようなコントローラと、
を有することを特徴とする経路指定スイッチャマトリクス回路。
標準交点バスプロトコルを、強化交点バスを制御するように拡張するための製造物品において、該製造物品が１以上のプログラムを含むマシン読み取り可能な媒体を有し、前記１以上のプログラムは実行された場合に、
メッセージ系列内の１以上のビットの定義を、前記標準交点バスプロトコルを特定する第１の予め規定された指定から第２の予め規定された指定へ変更するステップであって、該第２の指定が、強化交点バスプロトコル又は前記標準交点バスプロトコルの一方を特定するための制御定義であるようなステップを実施し、
前記強化交点バスプロトコルが前記標準交点バスプロトコルの拡張であると共に、該標準プロトコルと後方互換性があることを特徴とする製造物品。
請求項９に記載の製造物品において、前記１以上のプログラムは、前記強化交点バスプロトコルに少なくとも１つの予備ビット定義を追加するステップを更に実施し、該少なくとも１つの予備ビット定義は前記強化交点バスプロトコルの拡張を特定するために使用され、該拡張された強化交点バスプロトコルは前記強化及び標準交点バスプロトコルと後方互換性があることを特徴とする製造物品。