JP2002009625A - 高速データ圧縮／復元用エントロピーコーデック - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】エントロヒ゜ー符号化を利用する任意の圧縮方式と共
に使用することが可能なエンコータ゛-テ゛コータ゛を提供する。 【解決手段】エントロヒ゜ー符号化されたテ゛ータを処理するため
のエンコータ゛-テ゛コータ゛を開示する。エンコータ゛-テ゛コータ゛は、レシ゛スタ
に受信されて格納されている固定長テ゛ータワート゛から抽出さ
れる可変長コート゛リート゛を受け取るためのヒ゛ットストリームハ゛ッファを
備える。可変長リート゛は、全てのヒ゛ットにテ゛ータがロート゛される
までヒ゛ットストリームハ゛ッファにロート゛され、ロート゛された時点で、テ゛
ータがヒ゛ットストリームハ゛ッファから読み出され、ヒ゛ットストリームハ゛ッファが
クリアされて新しいテ゛ータを受け取る準備ができる。復号化
中は、ヒ゛ットストリームハ゛ッファは、複数の可変長コート゛リート゛からな
る固定長テ゛ータリート゛を受け取る。これらのコート゛リート゛は、個
別に読み出されて、固定長レシ゛スタに入れられる。次に、
接続されたシステムによる更なる処理のために、固定長レシ゛ス
タの内容が読み出される。コントローラは、符号化処理と復号
化処理を連係させ及び制御するために設けられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的に、高速デ
ータ圧縮・復元のためのエントロピーエンコーダ−デコ
ーダに関する。より詳細には、エントロピー符号化手順
を組込んだ任意の圧縮方式と共に使用することができる
エントロピーエンコーダ−デコーダに関する。

【０００２】

【従来の技術】データ伝送およびデータ処理アプリケー
ションにおいて、データの処理または伝送の前かまたは
最中に種々の圧縮アルゴリズムに従ってデータを圧縮す
ることは一般に行われている。さらに、処理または伝送
の最中かまたは後に、圧縮された（符号化された）デー
タを復号化して、符号化データをその元の形式に戻すこ
とも一般に行われている。

【０００３】

【発明が解決しようとする課題】一般的な圧縮方式（ま
たはアルゴリズム）は、エントロピー符号化ステップと
して知られるものを組込んでいる。エントロピー符号化
ステップを組込んだこれら一般的なアルゴリズムの例に
は、ＬＺＷ、可逆（無損失）ＪＰＥＧ、Ｇ３、Ｇ４等が
ある。一般に、エントロピー符号化ステップを含む圧縮
方式は、可変長の出力ビットストリームを生成する。符
号化出力が可変長であるという性質を有しているため、
このデータの処理は、処理ハードウェアおよび中央処理
装置またはコントローラの一部に対し多大な計算労力を
要求する。

【０００４】典型的な圧縮ハードウェアは、一般的に、
１つの予め定義された圧縮アルゴリズムのみに従って処
理／符号化を行うように専用化されている。この制限の
ために、種々の圧縮アルゴリズムを使用して符号化され
たデータを処理し、または、伝送する場合、利用可能な
圧縮アルゴリズム／フォーマットの各々に適応するため
に、複数のハードウェアを実装する必要がある。このた
め、複数の圧縮アルゴリズムに従って符号化されたデー
タを処理または伝送することに関連するコストが増大す
る。

【０００５】本発明は、エントロピー符号化手順を組込
んだ任意の圧縮方式と共に使用することができるエンコ
ーダ−デコーダを提供する。

【０００６】

【課題を解決するための手段】本発明は、情報を符号化
および復号化するシステムおよび方法を提供する。簡単
に述べると、本システムは、アーキテクチャ上は以下の
ように構成することができる。すなわち、本システム
は、可変長のコードワードを受取って、格納するための
データレジスタと、データを受取るためのビットストリ
ームバッファと、制御レジスタからビットストリームバ
ッファ内の使用可能な最上位ビットに有効ビットをロー
ドするためのマルチプレクサと、ビットストリームバッ
ファのすべての使用可能ビットにデータの有効ビットが
ロードされたときにビットストリームバッファの内容を
受取るファーストインファーストアウト（ＦＩＦＯ）レ
ジスタと、ＦＩＦＯレジスタからのデータの読み出しを
開始するための割込み信号を生成する割込みコントロー
ラを備える。

【０００７】本発明の他の実施形態では、データを復号
化するためのデコーダが提供される。このデコーダは、
固定長符号化データワードデータを受取るための第１の
レジスタと、固定長符号化データワードを受取るための
ビットストリームバッファと、ビットストリームバッフ
ァからデータレジスタに可変長コードワードデータをロ
ードするためのマルチプレクサと、割込み信号を生成し
て、固定長符号化データの第１のレジスタへの書き込み
を開始するための割込みコントローラを備える。

【０００８】本発明は、また、符号化の方法を提供す
る。この場合、本方法は、以下のステップによっておお
まかに要約することができる。それらのステップとは、
可変長コードワードデータを受取るステップと、コード
ワードデータの有効ビットの数を決定するステップと、
すべての有効ビットが適合する（または、収容される）
場合にコードワードデータをビットストリームバッファ
にロードするステップである。すべての有効ビットがビ
ットストリームバッファに適合するわけではない（また
は、すべての有効ビットが収容されるわけではない）場
合、ビットストリームバッファに有効ビットの第１のセ
グメントをロードし、その後、ビットストリームバッフ
ァの内容をＦＩＦＯレジスタにロードし、部分的な有効
ビットの第２のセグメントをビットストリームバッファ
にロードする。

【０００９】以下のステップによっておおまかに要約す
ることができる、データを復号化する方法が提供され
る。すなわち、データワードを受取るステップと、デー
タワードをバッファにロードするステップと、可変長コ
ードワードをデータワードから読み出すステップと、可
変長コードワードを固定長レジスタにロードするステッ
プである。

【００１０】本発明の他のシステム、方法、特徴および
利点は、以下の図面および詳細な説明を吟味することに
より当業者には明らかとなろう。そのような追加のシス
テム、方法、特徴および利点は、本明細書内に含まれて
おり、従って本発明の範囲内のものであって、特許請求
の範囲によって保護されるべきものである。

【００１１】本発明は、添付図面を参照してより良く理
解することができる。図面の各要素は、必ずしも一定の
比率で示されているわけではなく、本発明の原理を明確
に示すことに重点を置いている。更に、各図面を通して
同じ参照番号は対応する部分を示している。

【００１２】

【発明の実施の形態】本発明は、エントロピー符号化手
順を組込んだ実質的にあらゆる圧縮方式と共に使用する
ことができるエンコーダおよびデコーダ（ＣＯＤＥＣ）
に関する。さらに、本発明は、符号化動作中かまたは復
号化動作中にデータを処理するために使用することがで
きるデータＦＩＦＯおよびバレルシフタを提供する。

【００１３】図１は、本発明のエントロピーＣＯＤＥＣ
を組み込んだシステムを示す。ローカルインタフェース
１２０を介してＣＯＤＥＣ１とインタフェースする中央
処理装置（ＣＰＵ）２が設けられている。

【００１４】図２に、本発明のエントロピーＣＯＤＥＣ
１の１実施形態を示す。ＣＯＤＥＣ１は、２つのモー
ド、すなわち符号化モードと復号化モードで動作する。
図２には、レジスタインタフェース１００、レジスタブ
ロック１１０およびローカルインタフェース１２０が示
されている。レジスタインタフェース１００は、ＣＰＵ
１０とインタフェースしており、レジスタブロック１１
０のレジスタへのデータの入力およびそれらのレジスタ
からのデータの読み出しを制御する。所与の時刻にＦＩ
ＦＯ１６０に格納されているデータワードのレベル／数
をカウントするためのカウンタ１７０が設けられてい
る。カウンタ１７０は、ＦＩＦＯ１６０に格納されたデ
ータワードのレベル／数がカウンタ１７０に一致する値
（または、それに相当する値）に到達すると割込みコン
トローラ１８０に入力を提供する。

【００１５】レジスタブロック１１０は、プットビット
長レジスタ１１０Ａ、プットビットコードレジスタ１１
０Ｂ、ＦＩＦＯレベルレジスタ１１０Ｃ、リセットレジ
スタ１１０Ｄ、制御レジスタ１１０Ｅ、フラッシュファ
ーストインファーストアウト（ＦＬＵＳＨ ＦＩＦＯ）
レジスタ１１０Ｆ、ゲットビットレジスタ１１０Ｇ、ビ
ットポインタレジスタ１１０Ｈおよびパックドアウトプ
ットワードレジスタ（packed output words register）
１１０Ｉを含む。また、マルチプレクサ１４０、ビット
ストリームバッファ１５０、及びファーストインファー
ストアウトレジスタブロック（ＦＩＦＯ）１６０の動作
を制御するコントローラ１３０も示されている。コント
ローラ１３０は、ＣＰＵ１０からの命令に従って動作す
る。ＦＩＦＯ１６０は、例えば、３２ビット×１６ワー
ドＦＩＦＯレジスタブロックである。マルチプレクサ１
４０はローカルインタフェース１２０に接続されてお
り、それを介してデータがレジスタブロック１１０との
間で転送される。

【００１６】リセットレジスタ１１０Ｄは、本発明のＣ
ＯＤＥＣ１の全ポインタとＦＩＦＯ１６０を含むハード
ウェアをリセットするために使用される書き込み専用レ
ジスタ（ライトオンリレジスタ）である。制御レジスタ
１１０Ｅは、図３に示すような制御ビットを表すデータ
を格納する。図３を参照すると、制御レジスタ１１０Ｅ
を、動作のモードに応じて、例えばビット０〜４が、Ｆ
ＩＦＯ１６０に格納することができるデータワードの最
大または最小レベル／数を表す予め定義された値、すな
わちＦＩＦＯ割込みレベルを表すように構成することが
できることがわかる。制御レジスタ１１０Ｅのビット５
は、符号化／復号化ビット（ＥＮ／ＤＥＣ）である。Ｅ
Ｎ／ＤＥＣビットの値は、ＣＯＤＥＣ１がＦＩＦＯ１６
０からのデータを復号化しているかまたはＦＩＦＯ１６
０に送るデータを符号化しているかを示す。ＥＮ／ＤＥ
Ｃビットが例えば０である場合、ＣＯＤＥＣ１は符号化
を行う。これはまた、符号化モードとも呼ばれる。ＥＮ
／ＤＥＣビットが例えば１である場合、ＣＯＤＥＣ１は
復号化を行う。これはまた、復号化モードと呼ばれる。
制御レジスタ１１０Ｅのビット６は、割込みイネーブル
ビットを表す。割込みイネーブル（ＩＥ）ビットは、例
えば、ＣＯＤＥＣ１がＣＰＵ１０に割込みを行うことが
できるようにする１（ＨＩＧＨ）となることができる。
制御レジスタ１１０Ｅの残りのビットは、可変長コード
ワードデータを収集するために使用される。このコード
ワードデータは、次に、制御レジスタ１１０Ｅから読み
出され、マルチプレクサ１４０を介してビットストリー
ムバッファ１５０に送られる。制御レジスタ１１０Ｅの
すべてのビットは、好ましくはリセット時にデフォルト
として０になる。

【００１７】ビットポインタレジスタ１１０Ｈについて
説明する。ビットポインタレジスタ１１０Ｈは、好まし
くは読み出し専用レジスタ（リードオンリレジスタ）で
あり、符号化モード中に、データをロードすることがで
きるビットストリームバッファ１５０内の次に使用可能
な最上位ビット（ＭＳＢ）を示すポインタ値を表すデー
タを格納する。ビットストリームバッファ１５０が、例
えば３２ビット長である場合、ビットポインタレジスタ
は、ビット０からビット３１までの３２ビットのうちの
１つを指すことができる。ビットストリームバッファ１
５０が一杯である場合、ビットポインタレジスタはビッ
ト０を指し、ビットストリームバッファ１５０が一杯で
あることを示す。ビットポインタレジスタが１〜３１の
値を示す場合、ビットストリームバッファ１５０はデー
タ入力を受入れるために使用することができるビットを
有している。例えば、ビットポインタレジスタ１１０Ｈ
が２８の値を示す場合、追加のデータをビットストリー
ムバッファ１５０の次のＭＳＢ２９で始まるビットスト
リームバッファ１５０にロードすることができる。要す
るに、ビットポインタレジスタ１１０Ｈの値は、データ
をロードすることができるビットストリームバッファ１
５０のＭＳＢビットを指定する。

【００１８】フラッシュＦＩＦＯレジスタ１１０Ｆをア
ドレス指定して、ビットストリームバッファ１５０に格
納されたデータをＦＩＦＯ１６０に書き込むことができ
る。ビットポインタレジスタ１１０Ｈの内容を、フラッ
シュＦＩＦＯレジスタ１１０Ｆへの書き込み前に読み出
すのが好ましい。

【００１９】ＦＩＦＯレベルレジスタ１１０Ｃの１例を
図４に示す。ここで、ビット０〜４はＦＩＦＯレベルを
格納するために使用されることが分かる。ＦＩＦＯレベ
ルは、追加のデータワード用に場所を空けるためにＦＩ
ＦＯ１６０の内容を読み出す前に、ＦＩＦＯ１６０にロ
ードすることができるデータワードの数を表す値であ
る。ＦＩＦＯレベルレジスタ１１０Ｃは、符号化モード
中と復号化モード中の両方において読み出すことができ
る。プットビットコードレジスタ１１０Ｂは、データレ
ジスタであって、出力データストリングに出力されるか
または書き込まれる次の可変ビット長コードワードを表
すデータを格納するために設けられる。プットビットコ
ードレジスタ１１０Ｂに書き込まれたデータは、好まし
くは右寄せされている。また、出力データストリングに
書き込まれるプットビットコードレジスタ１１０Ｂのビ
ットの数を示すデータを格納する、プットビット長レジ
スタ１１０Ａが設けられている。プットビット長レジス
タ１１０Ａに書き込まれたデータにより、ＣＯＤＥＣ１
はプットビットコードレジスタ１１０Ｂに格納されたコ
ードデータを実際に書き込む。好ましい実施形態では、
データはまず、プットビット長レジスタ１１０Ａへのデ
ータの書き込みの前に、プットビットコードレジスタ１
１０Ｂに書き込まれる。

【００２０】ゲットビットレジスタ１１０Ｇは、復号化
モード中に入力データストリームから可変ビット長コー
ドを抽出するために使用される。例えば、入力データス
トリームから次の５ビットを読み出したい場合は、値５
がゲットビットレジスタ１１０Ｇに書き込まれることに
なる。そして、ゲットビットレジスタ１１０Ｇの最下位
５ビットがコードワードを含むことになる。

【００２１】パックドアウトプットワードレジスタ１１
０Ｉについて説明する。例えば、コントローラまたは中
央処理装置（ＣＰＵ）ブロックの読み出し命令を介し
て、パックドアウトプットワードレジスタ１１０Ｉをア
クセス／アドレス指定することができる。パックドアウ
トプットワードレジスタ１１０Ｉのアドレス指定された
空間に含まれるデータを読み出すことにより、次の圧縮
データワードがＦＩＦＯ１６０からＣＰＵ１０に出力さ
れる。

【００２２】符号化モード中、データは概ね、マルチプ
レクサ１４０からビットストリームバッファ１５０、さ
らにＦＩＦＯ１６０に流れ、復号化モードでは、データ
は概ね、ＦＩＦＯ１６０からビットストリームバッファ
１５０、さらにマルチプレクサ１４０に流れることに留
意されたい。

【００２３】符号化モード 符号化モードでは、ＦＩＦＯ割込みレベルおよび割込み
イネーブルビットがセットされるよう、データが制御レ
ジスタ１１０Ｅに書き込まれる。符号化／復号化ビット
は、符号化を行うようセットされる。符号化されるデー
タは、プットビットコードレジスタ１１０Ｂにロードさ
れる。このデータは、可変長データワードからなる。コ
ントローラ１３０により、マルチプレクサ１４０は、固
定長データワードからビットストリームバッファ１５０
に有効ビットを読み出すために、プットビットコードレ
ジスタ１１０Ｂからその有効ビットを選択する。

【００２４】ビットストリームバッファ１５０のすべて
のビットがロードされると、その内容は、ファーストイ
ン／ファーストアウト（ＦＩＦＯ）レジスタ１６０にシ
フトインされる。ＦＩＦＯレジスタブロック１６０は、
任意の特定の時刻にＦＩＦＯレジスタ１６０に含まれて
いる３２ビットワードの数をカウントするカウンタ１７
０に関連付けられている。カウンタ１７０のカウント値
は、ＦＩＦＯレベルレジスタ１１０ＣにＦＩＦＯレベル
データとして格納される。このデータは、ＦＩＦＯ１６
０に対してデータの読み出しまたは書き込みを行うか否
かを決定するためにＣＰＵ１０により使用することがで
きる。例えば、ＣＰＵ１０は、ＦＩＦＯレベルレジスタ
１１０Ｃをポーリングすることができ、ＦＩＦＯレベル
レジスタ１１０Ｃに格納されているＦＩＦＯレベルデー
タが、制御レジスタ１１０Ｅに格納されているＦＩＦＯ
割込みレベルデータに一致すると、動作モードに応じ
て、データをＦＩＦＯ１６０から読み出し、またはＦＩ
ＦＯ１６０に書き込むことができる。また、カウンタ１
７０の値が、制御レジスタ１１０Ｅに格納されているＦ
ＩＦＯ割込みレベルデータの内容に一致する場合、デー
タを、ＦＩＦＯ１６０から読み出し、またはＦＩＦＯ１
６０に書き込むことができる。この場合、割込みコント
ローラ１８０は、割込み信号をＣＰＵ１０に送ることに
より、ＣＰＵ１０がＦＩＦＯレジスタ１６０からその内
容を読み出す時（符号化モード中）であるか、またはＦ
ＩＦＯレジスタ１６０に内容を書き込む時（復号化モー
ド中）であることが示される。

【００２５】図５は、本発明の符号化方法を示すフロー
チャートを示す。図２および図５を参照すると、プット
ビット長レジスタ１１０Ａをアドレス指定して、コード
ワードを、例えば、プットビットコードレジスタ１１０
Ｂにロードする（５００）。コードワードは可変長であ
るが、これは、エントロピー符号化処理の結果でもあ
る。プットビットコードレジスタ１１０Ｂは、ビットが
固定数（長）である。可変長コードワードの長さは、プ
ットビット長レジスタ１１０Ａに格納される。プットビ
ットコードレジスタ１１０Ｂにロードされる可変長コー
ドワードデータが、プットビットコードレジスタ１１０
Ｂの使用可能な記憶ビットすべてを必要とするとは限ら
ない。可変長コードワードデータは、プットビットコー
ドレジスタ１１０Ｂにロードされると、プットビットコ
ードレジスタ１１０Ｂの使用可能なすべてのビットを占
有する場合もしない場合もある。プットビットコードレ
ジスタ１１０Ｂが例えば１６ビット長であり、４ビット
の可変長コードワードがプットビットコードレジスタ１
１０Ｂにロードされるものとする。可変長コードワード
データを実際に格納するプットビットコードレジスタ１
１０Ｂの４ビットを有効ビットと呼ぶ。次に、プットビ
ットコードレジスタ１１０Ｂの有効ビットの数が、ゲッ
トビットレジスタ１１０Ｇに以前格納されたデータ値を
参照することにより決定される（５０１）。この決定
は、コントローラ１３０によって行われる。しかし、か
かる決定をＣＰＵ１０によって行うこともできる。次
に、全ての有効ビットがビットストリームバッファ１５
０の残りのオープンビットに適合するか判断される（５
０２）。適合する場合、これらの有効ビットは、ビット
ストリームバッファ１５０の残りのオープンビットにロ
ードされ（５０３）、その後、固定長データワードとし
て読み出される（５１１）。

【００２６】また、有効ビットの全てがビットストリー
ムバッファ１５０に適合するわけではない場合は、有効
ビットのどれかがビットストリームバッファ１５０に適
合するか判断される（５０４）。有効ビットの一部がビ
ットストリームバッファ１５０に適合する場合、それら
（部分的有効ビットの第１のセット）はビットストリー
ムバッファ１５０にロードされ（５０５）、ビットスト
リームバッファ１５０の使用可能なビットすべてを充填
する。次に、ビットストリームバッファ１５０の内容
が、ファーストイン／ファーストアウト（ＦＩＦＯ）レ
ジスタ１６０に読み出される（５０６）。その後、ビッ
トストリームバッファ１５０のいかなるデータもクリア
され、部分的有効ビットの第２のセットがビットストリ
ームバッファ１５０にロードされる（５０７）。このプ
ロセスを図７に示すが、これについては後述する。

【００２７】ビットストリームバッファ１５０がすでに
データで一杯になっているために、有効ビットのいずれ
もビットストリームバッファ１５０に適合しない場合、
ビットストリームバッファ１５０の内容はＦＩＦＯ１６
０にロードされる（５０８）。ＦＩＦＯ１６０が一杯の
場合（５０９）は、その内容は空にされる（５１０）。
ＦＩＦＯ１６０はカウンタ１７０に関連付けられてい
る。カウンタ１７０は、例えば、ＦＩＦＯ１６０に実際
にロードされている３２ビットワードの数のカウントを
保持する。カウンタ１７０のカウント（値）が制御レジ
スタ１１０Ｅに格納されているＦＩＦＯ割込みレベル値
に一致する場合は、割込みコントローラ１８０が割込み
を発生してＣＰＵ１０に送る。次に、ＣＰＵ１０が、Ｆ
ＩＦＯ１６０から予め決められた数のワードを読み出
す。これによって、ビットストリームバッファ１５０か
ら追加のコードワードデータを受取るために、ＦＩＦＯ
１６０内に利用可能な空きが作られる。

【００２８】復号化モード 図６は、本発明の復号化方法を示すフローチャートであ
る。復号化モードでは、制御レジスタ１１０ＡにＦＩＦ
Ｏ割込みレベルと割込みイネーブルビットをセットする
ようデータを書き込む。符号化／復号化ビットは、復号
化にセットされる。固定長データワードを、例えばＦＩ
ＦＯ１６０にロードするために、ゲットビットレジスタ
１１０Ｇをアドレス指定する。ビットストリームバッフ
ァ１５０は、ＦＩＦＯ１６０から固定長データワードを
受取る。固定長データワードは、複数の可変長コードワ
ードからなる。ゲットビットレジスタ１１０Ｇに格納さ
れているデータ長情報に従って、ビットストリームバッ
ファ１５０から可変長コードワードが読み出される。次
に、マルチプレクサ１４０が、可変長コードワードをゲ
ットビットレジスタ１１０Ｇに送り、そして、そこか
ら、その可変長コードワードが固定長コードワードとし
て読み出される。マルチプレクサ１４０、ビットストリ
ームバッファ１５０およびＦＩＦＯ１６０の動作は、レ
ジスタブロック１１０に格納されたデータに従ってコン
トローラ１３０によって制御される。ビットストリーム
バッファ１５０にロードされた固定長コードワードから
すべての可変長コードワードが読み出されると、他の固
定長コードワードがＦＩＦＯ１６０から取り出されてビ
ットストリームバッファ１５０にロードされる。

【００２９】ＦＩＦＯ１６０は、例えば、３２ビット×
１６ワードのＦＩＦＯレジスタである。カウンタ１７０
は、所与の時刻にＦＩＦＯ１６０に格納されているデー
タワードの数のカウントを保持し、この値をＦＩＦＯレ
ベルレジスタ１１０Ｃに格納する。ＦＩＦＯレベルレジ
スタ１１０Ｃに格納された値が制御レジスタ１１０Ｅに
格納されたＦＩＦＯ割込みレベル値に一致すると、割込
みコントローラ１８０は割込み信号を生成する。この割
込み信号はＣＰＵ１０に送られるが、ＣＰＵ１０は、追
加の固定長データをＦＩＦＯ１６０にロードすることに
よってこれに応答する。

【００３０】図７は、本発明の符号化モード動作中に、
可変長コードワードの有効ビットをプットビットコード
レジスタ１１０Ｂから読み出して、ビットストリームバ
ッファ１５０にロードする方法を示す。図７は、また、
本発明の復号化モード動作中に、固定長コードワードを
ビットストリームバッファ１５０から読み出して、プッ
トビットコードレジスタ１１０Ｂにロードする方法を示
す。ビットストリームバッファ１５０Ａは、第１の部分
的データセットを含む可変長コードワードの有効ビット
が、ビットストリームバッファ１５０の使用可能なビッ
トを完全に充填した後の、ビットストリームバッファ１
５０の状態を示す。ビットストリームバッファ１５０Ｂ
は、可変長コードワードの第２の部分的セットがビット
ストリームバッファ１５０にロードされた後の、ビット
ストリームバッファ１５０の状態を示す。

【００３１】ビットストリームバッファ１５０は、初期
状態では空であって、すべてのビットがデータを受入れ
るために使用可能となっている。図７では、ビットスト
リームバッファ１５０を１６ビットレジスタとして示し
ているが、好ましい実施形態では、ビットストリームバ
ッファ１５０は３２ビット長である。尚、ビットストリ
ームバッファ１５０は任意の長さにすることができる。

【００３２】符号化モード動作に関し、第１のコードワ
ード７００の有効ビット７０１〜７０４が、使用可能な
ビットストリームバッファ１５０Ａの最上位４ビットに
ロードされることが分かる。その後、コードワード８０
０の有効ビット８０１〜８０６が、使用可能なビットス
トリームバッファ１５０Ａの次の最上位ビットにロード
される。次に、コードワード９００の有効ビット９０１
〜９０３が、使用可能なビットストリームバッファ１５
０Ａの次の最上位ビットにロードされる。コードワード
１０００の場合には、データの６つの有効ビット１００
１〜１００６がある。しかしながら、ビットストリーム
バッファ１５０Ａには、データを受取るために使用可能
なビットとして３ビットしか残っていない。この場合、
ビット１００１〜１００３は、ビットストリームバッフ
ァ１５０Ａの残りの使用可能なビットにロードされる。
次に、ビットストリームバッファ１５０Ａの内容が読み
出されてＦＩＦＯ１６０に格納される。そして、ビット
ストリームバッファ１５０はクリアされ（１５０Ｂ）、
追加のデータビットを受取るためにオープンとなる。そ
の後、残りのビット１００４〜１００６が、ビットスト
リームバッファ１５０Ｂの最上位ビットに書き込まれ
る。これは、ビットストリームバッファ１５０の使用可
能なすべてのビットに有効なコードワードデータがロー
ドされるまで、あるいはロードするコードワードデータ
が無くなるまで続く。

【００３３】復号化動作の場合、可変長コードワード７
０１〜７０４が、ビットストリームバッファ１５０Ａか
ら読み出されてプットビットコードレジスタ１１０Ｂに
ロードされる。次に、プットビットコードレジスタ１１
０Ｂが読み出されてクリアされる。その後、可変長コー
ドワード８０１〜８０６がビットストリームバッファ１
５０Ａから読み出され、プットビットコードレジスタ１
１０Ｂにロードされる。これは、すべての可変長コード
ワードがビットストリームバッファ１５０Ａから読み出
されるまで続く。可変長コードワード１００１〜１００
３が読み出されてプットビットコードレジスタ１１０Ｂ
にロードされると、これらのビットが全コードワードの
部分的なセグメントでしかないことが認められる。この
場合、プットビットコードレジスタ１１０Ｂは、すぐに
は読み出されずクリアされない。しかしながら、別の可
変長ワードがビットストリームバッファ１５０Ｂに書き
込まれる。そして、可変長コードワードの第２のセグメ
ント、すなわちビット１００４〜１００６がビットスト
リームバッファ１５０Ｂから読み出されてプットビット
コードレジスタ１１０Ｂにロードされる。その後、プッ
トビットコードレジスタ１１０Ｂが読み出され、そのデ
ータがクリアされる。

【００３４】本明細書ではビットストリームバッファ１
５０を１６ビットレジスタとして示したが、これに限ら
ず、例えば、８ビットレジスタ、３２ビットレジスタま
たは６４ビットレジスタ（これらには限定されないが）
などの、特定の目的に適した任意のサイズのレジスタと
して実施することができる。同様に、マルチプレクサ１
４０およびＦＩＦＯ１６０を、対象とするアプリケーシ
ョンに最適な任意のビット長で実施することができる。

【００３５】本発明の方法は、ハードウェア、ソフトウ
ェア、ファームウェアまたはそれらの組合せにより実施
することができる。好ましい実施形態では、メモリに格
納され、適切な命令実行システムによって実行される、
ソフトウェアまたはファームウェアにより、互いの利用
関係を仲介する方法が実施される。代替的な実施形態と
して、ハードウェアで実施する場合は、互いの利用関係
を仲介する方法を、本技術分野で周知である以下の技術
のいずれか、または、それらの組合せによって実施する
ことができる。それらは、データ信号に基づいて論理機
能を実施する論理ゲートを有する個別の論理回路、適切
な組合せ論理ゲートを有する特定用途向け集積回路（Ａ
ＳＩＣ）、プログラマブルゲートアレイ（ＰＧＡ）、フ
ィールドプログラマブルゲートアレイ（ＦＰＧＡ）等で
ある。

【００３６】図５および図６のフローチャートは、本発
明の符号化および復号化方法を実施することが可能なア
ーキテクチャ、機能および動作の例を示すものである。
この場合、各ブロックは、モジュール、セグメントまた
は符号の一部を表しており、指定された論理機能を実施
するための１つまたは複数の実行可能な命令を有してい
る。また、いくつかの代替実施態様では、ブロックに示
す機能を、図５または図６に示す順序とは異なる順序で
実施することができる。例えば、図５または図６に連続
して示されている２つのブロックは、それらの機能に応
じて、実際には実質的に同時に実行され、あるいは、逆
の順序で実行される場合もある。

【００３７】本発明の上述した実施形態、特に「好まし
い」実施形態は、実施可能な単なる例であり、本発明の
原理を明瞭に理解できるように示したものである。発明
の思想および原理から実質的に逸脱することなく、発明
の上述した実施形態に対して、多くの変形および修正を
行うことができる。かかる変更および修正は全て、本明
細書の開示範囲および本発明の範囲に含まれるものであ
って、特許請求の範囲によって保護されるべきものであ
る。

【００３８】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 １．データを符号化するためのエンコーダであって、デ
ータの有効ビットを含む可変長コードワードを受取って
格納するための、予め決められたビット数からなるデー
タレジスタ（１１０Ｂ）と、データを受取るための、予
め決められたビット数からなるビットストリームバッフ
ァ（１５０）と、前記ビットストリームバッファ（１５
０）における使用可能な最上位ビットに前記有効ビット
をロードするためのマルチプレクサ（１４０）と、前記
ビットストリームバッファ（１５０）のすべての使用可
能ビットにデータの前記有効ビットがロードされたとき
に、前記ビットストリームバッファ（１５０）の内容を
受取るための、複数の使用可能なマルチビットレジスタ
を有するファーストインファーストアウト（ＦＩＦＯ）
レジスタ（１６０）と、前記ＦＩＦＯレジスタ（１６
０）からのデータの読み出しを開始するために割込み信
号を生成するための割込みコントローラ（１８０）を備
える、エンコーダ。 ２．前記マルチプレクサ（１４０）は、バレルシフトレ
ジスタからなる、上項１のエンコーダ。 ３．前記ＦＩＦＯレジスタ（１６０）に格納されたマル
チビットワードの数をカウントするためのカウンタ（１
７０）をさらに備える、上項１のエンコーダ。 ４．前記割込みコントローラ（１８０）は、前記カウン
タ（１７０）が予め決められた割込み値に達すると前記
割込み信号を生成する、上項３のエンコーダ。 ５．データを復号化するためのデコーダであって、可変
長コードワードを含む固定長の符号化されたデータワー
ド（以下、固定長符号化データワード）からなるデータ
を受取るための、複数の使用可能なマルチビットレジス
タを備える第１のレジスタ（１６０）と、前記固定長符
号化データワードを受取るための、予め決められたビッ
ト数からなるビットストリームバッファ（１５０）と、
前記ビットストリームバッファ（１５０）から、前記可
変長コードワードを受取って格納するための固定ビット
数からなるデータレジスタ（１１０Ｂ）に、前記可変長
コードワードをロードするためのマルチプレクサ（１４
０）と、前記第１のレジスタへの前記固定長符号化デー
タワードの書き込みを開始するために、割込み信号を生
成するための割込みコントローラ（１８０）を備える、
デコーダ。 ６．前記マルチプレクサ（１４０）は、バレルシフトレ
ジスタからなる、上項５のデコーダ。 ７．前記ＦＩＦＯレジスタ（１６０）に格納されたマル
チビットワードの数をカウントするためのカウンタ（１
７０）をさらに備える、上項５のデコーダ。 ８．前記割込みコントローラ（１８０）は、前記カウン
タが予め決められた割込み値に達すると前記割込み信号
を生成する、上項７のデコーダ。 ９．データを符号化する方法であって、可変長コードワ
ードデータを受取るステップ（５００）と、前記可変長
コードワードデータの有効ビットの数を決定するステッ
プ（５０１）と、前記コードワードデータの有効ビット
を記憶レジスタにロードするステップ（５０３）と、前
記記憶レジスタの内容を固定長データワードとして読み
出すステップ（５１１）を含む方法。 １０．データを復号化する方法であって、複数の可変長
コードワードからなる固定長データワードを受取るステ
ップ（６００）と、ビットポインタ値に従って可変長コ
ードワードを読み出すステップ（６０２）と、前記可変
長コードワードを固定長コードレジスタにロードするス
テップ（６０４）と、前記固定長コードレジスタから前
記可変長コードワードを復号化された固定長データワー
ドとして読み出すステップ（６０９）を含む方法。

【００３９】本発明の概要は次のようである。エントロヒ゜ー
符号化されたテ゛ータを処理するためのエンコータ゛-テ゛コータ゛(1)を
開示する。エンコータ゛-テ゛コータ゛(1)は、レシ゛スタ(110B)に受信さ
れて格納されている固定長テ゛ータワート゛から抽出される可変
長コート゛ワート゛を受け取るためのヒ゛ットストリームハ゛ッファ(150)を備
える。可変長ワート゛は、全てのヒ゛ットにテ゛ータがロート゛されるま
でヒ゛ットストリームハ゛ッファ(150)にロート゛され、ロート゛された時点
で、テ゛ータがヒ゛ットストリームハ゛ッファ(150)から読み出され、ヒ゛ットス
トリームハ゛ッファ(150)がクリアされて新しいテ゛ータを受け取る準備
ができる。復号化中は、ヒ゛ットストリームハ゛ッファ(150)は、複数
の可変長コート゛ワート゛からなる固定長テ゛ータワート゛を受け取る。
これらのコート゛ワート゛は、個別に読み出されて、固定長レシ゛ス
タ(110B)に入れられる。次に、接続されたシステムが更に処
理するために、固定長レシ゛スタ(110B)の内容が読み出され
る。コントローラ(130)は、符号化処理と復号化処理を連係さ
せ及び制御するために設けられる。

【００４０】

【発明の効果】本発明のCODEC（エンコーダ−デコー
ダ）は、エントロピー符号化を用いる任意の圧縮方式と
共に使用することができるので、各種圧縮アルゴリズム
に対応するために複数のハードウエアを実装する必要が
ない。

【図面の簡単な説明】

【図１】本発明のＣＯＤＥＣを組込んだシステムを示す
図である。

【図２】本発明のＣＯＤＥＣの詳細ブロック図である。

【図３】制御レジスタを示す図である。

【図４】ＦＩＦＯレベルレジスタを示す図である。

【図５】本発明の符号化方法を示すフローチャートであ
る。

【図６】本発明の復号化方法を示す図である。

【図７】可変長コードワードをビットストリームバッフ
ァ１５０にロード／アンロードするプロセスを示す図で
ある。

【符号の説明】

１１０Ｂ プットビットコードレジスタ １１０Ｅ 制御レジスタ １４０ マルチプレクサ １５０ ビットストリームバッファ １６０ ＦＩＦＯ １７０ カウンタ １８０ 割込みコントローラ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C059 ME01 ME13 UA02 UA05 UA34 5J064 AA02 BA09 BC01 BC02 BC04 BC14 BD00

Claims (1)

【特許請求の範囲】
1. 【請求項１】データを符号化するためのエンコーダであ
   って、 データの有効ビットを含む可変長コードワードを受取っ
   て格納するための、予め決められたビット数からなるデ
   ータレジスタ（１１０Ｂ）と、 データを受取るための、予め決められたビット数からな
   るビットストリームバッファ（１５０）と、 前記ビットストリームバッファ（１５０）における使用
   可能な最上位ビットに前記有効ビットをロードするため
   のマルチプレクサ（１４０）と、 前記ビットストリームバッファ（１５０）のすべての使
   用可能ビットにデータの前記有効ビットがロードされた
   ときに、前記ビットストリームバッファ（１５０）の内
   容を受取るための、複数の使用可能なマルチビットレジ
   スタを有するファーストインファーストアウト（ＦＩＦ
   Ｏ）レジスタ（１６０）と、 前記ＦＩＦＯレジスタ（１６０）からのデータの読み出
   しを開始するために割込み信号を生成するための割込み
   コントローラ（１８０）を備える、エンコーダ。