JPS63227126A - ２値イメ−ジ圧縮・伸長ｌｓｉ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） 本発明は、２値イメージ圧縮・伸長ＬＳＩに関する。

（従来の技術） ２値イメージ圧縮・伸長ＬＳＩは符号データ、画像デー
タ、２進数データが入力され、圧縮または伸長処理を行
い、圧縮または伸長された符号データ、画像データ、２
進数データを出力するものである。

符号データ、画像データ、２進数データは外部装置より
ビット並列の形で２値イメージ圧縮・伸長ＬＳＩに入力
されるが、外部装置の出力はその種類によって、ビット
の並び順が異なっているのが現状である。

例えば、装置αが各々１バイトの符号データ、画像デー
タ、２進数データをＣＯ，Ｃ１，Ｃ２，・・・Ｃ７（符
号データ）　、１０．　＋１．１２．・・・、１７（画
像データ）、ＢＯ，Ｂ１．　Ｂ２．・・・、Ｂ７（２進
数データ）のビット並び順で１バイト１１位に出力した
とすると、装置βでは同じデータを０７．　ＣＢ、　Ｃ
５，・・・、Ｃ０１１７，１６゜１５、・・・、　　１
０、Ｂ７．　Ｂｅ、　Ｂ５．・・・、　ＢＯのビット並
び順で出力し、装置γでは、ＣＯ，ＣＩ、　Ｃ２，・・
・、　Ｃ７，１０゜！１．１２．・・・１７、Ｂ７．　
Ｂ６．８５．・・・、　ＢＯの様に出力する。

また、圧縮・伸長ＬＳＩがデータを外部記憶装置に出力
する場合も同様である。

２値イメージ圧縮・伸長ＬＳＩとしては、外部装置のタ
イプにかかわらず、外部装置と圧縮・伸長ＬＳＩ間に特
別な回路を持つことなく処理できることが望ましい。そ
のため、従来の圧縮・伸長ＬＳＩでは、ＬＳＩの内部に
ビット順入替えの変換回路を持ち、場合分けを行うため
の制御回路を持つことでサポートしていた。

（発明が解決しようとする問題点） ところで上記従来例に従えば、ＬＳＩの内部にビット順
入替えの変換回路と場合分けを行うための制御回路を持
っているため、制御が複雑である上に、メインのデータ
バスにこの様な制御回路やビット順入替えの為の変換回
路が入るため処理速度が上がらないという欠点があった
。

本発明の目的は、２値イメージ圧縮・伸長ＬＳＩに、デ
ータを入出力する外部装置の種別により必要となる制御
回路の単純化とビット順入替えの為の変換回路をメイン
データバスからはずすことにより圧縮・伸長の高速処理
が実現できる装置を提１共することにある。

［発明の構成］ （問題点を解決するための手段） 本発明の２値イメージ圧縮・伸長ＬＳＩは圧縮・伸長の
高速処理を行う構成としたものである。

そのために、本発明の２値イメージ圧縮・伸長ＬＳＩは
、外部装置との間で画像データ、符号データの圧縮・伸
長処理を行う圧縮・伸長処理部と、上記データの転送が
なされる第１のデータバスと、上記画像データ、符号デ
ータに関連して転送される２進数データのビット入れ替
えを行なうデータ変換回路と、外部装置との間で２進数
データの転送がなされる上記第１のデータバスとは独立
した第２のデータバスと、コマンドによりセット／リセ
ットされるレジスタを内蔵し、ここでセットされるコマ
ンドに基づき上記データ変換回路の制御を行なう制御回
路とで構成される。

（作用） 上記構成において、圧縮・伸長処理部は外部装置との間
で画像データ、符号データの圧縮・伸長処理を行う。第
１のデータバスは、上記データの転送がなされる。デー
タ変換回路は、上記画像データ、符号データに関連して
転送される２進数データのビット入れ替えを行なう。第
２のデータバスは、外部装置との間で２進数データの転
送がなされる。制御回路は、コマンドによりセット／リ
セットされるレジスタを内蔵し、ここでセットされるコ
マンドに基づき上記データ変換回路の制御を行なう。

このことにより、符号データ、画像データ、２進数デー
タの圧縮・伸長の高速処理が実現できる。

（実施例） 以下、本発明の一実施例を図面を参照しながら説明する
。第１図は本発明の一実施例を示すブロック図である。

１は処理部である。２はデータバスであり、前記処理部
１と外部装置を接続する。

３は変換回路である。４はデータバスであり、外部装置
と前記変換回路３を接続する。５は制御回路である。６
はデータバスであり、前記変換回路３と前記制御回路５
を接続する。７はデータバスであり、前記処理部１と前
記制御回路５を接続する。本実施例では外部装置から受
取るデータは１バイト単位の８ｂｉｔ並列で入力し、デ
ータの出力は１バイト又は２バイト（１ワード）単位の
ｂｉ１並列で出力する。

また、外部装置とのデータ入出力に関しては画像データ
と符号データに関しては両方ともにビット順入替えの変
換を行うか、行わないかの２通りしかなく、画像データ
は変換を行い、符号データは変換を行わない、または、
その逆といったパターンは存在しない。このため本実施
例では画像データ、符号データの変換を要する場合には
、第２図に示す様に外部装置の出力と２値イメージ圧縮
・伸長ＬＳＩとの入力とを変換を施す様に接続しておく
。圧縮・伸長ＬＳＩの出力と外部装置の人力も同様であ
る。こうすることにより、ＬＳＩ内部でビット順入替え
変換を行わなければならないデータは２進数データのみ
となる。

第２図は、符号データ、画像データのビット順入替えを
行う場合の外部装置と圧縮・伸長ＬＳＩの接続を示して
いる。

第３図は、制御回路５のアドレスの具体例を示している
。

第４図は、２進数データのビット入替えを示している。

第５図は、２進数データバスの変換回路３の一例を示し
ている。

次に、本発明に動作について詳細に説明する。

第１図において、２値イメージの圧縮・伸長動作に先立
ち、入力される２進数データに変換を施すか否かのコマ
ンドをデータバス４．６を介して制御回路５にセットす
る。具体的には第３図アドレス１のビット５のフリップ
フロップＦＡＸＭを１または０をセットする。

また、２進数データも同様に制御回路５にセットされる
（第３図のアドレス４，５．６）。この時、先に制御回
路５にセットされたコマンドに従って変換回路４で２進
数データ（８ビツト）のビット順処理が行われる。変換
後のビット対応を第４図に示す。

従って変換を要する場合、外部装置より送られてくる２
進数データは第３図ＦＡＸＭ−１の時のようなビット順
であり、これに変換を施すことにより、２値イメージ圧
縮・伸長ＬＳＩの読める形に変換される（ＦＡＸＭ−０
の時に相当）。

制御回路５の出力側にも同様な変換回路を持つ事により
（第５図−２）、第３図ＦＡＸＭ−１の時に様な形で２
進数データを出力する事ができる。

第３図アドレス４．５．６にセットされる２進数データ
は処理部１に出力・され、圧縮・伸長処理を制御する。

このように、２値イメージ圧縮・伸長ＬＳＩに複雑な制
御回路を持つことなく、かつビット並び順入替えの為の
変換回路と共にメインデータバスからはずしたことによ
り圧縮・伸長処理の高速化がはかれる。

［発明の効果］ 以上説明の様に、２値イメージ圧縮・伸長ＬＳＩにデー
タを入出力する外部装置の種別により必要となる制御回
路の単純化とビット順入替えの為の変換回路をメインデ
ータバスからはずす事により圧縮・伸長処理の高速化が
はかれる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
符号データ、画像データの外部装置と２値イメージ圧縮
・伸長ＬＳＩの接続を示す図、第３図は制御回路のアド
レスの具体例を示す図、第４図は２進数データのビット
入替えを示す図、第５図は２進数データバスの変換回路
の一例を示す図である。 １・・・圧縮・伸長処理部 ２．４．６．７・・・データバス ３・・・変換回路 ５・・・制御回路 第１図 第２図 第４図

Claims (1)

【特許請求の範囲】
1. 外部装置との間で画像データ、符号データの圧縮・伸長
   処理を行う圧縮・伸長処理部と、上記データの転送がな
   される第１のデータバスと、上記画像データ、符号デー
   タに関連して転送される２進数データのビット入替えを
   行うデータ変換回路と、外部装置との間で２進数データ
   の転送がなされる上記第１のデータバスとは独立した第
   ２のデータバスと、コマンドによりセット／リセットさ
   れるレジスタを内蔵し、ここでセットされるコマンドに
   基づき上記データ変換回路の制御を行う制御回路とを具
   備することを特徴とする２値イメージ圧縮・伸長ＬＳＩ
   。