JPH10150360A - ウィンドウクロック信号発生方法及びウィンドウクロック信号発生回路 - Google Patents

Abstract

(57)【要約】 【解決課題】 ウィンドウクロック信号のアクティブフ
ェーズ中の信号周波数の２倍の周波数を有する主信号を
用いることなく、所望のウィンドウクロック信号を作成
し、及び供給する方法及びその装置を提供する。 【解決手段】 主クロック信号から分周器を用いて、主
クロック信号の２の整数乗分の１の周波数を持つ２つの
分周信号を作成し、次にその分周信号の一方を位相シフ
トし、互いに主クロック信号の半周期分位相のずれた２
つの信号とし、そして、その両信号の論理和をとること
でＡＮＤ信号を作成する。更に、そのＡＮＤ信号を２つ
に分け、互いに主クロック信号の半周期分だけ位相のず
れた２つの信号とし、その排他的論理和をとることで、
ウィンドウクロック信号が発生する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、タイミング（クロ
ック）信号を用いるデジタル装置における制御方法に関
し、特に、所定の周波数の信号が発生するアクティブフ
ェーズと信号が発生しないインアクティブフェーズとが
連続することを特徴とするクロック信号である特定の
「ウィンドウ」クロック信号を作成する方法および装置
に関する。

【０００２】

【従来の技術】パイプラインに直列に入力されるデータ
ブロックからの並列データを処理するために、いわゆる
シストリック法により並列に作動する同一のパイプライ
ンを複数用いる処理装置においては、アクティブフェー
ズとインアクティブフェーズとが交互にくり返され、ア
クティブフェーズがインアクティブフェーズと異なる期
間となるような、一般的にウィンドウクロックと定義さ
れている特定のタイミング信号乃至クロック信号を利用
するのが便利であり、また必要である。

【０００３】それは、例えば、いわゆる動き推定器にお
いて必要となる。動き推定器とは、基準フレーム（Ｒ
Ｆ：ｒｅｆｅｒｅｎｃｅ ｆｒａｍｅ）を使ってビデオ
フレーム（ＶＦ：ｖｉｄｅｏ ｆｒａｍｅ）内の動きの
推定値を計算するデジタルプロセッサーである。ビデオ
フレームを分割して形成した、例えば１６×１６画素の
数ブロックのそれぞれが、そのビデオフレーム（ＶＦ）
中の特定ブロックの位置により決定されるサーチ区域内
にある対応するブロックか、又は基準フレーム（ＲＦ）
と同等のブロックと比較される。例えば、サーチ区域の
サイズが４６×４６画素だとすると、動き推定器での比
較が必要となるビデオフレーム（ＶＦ）のブロック数は
３１×３１となる。動き推定器は、そのビデオフレーム
（ＶＦ）のブロックに、より類似するサーチ区域内のブ
ロックを捜し出して、サーチ区域でその位置を特定する
データを作成する。実際には、動き推定プロセッサー
は、多数のブロックを相互に比較する装置であり、従っ
て、並列に作動する多数の処理パイプライン（ＰＥ：ｐ
ｒｏｃｅｓｓｉｎｇ ｐｉｐｅｌｉｎｅｓ ｅｌｅｍｅ
ｎｔ）の利用が効果的となる。そして、それぞれのパイ
プラインの機能は、コントローラにより調整操作され
る。

【０００４】図９は、動き推定プロセッサーの一例を概
略で表した機能図である。

【０００５】図中のシストリックアレイ（ＰＥの線形配
列部）は、並列に作動する同一の処理素子ＰＥの線形配
列である。線形配列部を通過するデータは、コントロー
ラ（CONTROLLER）により制御される。各ＰＥ素子は、線
形配列部の他の全ＰＥ素子アレイと並列に作動し、各部
分の通信コントロールに従ってその時点におけるビデオ
ブロックが線形配列部に入力される。ＰＥ素子で計算さ
れたＶＦとＲＦのブロック間の差の絶対値は、歪値とし
て付随アキュムレータ（ACCUMULATOR）に記憶される。
次に、比較器（COMPARATOR）は、様々な値となる歪値の
データを連続して受け取り、検出された歪値データのう
ち最小のデータを保持（選択）する。

【０００６】上記のコントローラの主要な機能は、線形
配列部を構成する複数の処理パイプライン（ＰＥ）の動
作を調整するため、アクティブフェーズ乃至周期と、イ
ンアクティブフェーズ乃至周期とを交互に持つウィンド
ウクロック信号を作成することである。

【０００７】図２に、典型的なウィンドウクロック信号
の作成方法が示されている。

【０００８】アクティブフェーズでのウィンドウクロッ
ク信号の周波数がｆである場合、ウィンドウクロック信
号の作成は、その周波数の倍の周波数をもつクロック信
号（２ｆ）から開始される。２ｆの周波数は、一般的な
デジタル分周器で１／２に分周されて周波数ｆの信号と
なり、また２のｎ乗倍（例えば１６倍）に分周されて周
波数ｆ／１６の信号となる。周波数が２ｆの主信号から
分周された上記２種類の分数周波数のクロック信号は、
ＡＮＤゲートへ送られ、図２に示すような２つのクロッ
ク信号の論理積である特定のウィンドウクロック信号が
作成される。

【０００９】なお、上記ＡＮＤゲートによる遅延は、よ
く知られているように、Ｄラッチ回路を用いて、それに
２ｆ周波数の信号をサンプルクロック信号として入力す
ることにより解消できる。

【００１０】しかしながら、上記の従来方法には、作成
するウィンドウクロック信号のアクティブフェーズで実
際に必要とされるクロック信号の２倍の周波数の２ｆ周
波数信号が必要となるという不具合がある。例えば、典
型的な動き推定装置に使用する場合、アクティブフェー
ズ中では周波数７２ＭＨｚのウィンドウクロック信号が
必要となり、その倍の周波数の１４４ＭＨｚの主クロッ
ク信号を供与する必要が生じる。このことは、使用され
ているハードウェア構成や部品に多大な負担を強いるた
め、明らかに重要な問題である。

【００１１】

【発明が解決しようとする課題】従って、本発明の目的
は、ウィンドウクロック信号のアクティブフェーズ中の
信号周波数（ｆ）の倍の周波数（２ｆ）を有する主信号
を用いることなく、所望のウィンドウクロック信号を作
成し、及び供給する方法及びその装置を提供することに
ある。

【００１２】

【課題を解決するための手段】本発明では、上記目的を
達成するために、最終的に得られるウィンドウクロック
信号のアクティブフェーズにおける周波数と同一の周波
数を有する主クロック信号から、ウィンドウクロック信
号を作成することとしている。

【００１３】本発明のウィンドウクロック信号を作成方
法では、デジタル周波数分周器を用いて、主クロック信
号から少なくとも、主クロック信号の周波数を２のｎ乗
倍で割った第１の周波数をもつ第１分周信号と、主クロ
ック信号の周波数を２のｍ乗倍で割った第２の周波数を
もつ第２分周信号とを作成して、これに基づきウィンド
ウクロック信号のアクティブフェーズとインアクティブ
フェーズとの長さの比率を決定する。尚、ここでｎ、ｍ
は共に整数であり、またｍはｎより大きいこととする。

【００１４】また更に、主クロック信号を２つに分けた
信号のうち周波数が大きい方の信号である第１分周信号
を主信号の半周期の奇数倍だけ時間シフトさせたり、ま
た上記２つの分周信号を論理積（ＡＮＤ）ゲート入力部
に入力したりすることもできる。ＡＮＤゲートによる２
つの分周信号の論理積信号によりアクティブフェーズと
インアクティブフェーズとが決定され、クロック信号の
ウィンドウ部となる。

【００１５】そのため、この方法でウィンドウクロック
信号を発生させれば、主クロック信号による完全な同期
が保証でき、回路内で組み合わせた論理ゲートによる遅
延が解消され、そしてそれと同時に主クロック信号の半
周期分だけ位相シフトした１組の再同期信号を作成する
ことができる。位相シフトされた１対の再同期信号を、
排他的論理和（ＸＯＲ）ゲートの入力部に送って排他的
論理和をとればウィンドウクロック信号が発生する。こ
こで、入力された２つの分周クロック信号の第１信号が
主クロック信号の周波数の半分の周波数（ｎ＝１）であ
る場合には、そのアクティブフェーズにおける周波数
が、主クロック信号の周波数と同じであるようなウィン
ドウクロック信号が出力される。

【００１６】また、ＸＯＲゲートへの１対の入力信号の
再同期に着目すれば、ＸＯＲゲートを適切に設計するこ
とにより、出発点となる主クロック信号の「２倍の」周
波数を必要とすることなく、満足できる特性をもつウィ
ンドウクロック出力信号が作成できる。

【００１７】本発明のウィンドウクロック信号発生回路
の特徴は、主クロック信号の周波数の２の整数乗分の１
の周波数を持つ分周クロック信号を発生するための分周
器を備えることである。分周器は、それぞれタイミング
信号として主クロック信号を利用するような、少なくと
も１個のＤラッチ段階を備え、好ましくはカスケード構
成とされた多数のＤラッチ段階のアレイを備える。カス
ケード構成とされたＤラッチ段階ヘ入力する入力信号
や、出力部からそれぞれ出る出力信号は、所定の適用要
件に合ったウィンドウクロック信号が作成できるよう
に、マルチプレクサーにより選択できる。

【００１８】このようにして得られた位相シフトされた
第１分周クロック信号は、マルチプレクサーで選択され
て、ＡＮＤゲートの第１入力部へ送られる。その一方
で、ＡＮＤゲートの第２入力部には、同様の、主クロッ
ク信号周波数の２のｎ乗分の１の周波数をもつ第２分周
クロック信号が入力される。第２分周クロック信号の周
波数は、第１分周クロック信号の周波数と比較したとき
ある比率をとる。そして、ＡＮＤゲートの入力部に入力
された２つの分周クロック信号の周波数の比率により、
ＡＮＤゲートから出力されるウィンドウクロック信号の
アクティブフェーズとインアクティブフェーズとの幅に
対する、入力されたうちの高い周波数を有する分周クロ
ック信号の周期の所定比率が決定される。

【００１９】さらにまた、上記回路は、主クロック信号
で同期され且つ互いに奇数倍ずつ異なる複数のＤラッチ
段階を有する第２、第３の位相シフトを備えており、Ａ
ＮＤゲートからのウィンドウクロック信号が第２、第３
の位相シフトの入力部へ入力され、それぞれの出力部か
ら、主クロック信号で再同期処理され且つアクティブフ
ェーズにおいて主クロック信号の周波数の２のｎ乗分の
１の周波数をもつ１対のウィンドウクロック信号が出力
される。その結果、２つの再同期されたウィンドウクロ
ック信号は、ウィンドウ部を持ち且つ主クロック信号の
半周期分だけ位相シフトされた信号となる。上記の１組
の位相シフトされ且つ再同期された分周ウィンドウクロ
ック信号は、ＸＯＲゲートの入力部に送られて、その出
力部からは、アクティブフェーズにおいて主クロック信
号の周波数と同じ周波数の所望のウィンドウクロック信
号が送出される。

【００２０】本発明のさらに別の特徴として、主クロッ
ク信号と比較したときに、アクティブフェーズとインア
クティブフェーズとの幅が異なるようなウィンドウクロ
ック信号、つまり「非対称」のウィンドウクロック信号
を作成できる。これは、分周器のそれぞれの出力部から
出力される複数の分周クロック信号のうちの１つ、又は
主クロック信号の半周期の整倍数だけ位相シフトされた
分周クロック信号と、その第１の分周クロック信号の半
周期よりも短くて、所望のウィンドウクロック信号のア
クティブフェーズの幅と同じ長さの半周期をもつ別の分
周クロック信号との論理積を算定することにより実行で
きる。このような方法で、所定のデューテイサイクルを
もつ非対称の分周クロック信号が作成できる。その非対
称の分周クロック信号を、第２の分周クロック信号の代
わりに更に主クロック信号に再同期させて論理積（ＡＮ
Ｄ）信号を作成し、更にそのＡＮＤ信号を再同期処理し
て主クロック信号の半周期分だけ位相シフトさせて１対
の位相シフトされた再同期出力信号を作成し、その２つ
の出力信号を最終ＸＯＲゲートの入力部にそれぞれ入力
して、所望の非対称ウィンドウクロック信号を作成する
こともできる。

【００２１】

【発明の実施の形態】図１〜８を参考にして、本発明に
係わるウィンドウクロック信号の作成方法及びその回路
の実施形態を説明する。本発明のその他の特徴や長所
は、付随図面を参照して行う実施形態に関する下記の説
明から、より明白となるであろう。

【００２２】本発明の一実施形態が、図１に図示されて
いる。なお、この実施形態のウィンドウクロック信号
は、主クロック周波数ＣＫと同一の周波数のアクティブ
フェーズを８回繰り返し、その後インアクティブフェー
ズを８回繰り返すものであるが、これは説明のための一
例にすぎない。

【００２３】この方法においては、先ず主クロック信号
ＣＫが複数の分周回路を備える分周器（クロック発生
器）１に入力されて、そこにおいてＣＫ＿２、ＣＫ＿
４、ＣＫ＿８、ＣＫ＿１６というクロック信号の周波数
の２の整数乗分の１倍の周波数を持つ分周クロック信号
が作成される。なお、ブロック部１は、希望する必要条
件に従った所望の数の分周信号を作成できるものでよ
い。

【００２４】本実施形態においては、主クロック信号周
波数ＣＫのそれぞれ１／２及び１／１６の周波数をもつ
分周クロック信号ＣＫ＿２及びＣＫ＿１６が使用される
ものとする。

【００２５】分周クロック信号ＣＫ＿２は、第１位相シ
フト（Ｄ-Latch SHIFT ）２へ送られ主クロック信号Ｃ
Ｋで同期処理されて、本実施形態ではＣＫ＿２＿Ａ信号
として出力される。ＣＫ＿２＿Ａ信号は、入力信号ＣＫ
＿２を主クロック信号ＣＫの半周期分シフトしたもので
ある。

【００２６】上記のＣＫ＿２＿Ａ信号およびＣＫ＿１６
信号は、ＡＮＤゲート３の入力部に送られ、その２つの
入力信号の論理積であるＣＫ＿２＿Ｂ信号が作成され
る。従って、ＣＫ＿２＿Ｂ信号は、図３〜図５の波形図
に示されているように、上記２つの入力信号のうち周波
数が低いほうのＣＫ＿２＿Ａ信号の半周期の数に関し
て、アクティブフェーズを決定し、換言すればウィンド
ウクロック信号となる。ＣＫ＿２＿Ｂ信号は、元のクロ
ック信号ＣＫの周波数の半分の周波数を有するＣＫ＿２
＿Ａ分周信号の４サイクル乃至４周期分のアクティブフ
ェーズを有し、それに４周期分のインアクティブフェー
ズが続いている。

【００２７】所望のウィンドウクロック信号の前段階の
信号である上記ＣＫ＿２＿Ｂ信号は、第２、第３の２つ
の位相シフト４、５の入力部にそれぞれ送られて、主ク
ロック周波数ＣＫで同期処理される。図示のように、第
２の位相シフト４は、カスケード構成の２個のＤラッチ
段階（×２Ｄ-Latch）から成り、第３の位相シフト５
は、１個のＤラッチ段階（×１Ｄ-Latch）から成る。

【００２８】対になった上記出力信号ＣＫ＿２＿Ｂ及び
ＣＫ＿２＿Ｃは、主クロック信号ＣＫと完全に同期さ
れ、且つ主クロック信号ＣＫの半周期分だけ互いに位相
がずれている（図５）。

【００２９】上記主クロック信号ＣＫの周期の半周期分
だけ位相がずれた再同期信号は、ＸＯＲゲートの入力部
へ送られ、そして、図５に示したような主クロック信号
の８周期分のアクティブフェーズの後に８周期分のイン
アクティブフェーズが続いている所望のウィンドウクロ
ック信号がその出力部から出力される。

【００３０】この回路の構成素子のうち非同期素子は、
ＸＯＲゲートだけである。他の処理部では、２つの位相
シフトとしてのＤラッチ段階４、５で同期処理が行われ
て、ＡＮＤゲートで発生した遅延を解消している。ま
た、ＸＯＲゲートも遅延を最小限とするように設計され
ており、このＸＯＲゲートに入力される信号の再同期性
に関係したウィンドウクロック出力信号の特性を保証す
る。

【００３１】以上のような方法により、主クロック信号
として所望のウィンドウクロック信号の「２倍の」周波
数の信号を必要とすることなくウィンドウクロック信号
を作成する、という目的が達成されるのである。

【００３２】もちろん、所定のマスク（例えば、図示の
ＣＫ＿１６信号）を利用して、所望の数の主クロック周
期であるアクティブフェーズを有するウィンドウクロッ
ク信号を作成することも可能である。

【００３３】一般的に、この操作は下記のような非排他
手順にて達成できる。 ａ）所定のスケール因数（図示の例では１６）を選択す
る。 ｂ）第１の位相シフト（Ｄ-Latch SHIFT）で、２つの
分周クロック信号を、主クロック信号の半周期の何倍分
相互に位相シフトさせるかを選定する。

【００３４】本発明の回路のフレキシブル性は、図２の
位相シフト２（Ｄ-Latch SHIFT）により与えることが
できる。ＣＫ＿２入力信号をＣＫ＿２＿Ａ出力信号にシ
フトさせる際に、主クロック信号の半周期の何倍分だけ
シフトを行うか任意に決定できるようにするため、位相
シフト２には、その多様な作動モードがマルチプレクサ
ーＭＵＸにて選択可能とされたカスケード構成のＤラッ
チ段階のアレイが備わっている。

【００３５】また、本発明の基本回路は、必要に応じ
て、主クロック信号サイクルにおいてアクティブフェー
ズとインアクティブフェーズとが異なる幅をもつような
非対称のウィンドウクロック信号を作成できるような変
更も可能である。

【００３６】アクティブフェーズとインアクティブフェ
ーズとの比を１対１以外に変更可能であり、且つ主クロ
ック信号の半周期の何倍かの位相幅に位相を変更できる
能力をもつ、本発明による他の実施形態の回路が、図６
に図示されている。

【００３７】図３の基本回路と異なり図６の回路は、基
本回路中にも含まれるＡＮＤゲート３に入力するための
第２入力信号を作成する追加ネットワークを備えてい
る。

【００３８】上述の追加ネットワークは、単数又は複数
のＤラッチをカスケード構成としクロック信号ＣＫで同
期処理を行う第４の位相シフト７、又は主クロック信号
ＣＫから分周された２の整数乗分の１の周波数を持つ分
周クロック信号ＣＫ ２、ＣＫ ４、ＣＫ ８…、のう
ちの１つの信号で同期処理を行い且つ主クロック信号又
は分周クロック信号の半周期の整数倍分だけ位相シフト
を行うＤラッチ段階により構成される第４の位相シフト
７を含む。

【００３９】つまり、位相シフト７の構造は、回路構成
を簡略化しつつ選択幅を増やせるよう、分周クロック信
号の数及びその他の要素に応じて最適化できる。この場
合、第１位相シフト２と同様に、所望のウィンドウクロ
ック信号を実現するために必要となる分周信号を選択し
て出力できるようにマルチプレクサーを設けるとよい。

【００４０】更にまた、上記のネットワークには、２つ
の入力部をもつＡＮＤゲート８が備えられている。その
第１の入力部には、主クロック信号ＣＫか又は他の分周
クロック信号ＣＫ＿２、ＣＫ＿４、ＣＫ＿８かのいずれ
かの周期の半分の整数倍分だけ位相シフトがなされた、
第４の位相シフト７で分周信号から作成された信号が入
力される。また、ＡＮＤゲート８の他方の入力部には、
作成されるウィンドウクロック信号のアクティブフェー
ズの幅に等しい幅をその半周期とする第４分周信号ＣＫ
＿１６＿Ｄが入力される。このＣＫ １６＿Ｄの半周期
幅は、ＡＮＤゲートの他方の入力部に供給される信号の
半周期幅よりも短い。

【００４１】図６の回路の実施形態には、更に、ＡＮＤ
ゲート８の入力部に供給される信号を作成する際の選択
幅を広げるために、オプション的に利用される２つの入
力部を有するＸＯＲゲート９が備えられている。そして
このＸＯＲゲート９の入力部には、分周クロック信号、
高周波数信号か又は主クロック信号かの半周期分だけ互
いに位相シフトされた２つの分数周波数の分周クロック
信号が入力される。

【００４２】結局、ＡＮＤゲート８からは、ウィンドウ
クロック信号のアクティブフェーズとインアクティブフ
ェーズとの比率を決める、所定のデューティーサイクル
をもつ非対称分周信号ＣＫ＿１６＿Ｆが出力される。

【００４３】また、上記の補助ネットワークには、Ｄラ
ッチ段階で構成され、主クロック信号ＣＫで同期処理を
行う第５位相シフト１０を設けることも可能である。そ
して、再同期された信号である非対称信号ＣＫ＿１６＿
Ｅが、本発明の回路の基本構成におけるＡＮＤゲート３
の第２入力部へ送られるのである。図９と図１０とに図
示されているのは、非対称のウィンドウクロック信号で
あって、そのアクティブフェーズは、主クロック信号の
４サイクル乃至４周期の幅と及び主クロック信号のそれ
と同一の周波数とを持ち、そのインアクティブフェーズ
は主クロック信号の１２サイクルに対応する幅をもつも
のである。

【図面の簡単な説明】

【図１】本発明のウィンドウクロック信号発生回路の一
実施形態を示すブロック図。

【図２】本実施形態で用いる位相シフト（Ｄラッチ）内
部構成を示すブロック図。

【図３】主クロック信号から分周された複数の分周信号
のそれぞれの波形を示す波形図である。

【図４】図１の回路でのウィンドウクロック信号作成過
程を説明するための波形図。

【図５】図１の回路でのウィンドウクロック信号作成過
程を説明するための波形図。

【図６】本発明のウィンドウクロック発生回路の別の実
施形態を示すブロック図である。

【図７】図６の回路でのウィンドウクロック信号作成過
程を説明するための波形図。

【図８】図６の回路でのウィンドウクロック信号作成過
程を説明するための波形図。

【図９】並列に同一の処理を行うためにモジュールの動
作を同期させるウィンドウクロック信号を用いる動き推
定プロセッサーのブロック図。

【図１０】ウィンドウクロック信号を供給する従来方法
を説明するための波形図図。

【符号の説明】

１ 分周器 ２ 第１位相シフト ３ ＡＮＤゲート ４ 第２位相シフト ５ 第３位相シフト ６ ＸＯＲゲート ７ 第４位相シフト ８ ＡＮＤゲート ９ ＸＯＲゲート １０ 第５位相シフト

Claims (8)

【特許請求の範囲】
1. 【請求項１】 主クロック信号からウィンドウクロック
   信号を発生させる方法であって、 ｍ、ｎがともに整数でありｍがｎより大きい場合に、デ
   ジタル分周処理により主クロック信号から、主クロック
   信号であるＣＫの周波数の２のｎ乗分の１倍の第１周波
   数をもつ第１分周信号及び主クロック信号ＣＫの周波数
   の２のｍ乗分の１倍の第２周波数をもつ第２分周信号と
   を作成する段階と、 前記第１分周信号及び第２分周信号を論理積してＡＮＤ
   信号を作成する段階と、 前記ＡＮＤ信号を２つに分けそれぞれを再同期処理し、
   その際に一方の再同期信号が他方の再同期信号よりも、
   主クロック信号の半周期分だけ位相シフトされているよ
   うにして２つの再同期信号を作成する段階と、 前記２つの再同期信号の排他的論理和をとる段階と、 を含むウィンドウクロック信号発生方法。
2. 【請求項２】 ｎは１であり、そして発生するウィンド
   ウクロック信号は、そのアクティブフェーズにおける周
   波数が主クロック信号の周波数と同じとなる請求項１記
   載のウィンドウクロック信号発生方法。
3. 【請求項３】 第２分周信号から、主クロック信号又は
   分周クロック信号の半周期の整数倍分位相シフトされた
   第３分周信号及びウィンドウクロック信号のアクティブ
   フェーズと同じ半周期幅を持ち且つ第２分周信号の半周
   期幅よりも小さい半周期幅をもつ第４分周信号を作成
   し、そして、第３分周信号及び第４分周信号の論理積を
   とりデュティーサイクルをもつ非対称信号を作成する段
   階と、前記非対称信号を主クロック信号で再同期して、
   非対称再同期信号を作成する段階と、 そして、前記非対称再同期信号及び第１分周信号及を論
   理積してＡＮＤ信号を作成する段階と、を含み、 最終的に発生するウィンドウクロック信号のアクティブ
   フェーズとインアクティブフェーズとの長さが同一とな
   らない請求項１記載のウィンドウクロック信号発生方
   法。
4. 【請求項４】 主クロック信号を入力され、その周波数
   を２の整数乗分の１倍とした周波数を持つ２以上の選択
   可能信号を作成するデジタル分周器と、 そのデジタル分周器から出力された選択可能信号のうち
   の１つの信号である第１分周信号と第１分周信号より小
   さな周波数をもつ選択可能信号である第２分周信号とを
   入力され、ウィンドウクロック信号を出力するＡＮＤゲ
   ートと、 そのＡＮＤゲートから出力された信号を再同期する再同
   期手段と、を有するウィンドウクロック信号発生回路で
   あって、 第１分周信号を入力され、主クロック信号ＣＫの半周期
   の整数倍分だけ第１分周信号の位相をシフトしてＡＮＤ
   ゲートの第１入力部出力する第１位相シフトと、 ＡＮＤゲート出力部に接続され、ＡＮＤゲートから入力
   された信号を主クロック信号で同期処理する、偶数のＤ
   ラッチ段階で構成される第２位相シフトと、 ＡＮＤゲート出力部に接続され、ＡＮＤゲートから入力
   された信号を主クロック信号で同期処理する、奇数のＤ
   ラッチ段階で構成される第３位相シフトと、 前記第２の位相シフトと第３位相シフトとから出力され
   た信号の排他的論理和をとりウィンドウクロック信号を
   出力するＸＯＲゲートとを含むことを特徴とするウィン
   ドウクロック信号作成回路。
5. 【請求項５】 第１位相シフトは、主クロック信号で第
   １分周信号を同期処理するカスケード構成のＤラッチア
   レイと、そのカスケードアレイの出力を選択するための
   マルチプレクサーと、からなる請求項４記載のウィンド
   ウクロック信号発生回路。
6. 【請求項６】 第２位相シフトは、主クロック信号で同
   期処理を行う単一のＤラッチ段階で構成され、第３位相
   シフトは、それぞれが主クロック信号で同期される２個
   のカスケード構成のＤラッチで構成される請求項４記載
   のウィンドウクロック信号作成回路。
7. 【請求項７】 ＡＮＤゲートの入力部に供給される第２
   分周信号を処理するための追加ネットワークが備えられ
   ており、 そして、その追加ネットワークは、 主クロック信号及び分周信号を入力するための複数の入
   力部を備え、主クロック信号又は分周信号の半周期の整
   数倍分だけ入力信号をシフトして、そのシフトされた少
   なくとも１つの信号を選択出力する１以上の出力部を備
   えた第４位相シフトと、 前記第４位相シフトから１対の信号を入力され、その論
   理積をとる第２ＡＮＤゲートゲートと、 その第２ＡＮＤゲートから出力された信号を、主クロッ
   ク信号と同期させ第２分周信号を第１ＡＮＤゲートへ出
   力する第５位相シフトと、 からなるものである請求項４記載のウィンドウクロック
   信号作成回路。
8. 【請求項８】 第４位相シフトから２つの信号を入力さ
   れ、その２つの信号の排他的論理和を計算して第２ＡＮ
   Ｄゲートへと出力する請求項７記載のウィンドウクロッ
   ク信号発生回路。