JPH10150076A - 微小はんだバンプ形成方法 - Google Patents

微小はんだバンプ形成方法

Info

Publication number
JPH10150076A
JPH10150076A JP9307173A JP30717397A JPH10150076A JP H10150076 A JPH10150076 A JP H10150076A JP 9307173 A JP9307173 A JP 9307173A JP 30717397 A JP30717397 A JP 30717397A JP H10150076 A JPH10150076 A JP H10150076A
Authority
JP
Japan
Prior art keywords
copper pad
hole
diameter
mask layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9307173A
Other languages
English (en)
Inventor
Janusz Kaminski
ヤヌス・カミンスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH10150076A publication Critical patent/JPH10150076A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/056—Using an artwork, i.e. a photomask for exposing photosensitive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Laser Beam Processing (AREA)

Abstract

(57)【要約】 【課題】絶縁基板に設けられた微小サイズの銅パッド上
に、マスク層の厚さよりも高く盛り上がったはんだバン
プを形成する方法。 【解決手段】 図１に示すように、基底部分は銅パッド
４と同サイズに、開口部分は銅パッド４よりも大きなサ
イズになるような穴３を、マスク層２にレーザ・アブレ
ーションによって開ける。この方法により、ハンダ滴を
比較的大きな体積で施すことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は絶縁体支持基板に設
置された銅パッド上に微小はんだバンプを製造する方法
に関する。この方法は電子部品を接続するのに必要な最
小体積のはんだバンプを確実に製造するのに必要であ
る。
【０００２】
【従来の技術】絶縁支持材料上に所望の導体パターンを
作るのに、印刷回路板の製造から写真平版法が知られて
いる。銅パッド上にはんだバンプを作るとき、３重のフ
ォトレジストを施し、続いて露光および現像により銅パ
ッドの上方に穴をあける。はんだペーストを用いて穴を
埋め、続いて加熱またはリフローしてから、はんだバン
プを銅パッド上に形成する。その後、残ったレジスト膜
材料を除去する。
【０００３】この従来技術の方法の短所は、銅パッド上
方の開口内のはんだの塊を盛り上げることができないの
で、レジスト膜より高く盛り上がったはんだバンプを作
ることが不可能であるということである。さらに、この
ような仕方で１００μｍより小さい直径を確実に作るこ
とが不可能である。何故なら厚さがほぼ８０μｍの３層
構造のレジスト膜はもはやこのような小さい構造に不適
当だからである。他には、直径が小さい場合には微小穴
をもはや最適な仕方で埋めることができないため、施す
はんだ小滴の最小直径が問題となっている。
【０００４】
【発明が解決しようとする課題】したがって本発明は、
直径が１００μｍより小さく、リフロープロセス後に使
用するマスクより高く盛り上がった、大体積のはんだバ
ンプを作ることを目的とする。
【０００５】
【課題を解決するための手段】本発明によれば、支持材
料に、マスク層として働き支持材料および銅パッドを覆
うレジスト膜またはポリマ膜、たとえば、ポリイミドを
施す。これに続いて銅パッド上方のマスク材料をレーザ
・アブレーションにより除去して穴をあけ、この穴の基
底での直径を銅パッドの直径に対応させて１００μｍよ
り小さくし、穴の直径をその開口の方に向かって大きく
する。これにより銅パッド上方に円錐穴が生ずるので、
大きい体積のはんだペーストが利用可能になる。したが
って、続くリフロープロセス中に、マスク層より高く盛
り上がったはんだバンプを作ることが可能である。マス
ク層の高さを４５μｍから５５μｍ、好適には５０μｍ
にすることができ、一方はんだバンプの高さは６５μｍ
から７５μｍ、好適には７５μｍにすることができる。
【０００６】更に高いはんだバンプを作るには更に多量
のはんだ体積が必要である。したがって、更に多量のは
んだペーストを受容することができるが、底部の方は所
望の銅パッドの直径と同じ大きさの開口があるだけとい
った状態になるように、マスク層の穴を構成せねばなら
ない。特定の好適実施例によれば、レーザにより作られ
た階段状穴が得られる。最初大きい直径の穴を作るが、
それらは銅パッドには達していない。次に、それにつな
がる、銅パッドと同じ直径を有する小さい穴をあける。
大きい直径の穴あけはウォーブル板（wobble plate）の
使用による特定の実施例で行われ、飼い葉桶形状の穴が
銅パッドの真上に作られる。続いてウォーブル板を使用
して、銅パッドの直径で画定される残りのマスク層を除
去する。ウォーブル板の動作およびその構成は、たとえ
ば、米国特許4,940,881から知ることができる。レーザ
による階段状穴をウォーブル板無しで壁による反射によ
り作ると、外側リングが銅パッドの周りに形成されるの
で、リフロープロセスではんだペーストを付着したまま
にすることができる。
【０００７】したがって、この方法ではその直径よりも
高さが大きいはんだバンプを作ることができ、またこの
方法は、一層詳細には、１００μｍより小さい直径のい
わゆる微小はんだバンプを与える。したがって、このよ
うな小さいはんだバンプパッドを用いても、はんだ付け
のための適切な体積のバンプがその後に続く電子部品の
アセンブリに利用可能になる。
【０００８】本発明を以後、実施例および付図に関して
一層詳細に説明する。
【０００９】
【実施例】図１は、マスク層２をその上に設けた、絶縁
材料が完全に硬化した支持基板１を示しており、マスク
層は二つのレジスト膜またはポリマ膜、たとえば、ポリ
イミドから構成されている。厚さは約５０μｍである。
レーザ、たとえば、エキシマレーザを用いてマスクに作
られた穴３の形状は円錐形である。その基底における直
径は、はんだバンプ５に関連する銅パッドの直径に対応
する。垂直側壁の場合と比較して穴の体積が大きくなっ
た結果、はんだバンプ５はマスク層２の高さを超えて突
出している。
【００１０】図２及び図３は、更に高いはんだバンプ７
を製作するための、飼い葉桶形状の段がつけられた穴６
を製造する方法を示す。図２に従った第１ステップで、
ウォーブル板を間挿しながら（米国特許4,940,881を参
照）飼い葉桶形状穴を作る。次のステップで、ウォーブ
ル板を除去して、銅パッド上方のマスク材料を、後に施
されるはんだバンプに精密に対応するレーザ・アブレー
ションにより除去する。その後、一般に知られている仕
方で穴をはんだペーストで埋め、続いてリフローさせた
後、１００μｍパッド上に大きな体積のはんだバンプを
作ることができる。
【００１１】続くマスクの除去は公知の仕方で行われ
る。穴６の深さはマスク材料２および支持材料１に加わ
るレーザエネルギの量を制御することにより制御され
る。このエネルギは、たとえば、材料に加わるパルスの
数を適切に制御することにより、または材料をレーザ光
に露光させる時間を制御することにより調節できる。
【００１２】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。
【００１３】〔実施態様１〕 支持基板（１）に設置さ
れる銅パッド（４）の上に微小はんだバンプを製造する
方法において、 ａ）支持基板（１）にマスク層（２）としてレジスト膜
またはポリマ膜を施すステップと、 ｂ）銅パッド（４）の上方にレーザ・アブレーションに
よりマスク層（２）に穴（３）をあけ、該穴の直径をそ
の基底において銅パッド（４）の直径に対応させ、１０
０μｍより小さくし、また銅パッド（４）の上方の前記
穴の直径を銅パッドより大きくするステップと、 ｃ）前記穴（３）にはんだペーストを詰め、続いてリフ
ローさせるステップと、 ｄ）マスク層（２）を除去するステップとを設けて成る
方法。
【００１４】〔実施態様２〕 前記マスク層（２）の高
さは作られたはんだバンプ（５、７）の高さより小さい
ことを特徴とする実施態様１記載の方法。
【００１５】〔実施態様３〕 前記マスク層（２）の高
さは４５μｍから５５μｍ、好適には５０μｍであり、
はんだバンプ（５、７）の高さは６５μｍから７５μ
ｍ、好適には７０μｍであることを特徴とする実施態様
２記載の方法。
【００１６】〔実施態様４〕 前記ステップｂ）におい
て最初に銅パッド（４）より大きい直径の穴（６）を開
けるが、前記銅パッドまでは貫通させず、続いて銅パッ
ドの直径のと同じ大きさの穴（６）をあけることを特徴
とする実施態様１記載の方法。
【００１７】〔実施態様５〕 ウォーブル板を使用して
銅パッド（４）の真上に飼い葉桶形状穴（６）をあけ、
続いて、ただしウォーブル板を使用せずに、銅パッド
（４）の直径と同じ大きさだけ残ったマスク層（２）を
除去することを特徴とする実施態様４に記載の方法。
【００１８】
【発明の効果】以上詳細に説明したように、本発明によ
れば、絶縁基板に設けられた微小サイズの、例えば直径
１００μｍ以下の銅パッド上に、マスク層の厚さよりも
高く盛り上がったはんだバンプを形成することができ
る。
【図面の簡単な説明】
【図１】マスクにレーザであけられた円錐穴を示した図
である。
【図２】ウォーブル板を用いてレーザにより作られる樋
類似穴の製作法を説明する図である。
【図３】ウォーブル板を用いてレーザにより作られる樋
類似穴の製作法を説明する図である。
【符号の説明】
１…支持基板 ２…マスク層 ３…穴 ４…銅パッド ５…はんだバンプ ６…穴 ７…はんだバンプ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 支持基板に設置される銅パッドの上に微
    小はんだバンプを製造する方法において、 ａ）支持基板にマスク層としてレジスト膜またはポリマ
    膜を施すステップと、 ｂ）銅パッドの上方にレーザ・アブレーションによりマ
    スク層に穴をあけ、該穴の直径をその基底において銅パ
    ッドの直径に対応させ、１００μｍより小さくし、また
    銅パッドの上方の前記穴の直径を銅パッドより大きくす
    るステップと、 ｃ）前記穴にはんだペーストを詰め、続いてリフローさ
    せるステップと、 ｄ）マスク層を除去するステップとを設けて成る方法。
JP9307173A 1996-11-12 1997-11-10 微小はんだバンプ形成方法 Pending JPH10150076A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE96118107.0 1996-11-12
EP96118107A EP0841840A1 (en) 1996-11-12 1996-11-12 Method for the manufacture of micro solder bumps on copper pads

Publications (1)

Publication Number Publication Date
JPH10150076A true JPH10150076A (ja) 1998-06-02

Family

ID=8223391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9307173A Pending JPH10150076A (ja) 1996-11-12 1997-11-10 微小はんだバンプ形成方法

Country Status (3)

Country Link
US (1) US6053397A (ja)
EP (1) EP0841840A1 (ja)
JP (1) JPH10150076A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010054555A (ko) * 1999-12-07 2001-07-02 이형도 비 지 에이 기판의 솔더 범프패드 형성장치
KR100669788B1 (ko) 2004-11-26 2007-01-16 삼성에스디아이 주식회사 레이저 어블레이션 기술을 이용하여 경사면을 형성하는방법, 요홈부를 형성하는 방법, 유기 박막 트랜지스터를제조하는 방법 및 그 방법에 의해 제조된 유기 박막트랜지스터
KR101408731B1 (ko) * 2008-01-07 2014-06-17 세메스 주식회사 솔더 범퍼 형성용 템플레이트 및 솔더 범퍼 형성 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070086862A (ko) 1998-09-03 2007-08-27 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
US6419148B1 (en) 2001-01-23 2002-07-16 Orbotech Ltd. System for forming bumps on wafers
US6686664B2 (en) * 2001-04-30 2004-02-03 International Business Machines Corporation Structure to accommodate increase in volume expansion during solder reflow
CN1327501C (zh) * 2004-07-22 2007-07-18 上海交通大学 倒装芯片凸点的选择性激光回流制备方法
US7517769B2 (en) * 2005-12-28 2009-04-14 Palo Alto Research Center Incorporated Integrateable capacitors and microcoils and methods of making thereof
CN101296570A (zh) * 2007-04-25 2008-10-29 富葵精密组件(深圳)有限公司 电路板及其制作方法
US7767586B2 (en) * 2007-10-29 2010-08-03 Applied Materials, Inc. Methods for forming connective elements on integrated circuits for packaging applications
US8420950B2 (en) * 2010-03-02 2013-04-16 Stats Chippac Ltd. Circuit system with leads and method of manufacture thereof
US20120193788A1 (en) * 2011-01-31 2012-08-02 Advanced Micro Devices, Inc. Stacked semiconductor chips packaging
CN102723318A (zh) * 2011-03-29 2012-10-10 苏州统硕科技有限公司 半导体载板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4328410A (en) * 1978-08-24 1982-05-04 Slivinsky Sandra H Laser skiving system
JPS63156343A (ja) * 1986-12-20 1988-06-29 Fujitsu Ltd はんだバンプ形成用メタルマスク
DE3827473A1 (de) * 1987-09-09 1989-03-30 Siemens Ag Leiterplatte zum bestuecken mit smd-bausteinen
EP0359862A1 (de) * 1988-09-23 1990-03-28 Siemens Aktiengesellschaft Verfahren zum Herstellen von elektrischen Flachbaugruppen
ATE126395T1 (de) * 1989-01-03 1995-08-15 Motorola Inc Verfahren zum herstellen von löthöckern hoher dichte und ein substratsockel für löthöcker hoher dichte.
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
US4940881A (en) 1989-09-28 1990-07-10 Tamarack Scientific Co., Inc. Method and apparatus for effecting selective ablation of a coating from a substrate, and controlling the wall angle of coating edge portions
JP2584884B2 (ja) * 1990-05-31 1997-02-26 株式会社日立製作所 配線基板
JP3207266B2 (ja) * 1992-09-25 2001-09-10 日本メクトロン株式会社 回路部品搭載用端子を備えた回路配線基板の製造法
US5406701A (en) * 1992-10-02 1995-04-18 Irvine Sensors Corporation Fabrication of dense parallel solder bump connections
JP3003510B2 (ja) * 1994-07-19 2000-01-31 凸版印刷株式会社 配線基板の電極部形成方法
US5660321A (en) * 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
US5841102A (en) * 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010054555A (ko) * 1999-12-07 2001-07-02 이형도 비 지 에이 기판의 솔더 범프패드 형성장치
KR100669788B1 (ko) 2004-11-26 2007-01-16 삼성에스디아이 주식회사 레이저 어블레이션 기술을 이용하여 경사면을 형성하는방법, 요홈부를 형성하는 방법, 유기 박막 트랜지스터를제조하는 방법 및 그 방법에 의해 제조된 유기 박막트랜지스터
KR101408731B1 (ko) * 2008-01-07 2014-06-17 세메스 주식회사 솔더 범퍼 형성용 템플레이트 및 솔더 범퍼 형성 방법

Also Published As

Publication number Publication date
EP0841840A1 (en) 1998-05-13
US6053397A (en) 2000-04-25

Similar Documents

Publication Publication Date Title
JP3469686B2 (ja) プリント回路基板上にはんだを付着させる方法およびプリント回路基板
US5402314A (en) Printed circuit board having through-hole stopped with photo-curable solder resist
JPH10150076A (ja) 微小はんだバンプ形成方法
US20030064546A1 (en) Vented vias for via in pad technology yield improvements
US6047637A (en) Method of paste printing using stencil and masking layer
JP3231918B2 (ja) 積層型セラミック回路基板の製造方法
US5784781A (en) Manufacturing process for organic chip carrier
JP3246954B2 (ja) 回路部品搭載用可撓性回路配線基板の製造法
JPH043992A (ja) 半田印刷方法
US20030009878A1 (en) Method for attaching an electronic component to a substrate
JP2001144128A (ja) 導電体の印刷方法
JP2000059010A (ja) プリント配線板およびその製造方法
JPH07249866A (ja) 硬化性ペーストの充填方法
JPH033292A (ja) 回路基板及びそれを用いたイメージセンサ
JPH06224558A (ja) キャビティ付きセラミック多層ブロックの製造方法
JPH06283834A (ja) 配線回路板、その製造方法及びリード接続方法
JPH04317390A (ja) 印刷配線板の製造方法
JPH06112275A (ja) 回路部品搭載用端子を備えた回路配線基板の製造法
JPH05283834A (ja) 印刷配線板及びその製造方法
JP2583365B2 (ja) 印刷配線板の製造方法
JPH04252094A (ja) 電子部品の実装方法
JPH04152692A (ja) プリント配線板の製造方法
JPH11330704A (ja) プリント配線板およびプリント配線板の製造方法
JPH11266066A (ja) プリント配線板及びその製造方法
JPH06338688A (ja) 多層セラミック回路基板の製造方法