JPH10144917A - Ｍｉｓトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ゲート長を短くしてもゲート抵抗の増大を抑
制することができるサリサイド構造を有するＭＩＳトラ
ンジスタの製造方法を提供する。 【解決手段】 シリコン基板１に、側壁膜７を有するゲ
ート電極５と、このゲート電極５の両側にソース、ドレ
イン８を形成し、ゲート電極５の上面にチタン膜を形成
する。そして、１回目の熱処理を施して、チタン膜をサ
リサイド反応させ、チタンシリサイド膜５ａを形成し、
チタン膜のうち、未反応の部分を除去する。次に、チタ
ンシリサイド膜５ａの上にシリコン酸化膜１０を形成
し、２回目の熱処理を施して、シリコン酸化膜１０の圧
縮応力に基づき、チタンシリサイド膜５ａを低抵抗化す
る。シリコン酸化膜１０によって圧縮応力がかけられる
ことにより、抵抗率の高いＣ４９相の結晶粒形から抵抗
率の低いＣ５４相の結晶粒形に相転移し易くなり、ゲー
ト電極５の低抵抗化が図れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高融点金属シリサ
イド膜をゲート電極、ソース、ドレイン層の上面に形成
するいわゆるサリサイド構造を有するＭＩＳトランジス
タの製造方法に関し、例えば、ＭＯＳトランジスタ等に
適用して好適である。

【０００２】

【従来の技術】従来、ゲート電極とソース、ドレインの
低抵抗化を図り、これらの上面に高融点金属シリサイド
膜を形成するサリサイドプロセスが知られている。具体
的には、基板表層部に形成された所定のウェル領域にゲ
ート電極、側壁膜、ソース、ドレイン層等を形成する。
そして、この上面に、スパッタリング法によりＴｉ膜を
成膜し、さらに、この上面に、スパッタリング法により
ＴｉＮ膜を成膜する。

【０００３】次に、Ａｒガス雰囲気で１回目の短時間熱
処理を行い、シリサイド膜となるＴｉシリサイド膜を形
成する。そして、アンモニアと過酸化水素水でＴｉＮ膜
を除去し、さらに、塩酸と過酸化水素水の混合液で、未
反応のＴｉ膜を除去し、シリサイド膜を残す。そして、
２回目の短時間熱処理を行い、Ｔｉシリサイド膜を低抵
抗化する。

【０００４】このサリサイドプロセスにおいて、Ｔｉシ
リサイド膜が低抵抗化するのは、２回目の短時間熱処理
により、その結晶粒形を高抵抗率のＣ４９相から低抵抗
率のＣ５４相に結晶相転移するためである。

【０００５】

【発明が解決しようとする課題】しかしながら、ゲート
長を短くするにつれ、特に、ゲート長が１μｍ以下にな
ると、Ｃ４９相がＣ５４相に結晶相転移が困難になり、
シリサイド膜の低抵抗化が十分ではないという問題があ
る。（参照文献：月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗ
ｏｒｌｄ １９９５年１２月号 ｐ．１５６〜ｐ．１６
０ 特集 ０．２５μｍ世代のメタライゼーション） つまり、一般に、Ｃ４９相、Ｃ５４相の結晶粒形はそれ
ぞれ０．１〜０．３μｍ、２〜３μｍである。このた
め、ゲート長が短くなるにつれ、それよりも大きな粒形
のＣ５４相へは相転移が困難になる。

【０００６】さらに、ゲート長が０．１μｍ以下になる
と、Ｔｉシリサイド膜における相転移がより困難にな
り、極端な場合にはＴｉシリサイド膜が粒状状態になる
凝集を起こす。その結果、ゲートに断線が発生し、ゲー
ト抵抗が急激に増大する場合がある。このようなゲート
シート抵抗の増大は、トランジスタの動作速度を遅くす
るという問題がある。

【０００７】本発明は、上記問題に鑑みて、ゲート長を
短くしてもゲート抵抗の増大を抑制することができるサ
リサイド構造を有するＭＩＳトランジスタの製造方法を
提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、以下の技術的手段を採用する。請求項１に記載の発
明においては、基板（１）に、側壁膜（７）を有するゲ
ート電極（５）と、このゲート電極（５）の両側にソー
ス、ドレイン層（８）を形成し、ゲート電極（５）の上
面に高融点金属膜（９）を形成する。そして、１回目の
熱処理を施して、高融点金属膜（９）をサリサイド反応
させ、金属シリサイド膜（５ａ）を形成し、高融点金属
膜（９）のうち、未反応の部分を除去する。次に、金属
シリサイド膜（５ａ）の上に障壁膜（１０）を形成し、
２回目の熱処理を施して、障壁膜（１０）の圧縮応力に
基づき、金属シリサイド膜（５ａ）を低抵抗化すること
を特徴とする。

【０００９】ところで、一般的に、シリサイド膜に圧縮
応力がかかっている方がそうでない場合よりも低抵抗化
し易いということが確認されている。このように、障壁
膜（１０）を形成することによって、２回目の熱処理の
際に、この障壁膜（１０）が金属シリサイド膜（５ａ）
を圧迫して圧縮応力が発生し、金属シリサイド膜（５
ａ）が低抵抗化し易くなる。

【００１０】これにより、ゲート長を短くしてもゲート
シート抵抗の増大を抑制することができ、トランジスタ
の動作速度の遅延を防止することができる。具体的に
は、請求項２から４に示すように、高融点金属膜（９）
には、チタン、コバルト、ニッケルを適用でき、適用す
る材質によって、障壁膜（１０）の材質も決定される。
例えば、請求項２に示されるように、高融点金属膜
（９）にチタンを適用した場合には、障壁膜（１０）に
は、シリコン酸化膜、シリコン窒化膜、チタン窒化膜等
が適用できる。

【００１１】そして、このように高融点金属膜（９）に
チタンを適用した場合には、障壁膜（１０）によって圧
縮応力がかけられることにより、Ｃ４９相の結晶粒形か
らＣ５４相の結晶粒形に相転移し易くなる。これによ
り、請求項１と同様の効果が得られる。請求項５に記載
の発明においては、第１の金属シリサイド膜（５ａ）の
上に、さらに第２の金属シリサイド膜を形成し、２回目
の熱処理を施して、第１の金属シリサイド膜（５ａ）を
低抵抗化することを特徴とする。

【００１２】このように、第１の金属シリサイド膜（５
ａ）上に、第２の金属シリサイド膜（２０）をさらに形
成することによって、結果的に、金属シリサイド（５
ａ）を結晶成長させることができ、低抵抗化が図りやす
くなる。これにより、ゲート長を短くしてもゲートシー
ト抵抗の増大を抑制することができ、トランジスタの動
作速度の遅延を防止することができる。

【００１３】具体的には、請求項６に示すように、第１
の金属シリサイド膜（５ａ）には、コバルトシリサイド
膜、ニッケルシリサイド膜若しくはチタンシリサイド膜
を適用でき、第２の金属シリサイド膜には、コバルトシ
リサイド膜、ニッケルシリサイド膜、チタンシリサイド
膜若しくはタングステンシリサイド膜がてきようでき
る。

【００１４】そして、例えば、第１の金属シリサイド膜
（５ａ）にチタンシリサイド膜を適用し、第２の金属シ
リサイドとしてチタンシリサイド膜を適用する場合に
は、結晶成長したチタンシリサイド膜が、結果的に、Ｃ
５４相よりも結晶粒が大きくなり、Ｃ４９相の結晶粒形
からＣ５４相の結晶粒形に相転移がし易くなる。これに
より請求項５と同様の効果が得られる。

【００１５】

【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。 （第１実施形態）図１から図２は、本発明をＭＯＳトラ
ンジスタに適用した場合の製造工程を示しており、以
下、図１、図２に基づき本実施形態における製造方法に
ついて説明する。

【００１６】まず、図１（ａ）に示すＬＤＤ（Ｌｉｇｈ
ｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を形成する。つ
まり、シリコン基板１表層部に形成されたＰウェル層２
に、素子分離用のＬＯＣＯＳ膜３を形成する。そして、
ゲート酸化膜４を介して電気的に絶縁されたポリシリコ
ンからなるゲート電極５を形成する。そして、このゲー
ト電極５をマスクにしてイオン注入を行い、電界緩和層
６を形成する。

【００１７】その後、上面全面にＳｉＮ膜を成膜し、異
方性エッチングを行い、ゲート電極５の側部に側壁膜７
を形成する。そして、ゲート電極５及び側壁膜７をマス
クにして、イオン注入を行った後、熱処理を施して、イ
オン注入された不純物を活性化させて、ソース、ドレイ
ン層８を形成する。これにより、図１（ａ）に示すＬＤ
Ｄ構造が形成される。

【００１８】次に、図１（ｂ）に示すように、チタン膜
９を上面全面にスパッタリング法等で形成する。そし
て、窒素ガス雰囲気中で、ウェハを６００℃程度で１回
目の短時間熱処理をする。これにより、シリコンが露出
しているゲート電極５、ソース、ドレイン層８の表層部
がサリサイド反応され、図１（ｃ）に示すように、チタ
ンシリサイド膜５ａ、８ａを形成する。また、このと
き、チタン膜９の表層部は、チタン窒化膜９ａに変化し
ており、このチタン窒化膜９ａやチタン膜９のうちの未
反応の部分９ｂを、図２（ａ）に示すように、アンモニ
アと過酸化水素水の水溶液でエッチング除去する。

【００１９】そして、図２（ｂ）に示すように、ゲート
電極５の表層部におけるチタンシリサイド膜５ａを含
む、チタンシリサイド膜５ａ、８ａの表面上に、障壁膜
としてのシリコン酸化膜１０をＣＶＤ法等で形成する。
この後、２回目の短時間熱処理を窒素ガス雰囲気で施し
て、チタンシリサイド膜５ａ、８ａを低抵抗化する。こ
こで、一般的に、シリサイド膜がＣ４９相の結晶粒形か
らＣ５４相の結晶粒形へ相転移するに際し、シリサイド
膜に圧縮応力がかかっている方がそうでない場合よりも
相転移を起こし易いことが確認されている。

【００２０】そして、２回目の短時間熱処理において、
チタンシリサイド膜５ａ、８ａは、結晶粒形の小さなＣ
４９相から、結晶粒形の大きなＣ５４相へ相転移しよう
として、そのサイズを増大させようとする。しかし、チ
タンシリサイド膜５ａ、８ａの上面に形成された障壁と
なるシリコン酸化膜１０により、サイズの増大が抑え込
まれる。このため、シリコン酸化膜１０による圧縮応力
がチタンシリサイド膜５ａ、８ａに発生する。

【００２１】この圧縮応力により、チタンシリサイド膜
５ａ、８ａは、Ｃ４９相の結晶粒形からＣ５４相の結晶
粒形に相転移し易くなり、上述したような凝集によるゲ
ート電極５におけるチタンシリサイド膜５ａの断線を引
き起こすこともなく、２回目の短時間熱処理によって前
記相転移が可能となる。これにより、ゲート長が０．１
μｍ以下になるような微細化が進んだＭＯＳトランジス
タにおいても、ゲート電極５の表層部におけるチタンシ
リサイド膜５ａがＣ４９相からＣ５４相へ相転移するこ
とができる。

【００２２】従って、ゲート電極５の表層部におけるチ
タンシリサイド膜５ａが、Ｃ４９相からＣ５４相に結晶
粒形を相転移しようとすることにより発生するゲートシ
ート抵抗の増大を防止することができる。このように、
ゲート電極５の表層部におけるチタンシリサイド膜５ａ
上に、障壁となるシリコン酸化膜１０を形成することに
より、チタンシリサイド膜５ａがＣ４９相の結晶粒形か
らＣ５４相の結晶粒形に相転移することを可能にできる
ため、ゲート長を短くしてもゲートシート抵抗の増大を
抑制することができ、トランジスタの動作速度の遅延を
防止することができる。

【００２３】なお、障壁膜は、障壁としての役割として
形成されるものであるため、２回目の短時間熱処理によ
って、チタンシリサイド膜５ａ、８ａと反応して、チタ
ンシリサイド膜５ａ、８ａの組成を変化させることがな
いものである必要がある。この後、層間絶縁膜や配線層
を順次形成することによりサリサイド構造を有する半導
体装置は完成する。

【００２４】（第２実施形態）図３は、本発明をＭＯＳ
トランジスタに適用した場合の製造工程を示しており、
以下、図３に基づき本実施形態における製造方法につい
て説明する。なお、本実施形態におけるＭＯＳトランジ
スタの製造工程上第１実施形態と同様の部分は省略す
る。

【００２５】まず、第１実施形態と同様の工程により、
ＬＤＤ構造を形成する。さらに、ゲート電極５の表層部
におけるチタンシリサイド膜（第１の金属シリサイド
膜）５ａと、ソース、ドレイン層８の表層部におけるチ
タンシリサイド膜８ａを形成する。そして、未反応のチ
タン膜等を、アンモニアと過酸化水素水の水溶液でエッ
チング除去して、図３（ａ）に示すようなサリサイド構
造を有するＭＯＳトランジスタを形成する。

【００２６】次に、図３（ｂ）に示すように、ゲート電
極５の表層部におけるチタンシリサイド膜５ａを含むチ
タンシリサイド膜５ａ、８ａの表面上に、チタンシリサ
イド膜（第２の金属シリサイド膜）２０をＣＶＤ法やス
パッタリング法等で形成する。これにより、チタンシリ
サイド膜５ａを結晶成長させる。そして、２回目の短時
間熱処理を窒素ガス雰囲気で施して、チタンシリサイド
膜５ａ、８ａを低抵抗化する。

【００２７】ここで、本実施形態においては、ゲート電
極５の表層部におけるチタンシリサイド膜５ａの表面
に、更にチタンシリサイド膜２０を形成しているため、
チタンシリサイド膜５ａが結晶成長する。これにより、
ゲート電極５上に形成されたチタンシリサイドがＣ５４
相の結晶粒形よりも大きくなる。このため、２回目の短
時間熱処理にて、チタンシリサイド膜５ａは、Ｃ４９相
からＣ５４相に結晶粒形を相転移することができる。

【００２８】従って、ゲート長が０．１μｍ以下になる
ような微細化が進んだＭＯＳトランジスタにおいても、
ゲート電極５の表層部におけるチタンシリサイド膜５ａ
がＣ４９相からＣ５４相へ相転移することができる。こ
のように、チタンシリサイド膜５ａ上に、チタンシリサ
イド膜２０をさらに形成して、チタンシリサイド膜５ａ
を結晶成長させることにより、チタンシリサイド膜５ａ
がＣ５４相の結晶粒形よりも大きなり、ゲート長を短く
してもゲート抵抗の増大を抑制することができ、トラン
ジスタの動作速度の遅延を防止することができる。

【００２９】そして、この後、図３（ｃ）に示すよう
に、側壁膜７やＬＯＣＯＳ膜３上の余剰のチタンシリサ
イド膜２０をドライエッチング等で除去する。これによ
り、ゲート電極５とソース、ドレイン層８間の電気的な
絶縁が確保できる。なお、この後、層間絶縁膜や配線層
を順次形成することによりサリサイド構造を有する半導
体装置は完成する。

【００３０】本実施形態においては、ゲート電極５の表
層部におけるチタンシリサイド膜５ａ上にさらにチタン
シリサイド膜２０を形成しているが、これは同種の金属
シリサイド膜を積層することによって、より相転移し易
くするためであり、異種の金属シリサイド膜、例えばコ
バルトシリサイド膜、ニッケルシリサイド膜若しくはタ
ングステンシリサイド膜にしてもよい。

【００３１】（他の実施形態）第１実施形態において
は、障壁としてシリコン酸化膜１０を形成しているが、
これに限らず、２回目の短時間熱処理によって、チタン
シリサイド膜５ａ、８ａと反応しない膜であって、障壁
としての役割を果たすものであればどのような膜であっ
てもよく、例えば、シリコン窒化膜、チタン窒化膜、若
しくはこれらいずれかの組み合わせからなる積層膜であ
っても良い。また、これらの膜に、第２実施形態に示す
ようなチタンシリサイド膜２０を併せて成膜してもよ
い。

【００３２】また、第１、第２実施形態においては、チ
タンシリサイド膜５ａ、８ａを適用したサリサイド構造
を有するＭＯＳトランジスタを示したが、チタンシリサ
イド膜に代えて、コバルトシリサイド膜やニッケルシリ
サイド膜を適用してもよい。なお、これらの場合におい
ては、第２実施形態に示したような、ゲート電極表層部
におけるチタンシリサイド膜は、コバルトシリサイド膜
やニッケルシリサイド膜に代わるため、これらに対応す
るように、コバルトシリサイド膜上にはコバルトシリサ
イド膜を形成し、ニッケルシリサイド膜上にはニッケル
シリサイド膜を形成するようにすると好適である。

【００３３】また、上述のように、チタンシリサイド膜
５ａ、８ａに代えて、コバルトシリサイド膜を採用する
場合には、第１実施形態における障壁膜として、上述し
た他にコバルト窒化膜を適用できる。さらに、チタンシ
リサイド膜５ａ、８ａに代えて、ニッケルシリサイド膜
を採用する場合には、第１実施形態における障壁膜とし
て、上述した他にニッケル窒化膜を適用できる。

【図面の簡単な説明】

【図１】第１実施形態における、ＭＯＳトランジスタの
製造工程手順図である。

【図２】図１につづく、ＭＯＳトランジスタの製造工程
手順図である。

【図３】第２実施形態における、ＭＯＳトランジスタの
製造工程手順図である。

【符号の説明】

１…シリコン基板、２…ウェル層、４…ゲート酸化膜、
５…ゲート電極、５ａ…チタンシリサイド膜、６…電界
緩和層、７…側壁膜、８…ソース、ドレイン層、８ａ…
チタンシリサイド膜、９…チタン膜、９ａ…窒化チタ
ン、１０…シリコン酸化膜、２０…チタンシリサイド
膜。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 基板（１）に、側壁膜（７）を有するゲ
   ート電極（５）と、このゲート電極（５）の両側にソー
   ス、ドレイン層（８）を形成する工程と、 前記ゲート電極（５）の上面に高融点金属膜（９）を形
   成する工程と、 １回目の熱処理を施して、前記高融点金属膜（９）をサ
   リサイド反応させ、金属シリサイド膜（５ａ）を形成す
   る工程と、 前記高融点金属膜（９）のうち、未反応の部分を除去す
   る工程と、 前記金属シリサイド膜（５ａ）の上に障壁膜（１０）を
   形成する工程と、 ２回目の熱処理を施して、前記障壁膜（１０）による圧
   縮応力に基づき、前記金属シリサイド膜（５ａ）を低抵
   抗化する工程とを備えることを特徴とするＭＩＳトラン
   ジスタの製造方法。
2. 【請求項２】 前記高融点金属膜（９）は、チタンで形
   成されており、 前記障壁膜（１０）は、シリコン酸化膜、シリコン窒化
   膜、チタン窒化膜のいずれかからなる単一の膜又は複数
   の積層膜であることを特徴とする請求項１に記載のＭＩ
   Ｓトランジスタの製造方法。
3. 【請求項３】 前記高融点金属膜（９）は、ニッケルで
   形成されており、 前記障壁膜（１０）は、シリコン酸化膜、シリコン窒化
   膜、ニッケル窒化膜のいずれかからなる単一の膜又は複
   数の積層膜であることを特徴とする請求項１に記載のＭ
   ＩＳトランジスタの製造方法。
4. 【請求項４】 前記高融点金属膜（９）は、コバルトで
   形成されており、 前記障壁膜（１０）は、シリコン酸化膜、シリコン窒化
   膜、コバルト窒化膜のいずれかからなる単一の膜又は複
   数の積層膜であることを特徴とする請求項１に記載のＭ
   ＩＳトランジスタの製造方法。
5. 【請求項５】 基板（１）に、側壁膜（７）を有するゲ
   ート電極（５）と、 このゲート電極（５）の両側にソース、ドレイン層
   （８）を形成する工程と、 前記ゲート電極（５）の上面に高融点金属膜（９）を形
   成する工程と、 １回目の熱処理を施して、前記高融点金属膜（９）をサ
   リサイド反応させ、第１の金属シリサイド膜（５ａ）を
   形成する工程と、 前記高融点金属膜（９）のうち、未反応の部分を除去す
   る工程と、 前記第１の金属シリサイド膜（５ａ）の上に、さらに第
   ２の金属シリサイド膜を形成て、前記第１の金属シリサ
   イド膜（５）を結晶成長する工程と、 ２回目の熱処理を施して、前記第１の金属シリサイド膜
   （５ａ）を低抵抗化する工程とを備えることを特徴とす
   るＭＩＳトランジスタの製造方法。
6. 【請求項６】 前記第１の金属シリサイド膜（５ａ）
   は、コバルトシリサイド膜、ニッケルシリサイド膜、チ
   タンシリサイド膜のうちのいずれか１つであり、 前記第２の金属シリサイド膜はコバルトシリサイド膜、
   ニッケルシリサイド膜、チタンシリサイド膜、タングス
   テンシリサイド膜のうちのいずれか１つであることを特
   徴とする請求項５に記載のＭＩＳトランジスタの製造方
   法。