JPH10135831A - Ａ／ｄ変換器の補正方法および装置 - Google Patents
Ａ／ｄ変換器の補正方法および装置Info
- Publication number
- JPH10135831A JPH10135831A JP9293918A JP29391897A JPH10135831A JP H10135831 A JPH10135831 A JP H10135831A JP 9293918 A JP9293918 A JP 9293918A JP 29391897 A JP29391897 A JP 29391897A JP H10135831 A JPH10135831 A JP H10135831A
- Authority
- JP
- Japan
- Prior art keywords
- value
- conversion
- input
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Processing Of Color Television Signals (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 Ａ／Ｄ変換器により変換するアナログ量の入
力値を補正する。 【解決手段】 変換保留期間において実際変換線が計算
され、理想的理論変換線との比較により、必要なオフセ
ットと利得補正を行う。本発明の方法はアナログ映像信
号をデジタル映像信号に変換するために適用される。本
発明はまた、アナログ映像信号をデジタル映像信号に変
換するための装置にも関連する。
力値を補正する。 【解決手段】 変換保留期間において実際変換線が計算
され、理想的理論変換線との比較により、必要なオフセ
ットと利得補正を行う。本発明の方法はアナログ映像信
号をデジタル映像信号に変換するために適用される。本
発明はまた、アナログ映像信号をデジタル映像信号に変
換するための装置にも関連する。
Description
【０００１】
【発明の属する技術分野】本発明はアナログ・デジタル
変換器（Ａ／Ｄ変換器）を補正する方法と、この方法に
従って作動する装置に関する。
変換器（Ａ／Ｄ変換器）を補正する方法と、この方法に
従って作動する装置に関する。
【０００２】
【従来の技術】Ａ／Ｄ変換器により入力量Ｘが出力量Ｙ
に変換されることが公知である。
に変換されることが公知である。
【０００３】Ａ／Ｄ変換器の伝達関数は量子化に関し、
入力値の非線形関数である。出力値は量子的に変化す
る。量子とは２つの連続する数値間の差である。
入力値の非線形関数である。出力値は量子的に変化す
る。量子とは２つの連続する数値間の差である。
【０００４】理想的には、全ての量子は等しく、量子化
平坦面の平均値は入力値から、Ｙ＝ＡＸで表される線形
関数を介して演繹される。このような理想的伝達関数を
図１に示す。同図は入力／出力平面にあり、縦軸の出力
値に対する、横軸にプロットされた入力値との関係を表
している。図１の例では、出力は整数値０乃至７または
２進基数モードにおいて０００乃至１１１で表された８
つのレベルを有している。入力が変化しても該変化が量
子ｑの間隔を規定する２つの連続する値内であれば、出
力値は同じ値を維持する。破線で表された直線Ｄによ
り、個々の平坦面の中間点が結ばれている。
平坦面の平均値は入力値から、Ｙ＝ＡＸで表される線形
関数を介して演繹される。このような理想的伝達関数を
図１に示す。同図は入力／出力平面にあり、縦軸の出力
値に対する、横軸にプロットされた入力値との関係を表
している。図１の例では、出力は整数値０乃至７または
２進基数モードにおいて０００乃至１１１で表された８
つのレベルを有している。入力が変化しても該変化が量
子ｑの間隔を規定する２つの連続する値内であれば、出
力値は同じ値を維持する。破線で表された直線Ｄによ
り、個々の平坦面の中間点が結ばれている。
【０００５】このような理想変換器においては原理的
に、量子化誤差と呼ばれる誤差が系統的に生じることが
知られている。統計的に、この誤差は −ｑ／２乃至＋ｑ／２ 間の絶対値を取る等しい可能性を有する。
に、量子化誤差と呼ばれる誤差が系統的に生じることが
知られている。統計的に、この誤差は −ｑ／２乃至＋ｑ／２ 間の絶対値を取る等しい可能性を有する。
【０００６】入力値の関数としての出力値を表す各セグ
メントの中間を結ぶ線の傾斜は利得線と呼ばれる。しか
し実際の変換器はドリフトにより利得が変化する一方、
変換器の零値にオフセットが生じる。このような誤差は
それぞれ利得誤差及びオフセット誤差と呼ばれる。
メントの中間を結ぶ線の傾斜は利得線と呼ばれる。しか
し実際の変換器はドリフトにより利得が変化する一方、
変換器の零値にオフセットが生じる。このような誤差は
それぞれ利得誤差及びオフセット誤差と呼ばれる。
【０００７】理想変換器の系統的誤差の入力値の関数と
しての値が図２に示されている。この誤差は正負を交互
に繰り返しつつ跳躍して変化している。このため、オフ
セット誤差と利得誤差を０にするための閉ループフィー
ドバックは実際には行われない。
しての値が図２に示されている。この誤差は正負を交互
に繰り返しつつ跳躍して変化している。このため、オフ
セット誤差と利得誤差を０にするための閉ループフィー
ドバックは実際には行われない。
【０００８】このような公知の誤差に対する対処法が試
みられている。
みられている。
【０００９】例えば米国特許第４９４７１６８号公報に
記載のＡ／Ｄ変換器において、２種類の補正が開ループ
において行われる。一方でメモリ４９に記憶された補正
値が加算器２９により出力値に加えられる。該補正値が
記憶されるメモリのアドレスは、最上位ビット（ＭＳ
Ｂ）を変換する変換器第１部分の出力値に依存してい
る。全体としての変換結果は、変換器１７の出力から得
られた最上位ビットと、下位変換器２７の出力から得ら
れた最下位ビット（ＬＳＢ）と、メモリ４９から得られ
る補正値の加算から得られる。メモリ４９からの値はア
イドル変換時間中に周期的に更新される。
記載のＡ／Ｄ変換器において、２種類の補正が開ループ
において行われる。一方でメモリ４９に記憶された補正
値が加算器２９により出力値に加えられる。該補正値が
記憶されるメモリのアドレスは、最上位ビット（ＭＳ
Ｂ）を変換する変換器第１部分の出力値に依存してい
る。全体としての変換結果は、変換器１７の出力から得
られた最上位ビットと、下位変換器２７の出力から得ら
れた最下位ビット（ＬＳＢ）と、メモリ４９から得られ
る補正値の加算から得られる。メモリ４９からの値はア
イドル変換時間中に周期的に更新される。
【００１０】前記米国特許公報第７欄３９行から第８欄
５１行に説明されているように、校正シーケンスは初期
化ステップと校正ステップを含む。校正ステップにおい
ては、低速であるが正確な参照用Ｄ／Ａ変換器４３を用
いて既知の値が作られる。そして参照用変換器４３から
得られた実際値と下位変換器２７の出力において測定さ
れた値間の差が、メモリ４９の、上位変換器１７により
示されるアドレスに記憶される。
５１行に説明されているように、校正シーケンスは初期
化ステップと校正ステップを含む。校正ステップにおい
ては、低速であるが正確な参照用Ｄ／Ａ変換器４３を用
いて既知の値が作られる。そして参照用変換器４３から
得られた実際値と下位変換器２７の出力において測定さ
れた値間の差が、メモリ４９の、上位変換器１７により
示されるアドレスに記憶される。
【００１１】初期化ステップにおいては、高速であるが
精度に欠けるＤ／Ａ変換器２１の利得およびオフセット
値が設定される。このＤ／Ａ変換器２１は、上位変換器
１７の最上位ビットにおいて変換された値をアナログ入
力から減算するために使用される。このステップにより
また、低位変換器２７のオフセット誤差の調整が可能と
なる。
精度に欠けるＤ／Ａ変換器２１の利得およびオフセット
値が設定される。このＤ／Ａ変換器２１は、上位変換器
１７の最上位ビットにおいて変換された値をアナログ入
力から減算するために使用される。このステップにより
また、低位変換器２７のオフセット誤差の調整が可能と
なる。
【００１２】第８欄、４６乃至５１行に説明されている
ように、メモリ４９に記憶された値を更新するキャリブ
レーションステップはシステムアイドル時間中に周期的
に繰り返すことができるが、初期化ステップは基本的に
変換周期の初めにおいてのみ行われる。
ように、メモリ４９に記憶された値を更新するキャリブ
レーションステップはシステムアイドル時間中に周期的
に繰り返すことができるが、初期化ステップは基本的に
変換周期の初めにおいてのみ行われる。
【００１３】さらに、オフセット値と利得値を開ループ
モニタリングにより調整することが当業者には公知であ
る。この方法によれば、誤差を手動または自動シーケン
スによって計算し調整することができる。
モニタリングにより調整することが当業者には公知であ
る。この方法によれば、誤差を手動または自動シーケン
スによって計算し調整することができる。
【００１４】
【発明が解決しようとする課題】本発明の課題は、利得
とオフセットの補正が閉ループにおいてアイドル変換時
間中に行われるように構成されたＡ／Ｄ変換方法および
装置を提供することである。
とオフセットの補正が閉ループにおいてアイドル変換時
間中に行われるように構成されたＡ／Ｄ変換方法および
装置を提供することである。
【００１５】
【課題を解決するための手段】本発明によれば、Ａ／Ｄ
変換器の入力量Ｘの値が補正される。該変換器の出力量
Ｙは前記量Ｘの値に依存しており、出力値Ｙは、Ｘが値
Ｘ０から値Ｘｎ−１へと変化する時には理想的にはｎ個
の、間隔ΔＹにより規則的に配置された値
Ｙ０，．．．，Ｙｎ−１を取る。すなわちＹは、Ｘが一
つの間隔内においてＸ０の値を有する時にはＹｎ−１の
値を取り、Ｘが一つの間隔内においてＸｎ−１を有する
時にはＹｎ−１の値を取り、さらにＸから生ずるｎ−２
個の中間値Ｙ１，Ｙ２，．．．Ｙｎ−２を取る。前記ｎ
−２個の中間値は一方においてＹ＝ａ０Ｘ＋ｂ ０で表さ
れる線形変換を介して得られ、他方ではＹの量子化を介
して得られる。Ｙは、Ｘが値Ｘｐ−１から値Ｘｐに変化
する時は同じ出力値Ｙｐを維持し、値Ｙｐは、ＸがＸ
ｐ−１とＸｐ間において変化する時に線形変換から得ら
れる値の一つである。本発明によればさらに、変換期間
の間に介在する変換保留期間を利用することにより変換
中に補正が行われ、それによって入力量Ｘの既知の値が
変換器に導入され、該変換器から適用すべき補正値が演
繹される。さらに、１つかそれ以上の数の変換保留期間
および変換中を通して連続的かつ反復的に、 ａ）整数ｍの数の入力値Ｘｍ１，．．．，Ｘｍｍに対し
て、得られた出力値Ｙｍ１，．．．，Ｙｍｍが測定さ
れ、 ｂ）これらｍ個の測定値から生じる実際変換線の等式Ｙ
＝ａ１Ｘ＋ｂ１が計算され、この線は、Ｘｍ１，
Ｙｍ１；Ｘｍ２，Ｙｍ２，Ｙｍ２；．．．；Ｘｍｍ，Ｙ
ｍｍの縦軸座標を有するｍ個の点に最も近く、 ｃ）ｂ１とｂ０間の差の代数値をアナログ入力量に加算
することによりオフセット誤差を補正し、 ｄ）入力量Ｘに、計算された最新の比ａ１／ａ０を乗算
することにより変換利得が補正される。
変換器の入力量Ｘの値が補正される。該変換器の出力量
Ｙは前記量Ｘの値に依存しており、出力値Ｙは、Ｘが値
Ｘ０から値Ｘｎ−１へと変化する時には理想的にはｎ個
の、間隔ΔＹにより規則的に配置された値
Ｙ０，．．．，Ｙｎ−１を取る。すなわちＹは、Ｘが一
つの間隔内においてＸ０の値を有する時にはＹｎ−１の
値を取り、Ｘが一つの間隔内においてＸｎ−１を有する
時にはＹｎ−１の値を取り、さらにＸから生ずるｎ−２
個の中間値Ｙ１，Ｙ２，．．．Ｙｎ−２を取る。前記ｎ
−２個の中間値は一方においてＹ＝ａ０Ｘ＋ｂ ０で表さ
れる線形変換を介して得られ、他方ではＹの量子化を介
して得られる。Ｙは、Ｘが値Ｘｐ−１から値Ｘｐに変化
する時は同じ出力値Ｙｐを維持し、値Ｙｐは、ＸがＸ
ｐ−１とＸｐ間において変化する時に線形変換から得ら
れる値の一つである。本発明によればさらに、変換期間
の間に介在する変換保留期間を利用することにより変換
中に補正が行われ、それによって入力量Ｘの既知の値が
変換器に導入され、該変換器から適用すべき補正値が演
繹される。さらに、１つかそれ以上の数の変換保留期間
および変換中を通して連続的かつ反復的に、 ａ）整数ｍの数の入力値Ｘｍ１，．．．，Ｘｍｍに対し
て、得られた出力値Ｙｍ１，．．．，Ｙｍｍが測定さ
れ、 ｂ）これらｍ個の測定値から生じる実際変換線の等式Ｙ
＝ａ１Ｘ＋ｂ１が計算され、この線は、Ｘｍ１，
Ｙｍ１；Ｘｍ２，Ｙｍ２，Ｙｍ２；．．．；Ｘｍｍ，Ｙ
ｍｍの縦軸座標を有するｍ個の点に最も近く、 ｃ）ｂ１とｂ０間の差の代数値をアナログ入力量に加算
することによりオフセット誤差を補正し、 ｄ）入力量Ｘに、計算された最新の比ａ１／ａ０を乗算
することにより変換利得が補正される。
【００１６】
【発明の実施の形態】上記したように、本発明によれ
ば、出力値ＹｍはいずれもＳ個の入力値、例えばＸｍｔ
（１≦ｔ≦ｍ）に対しては、Ｘｍｔ１乃至Ｘｍｔｓを平
均することにより得られる。ｓ個の値Ｘｍｔは中心値Ｘ
ｍに対して対称である。Ｘｍｔｍｉｎ即ちＸｍｔの最小
値と、最大入力値であるＸｍｔｍａｘ間の隔たりは以下
の値、即ち Ｘｎ−１−Ｘ０／ｎ を有する間隔Δｘの数個分である。
ば、出力値ＹｍはいずれもＳ個の入力値、例えばＸｍｔ
（１≦ｔ≦ｍ）に対しては、Ｘｍｔ１乃至Ｘｍｔｓを平
均することにより得られる。ｓ個の値Ｘｍｔは中心値Ｘ
ｍに対して対称である。Ｘｍｔｍｉｎ即ちＸｍｔの最小
値と、最大入力値であるＸｍｔｍａｘ間の隔たりは以下
の値、即ち Ｘｎ−１−Ｘ０／ｎ を有する間隔Δｘの数個分である。
【００１７】本発明の方法を、マルチコンポーネント映
像信号捕捉カードに配設された変換器に適用する場合、
例えば赤コンポーネントＲ，緑コンポーネントＧおよび
青コンポーネントＢ、または総合輝度コンポーネントＹ
と２つの色差信号ＤＲ，ＤＢを有する信号の場合、これ
ら３つのコンポーネントの位相を公知の方法に従って同
期させなければならない。本発明によれば、変換の保留
期間において、変換器の出力において得られるｍ個の実
際値Ｙｍが、ｍ個の既知の入力値Ｘｍ１，．．．，Ｘ
ｍｍに対して測定される。ｍ個の入力値は例えばテスト
パターンジェネレータにより発生され、該テストパター
ンジェネレータによって例えば平坦面により順次変化し
増加する値がディスプレイされる。位相調整の際には、
平坦面上で安定化した値は無視するが、それは、これら
の安定化した値に対しては出力値も安定化しており、位
相シフトがないからである。
像信号捕捉カードに配設された変換器に適用する場合、
例えば赤コンポーネントＲ，緑コンポーネントＧおよび
青コンポーネントＢ、または総合輝度コンポーネントＹ
と２つの色差信号ＤＲ，ＤＢを有する信号の場合、これ
ら３つのコンポーネントの位相を公知の方法に従って同
期させなければならない。本発明によれば、変換の保留
期間において、変換器の出力において得られるｍ個の実
際値Ｙｍが、ｍ個の既知の入力値Ｘｍ１，．．．，Ｘ
ｍｍに対して測定される。ｍ個の入力値は例えばテスト
パターンジェネレータにより発生され、該テストパター
ンジェネレータによって例えば平坦面により順次変化し
増加する値がディスプレイされる。位相調整の際には、
平坦面上で安定化した値は無視するが、それは、これら
の安定化した値に対しては出力値も安定化しており、位
相シフトがないからである。
【００１８】対照的に、ある入力値から別の値への急激
な跳躍がある時は、テストパターンジェネレータと変換
器間に配置された回路フィルタや素子により、例えばテ
ストパターンジェネレータにより発生された２つの順次
の値間の立ち上がりエッジがそれ程急激でないエッジに
変換される。この急激でない立ち上がりエッジにより、
個々の信号路に配設された変換器のそれぞれによるサン
プル捕捉の位相が揃えれれるのである。サンプルの捕捉
位相が揃えられるということは、例えば輝度信号路と２
つのクロミナンス信号路のサンプル捕捉が同時に行われ
るということではない。概して、サンプルの捕捉は時間
の経過とともにオフセットされるからである。そうでは
なく、サンプルの捕捉位相が揃えられるということは、
サンプルが、コンポジット映像信号と全く同時に捕捉さ
れるということである。もし、第１のコンポーネントが
第１の信号路を通過する速度が、第２のコンポーネント
が第２の信号路を通過する速度に比べてより速ければ、
第２の信号路におけるサンプル捕捉は、第２コンポーネ
ントが変換手段の入力から変換器へと到達する時間と、
第１のコンポーネントが同様の経過を経るために必要な
時間の差だけ遅れる。
な跳躍がある時は、テストパターンジェネレータと変換
器間に配置された回路フィルタや素子により、例えばテ
ストパターンジェネレータにより発生された２つの順次
の値間の立ち上がりエッジがそれ程急激でないエッジに
変換される。この急激でない立ち上がりエッジにより、
個々の信号路に配設された変換器のそれぞれによるサン
プル捕捉の位相が揃えれれるのである。サンプルの捕捉
位相が揃えられるということは、例えば輝度信号路と２
つのクロミナンス信号路のサンプル捕捉が同時に行われ
るということではない。概して、サンプルの捕捉は時間
の経過とともにオフセットされるからである。そうでは
なく、サンプルの捕捉位相が揃えられるということは、
サンプルが、コンポジット映像信号と全く同時に捕捉さ
れるということである。もし、第１のコンポーネントが
第１の信号路を通過する速度が、第２のコンポーネント
が第２の信号路を通過する速度に比べてより速ければ、
第２の信号路におけるサンプル捕捉は、第２コンポーネ
ントが変換手段の入力から変換器へと到達する時間と、
第１のコンポーネントが同様の経過を経るために必要な
時間の差だけ遅れる。
【００１９】本発明の方法の第１のステップにおいて
は、信号路の１つのサンプリング位相が調節されて、該
信号路のサンプリングタイミングが常に立ち上がりエッ
ジの既知の点、例えば２つの安定値間の中間値に対応す
るようにされる。その後、他の２つの信号路のサンプル
捕捉のタイミングが揃えられ、該タイミングがそれぞれ
の立ち上がりエッジの同じ既知の点、例えば２つの安定
値間の中間値に対応させられる。サンプリングの遅延を
正確に行うため、一方においてデジタル遅延線により異
なる信号路間でのサンプル捕捉位相がクロック周期の整
数分だけ移動され、他方では位相器等により付加的なオ
フセットが行われる。
は、信号路の１つのサンプリング位相が調節されて、該
信号路のサンプリングタイミングが常に立ち上がりエッ
ジの既知の点、例えば２つの安定値間の中間値に対応す
るようにされる。その後、他の２つの信号路のサンプル
捕捉のタイミングが揃えられ、該タイミングがそれぞれ
の立ち上がりエッジの同じ既知の点、例えば２つの安定
値間の中間値に対応させられる。サンプリングの遅延を
正確に行うため、一方においてデジタル遅延線により異
なる信号路間でのサンプル捕捉位相がクロック周期の整
数分だけ移動され、他方では位相器等により付加的なオ
フセットが行われる。
【００２０】本発明は既述の米国特許等の先行技術に比
べて、使用するメモリの数が少ないという利点を有す
る。また、前者の開ループに対して閉ループ制御である
という利点も有する。すなわち、一定の動作時間の後、
利得とオフセット等における残留誤差がほとんどゼロで
あり、そのわずかな残留誤差はコンポーネントの経時変
化または温度変化等の外乱によるものである。本発明は
特に、例えば変換器に入力する量のダイナミックレンジ
を低減する目的で、いくつかのアナログ量をまず所定の
プロセスに従って処理する場合に有利である。そのよう
な場合として例えばテレビジョン映像信号捕捉カードが
あり、該カードにおいては赤、緑、青の値を表すアナロ
グ電圧値が公知の方法によって変換され、基準に従って
輝度値Ｙおよび赤と青それぞれの色差信号ＤＲ，ＤＢと
して定義される。Ｙ，ＤＲ及びＤＢの各信号により、公
知の方法に従って白黒画像の濃度レベル又は公知の方法
に従ってカラー画像を再現するための赤、緑、青の各信
号を再現することが可能となる。この場合、閉ループ補
正の精度により、色空間変換用のマトリックスに見られ
るような小さなマトリックス係数の場合でも、アナログ
量変換用アナログマトリックスの利得調整を高い精度で
行うことができる。さらに、テレビジョン映像信号の場
合、個々のライン間および個々のフレーム間において変
換すべき信号は無い。このような変換すべき信号の無い
ブランキング期間と呼ばれる期間は従って映像信号の変
換中に周期的に存在する。
べて、使用するメモリの数が少ないという利点を有す
る。また、前者の開ループに対して閉ループ制御である
という利点も有する。すなわち、一定の動作時間の後、
利得とオフセット等における残留誤差がほとんどゼロで
あり、そのわずかな残留誤差はコンポーネントの経時変
化または温度変化等の外乱によるものである。本発明は
特に、例えば変換器に入力する量のダイナミックレンジ
を低減する目的で、いくつかのアナログ量をまず所定の
プロセスに従って処理する場合に有利である。そのよう
な場合として例えばテレビジョン映像信号捕捉カードが
あり、該カードにおいては赤、緑、青の値を表すアナロ
グ電圧値が公知の方法によって変換され、基準に従って
輝度値Ｙおよび赤と青それぞれの色差信号ＤＲ，ＤＢと
して定義される。Ｙ，ＤＲ及びＤＢの各信号により、公
知の方法に従って白黒画像の濃度レベル又は公知の方法
に従ってカラー画像を再現するための赤、緑、青の各信
号を再現することが可能となる。この場合、閉ループ補
正の精度により、色空間変換用のマトリックスに見られ
るような小さなマトリックス係数の場合でも、アナログ
量変換用アナログマトリックスの利得調整を高い精度で
行うことができる。さらに、テレビジョン映像信号の場
合、個々のライン間および個々のフレーム間において変
換すべき信号は無い。このような変換すべき信号の無い
ブランキング期間と呼ばれる期間は従って映像信号の変
換中に周期的に存在する。
【００２１】本発明によれば、アナログ入力量のオフセ
ットと利得の値の補正が以下のように行われる。すなわ
ち、補正された値に対して実行されるＡ／Ｄ変換が、入
力側の実際値の変換、即ち変換線Ｙ＝ａ０Ｘ＋ｂ０に従
った変換に対応するように補正される。すでに説明した
が以下により正確に説明すると、Ｘ０とＸｎ−１という
２つの極値間の値域にわたって変化する連続入力値Ｘが
変換器により公知の方法に従って変換される。変換Ｙは
ＸがＸ０からＸｎ−１にわたって変化する時ｎ個の値を
取る。すなわち、ＸがＸ０の時はＹ０を取り、ＸがＸ
ｎ−１の時Ｙｎ−１を取り、さらにＸの量から生じるｎ
−２個の中間値Ｙ１，Ｙ２．．．，Ｙｎ−２を取る。こ
れら中間値Ｙ１，Ｙ２，．．．，Ｙｎ−２は一方におい
て理想変換線に従って線形変換を介して得られ、その場
合Ｙの値は
ットと利得の値の補正が以下のように行われる。すなわ
ち、補正された値に対して実行されるＡ／Ｄ変換が、入
力側の実際値の変換、即ち変換線Ｙ＝ａ０Ｘ＋ｂ０に従
った変換に対応するように補正される。すでに説明した
が以下により正確に説明すると、Ｘ０とＸｎ−１という
２つの極値間の値域にわたって変化する連続入力値Ｘが
変換器により公知の方法に従って変換される。変換Ｙは
ＸがＸ０からＸｎ−１にわたって変化する時ｎ個の値を
取る。すなわち、ＸがＸ０の時はＹ０を取り、ＸがＸ
ｎ−１の時Ｙｎ−１を取り、さらにＸの量から生じるｎ
−２個の中間値Ｙ１，Ｙ２．．．，Ｙｎ−２を取る。こ
れら中間値Ｙ１，Ｙ２，．．．，Ｙｎ−２は一方におい
て理想変換線に従って線形変換を介して得られ、その場
合Ｙの値は
【００２２】
【数３】
【００２３】となり、他方、量子化により、Ｘが値Ｘ
ｐ−１からＸｐ（１≦ｐ＜ｎ−１）へと変化する時、量
Ｙに対して一定の出力値が与えられる。Ｘｐ−Ｘｐ−１
の間隔は
ｐ−１からＸｐ（１≦ｐ＜ｎ−１）へと変化する時、量
Ｙに対して一定の出力値が与えられる。Ｘｐ−Ｘｐ−１
の間隔は
【００２４】
【数４】
【００２５】に等しい。
【００２６】この一定値は、Ｘが個々の間隔の中心値を
取る時に線形変換を介してＹに対して得られた値であ
る。本発明に特有の補正方法によれば、入力値Ｘｑ０に
対して、フィードバックされた装置から得られた実際値
Ｙｑ０と、理論的に予測される伝達関数に従って変換を
行った場合に得られるはずの理論値Ｙｑ´０との間にお
いて代数的オフセットが計算される。その後入力値Ｘに
はこのオフセットの代数値が加算されて補正される。こ
の第１の補正によりオフセットが補正される。
取る時に線形変換を介してＹに対して得られた値であ
る。本発明に特有の補正方法によれば、入力値Ｘｑ０に
対して、フィードバックされた装置から得られた実際値
Ｙｑ０と、理論的に予測される伝達関数に従って変換を
行った場合に得られるはずの理論値Ｙｑ´０との間にお
いて代数的オフセットが計算される。その後入力値Ｘに
はこのオフセットの代数値が加算されて補正される。こ
の第１の補正によりオフセットが補正される。
【００２７】そして、前もって計算された代数的オフセ
ットにより補正された既知の入力値ｍＸ１，．．．，Ｘ
ｍに対する、フィードバックされた装置の出力において
得られる実際値Ｙｍ１，．．．，Ｙｍｍが測定される。
ットにより補正された既知の入力値ｍＸ１，．．．，Ｘ
ｍに対する、フィードバックされた装置の出力において
得られる実際値Ｙｍ１，．．．，Ｙｍｍが測定される。
【００２８】座標Ｘ１Ｙｍ１，．．．，ＸｍＹｍｍを有
するｍ個の点Ｍ１，Ｍ２，．．．，Ｍｍの近傍を通過す
る直線の傾斜ａ１が決定される。例えば個々の点から該
線までの距離の二乗の合計が最小となる時、直線がＭ個
の点の近傍を通過すると考えられる。ｍ個の点を通過す
る線のうち、どの線が一番近いかを推定できる限り、い
ずれの公知の数学的方法でも使用できる。
するｍ個の点Ｍ１，Ｍ２，．．．，Ｍｍの近傍を通過す
る直線の傾斜ａ１が決定される。例えば個々の点から該
線までの距離の二乗の合計が最小となる時、直線がＭ個
の点の近傍を通過すると考えられる。ｍ個の点を通過す
る線のうち、どの線が一番近いかを推定できる限り、い
ずれの公知の数学的方法でも使用できる。
【００２９】入力値は、理論変換線の傾斜値ａ０とｍ個
の点の近傍の線の傾斜ａ１間の比に等しい係数を入力量
Ｘに適用することにより補正される。
の点の近傍の線の傾斜ａ１間の比に等しい係数を入力量
Ｘに適用することにより補正される。
【００３０】上記の説明から明らかなように、本発明の
方法によればオフセットの補正を、変換器の量子化にお
ける量子の整数の数に対応する値だけのみ、行うことが
できる。同様に、利得補正に関しても、点Ｍ１，
Ｍ２，．．．，Ｍｍの縦軸が、装置の量子化平坦面に対
応する値のみを取ることができる。その結果、実行され
た補正に粗さが生じる。このため、本発明及びその実施
例によって得られる結果を大きく改善するために、個々
の入力値Ｘｐに関連する出力値Ｙｐは、Ｙｒ１，
Ｙｒ２，．．．，Ｙｒｓというｓ個の値の平均値であ
る。これらｓ個の値は入力量ＸをＸｍ０を中心として変
化させることにより得られる。量Ｘに配分された値Ｘ
ｒ１，Ｘｒ２，．．．，Ｘｒｓは、Ｘｍ０に関して対称
であるという特性を持つ。対称であるとはつまり、一方
では、出力値Ｙｒ１，Ｙｒ２，．．．，Ｙｒｓに対応す
る値Ｘｒ１乃至Ｘｒｓの平均がＸｍ０に等しく、他方に
おいてＸｒ１乃至Ｘｒｓの値がＸｍ０に関して対称性を
示すということである。Ｘの取る最小値Ｘｒｍｉｎと最
大値Ｘｒｍａｘとの間の隔たりは量子数個分である。
方法によればオフセットの補正を、変換器の量子化にお
ける量子の整数の数に対応する値だけのみ、行うことが
できる。同様に、利得補正に関しても、点Ｍ１，
Ｍ２，．．．，Ｍｍの縦軸が、装置の量子化平坦面に対
応する値のみを取ることができる。その結果、実行され
た補正に粗さが生じる。このため、本発明及びその実施
例によって得られる結果を大きく改善するために、個々
の入力値Ｘｐに関連する出力値Ｙｐは、Ｙｒ１，
Ｙｒ２，．．．，Ｙｒｓというｓ個の値の平均値であ
る。これらｓ個の値は入力量ＸをＸｍ０を中心として変
化させることにより得られる。量Ｘに配分された値Ｘ
ｒ１，Ｘｒ２，．．．，Ｘｒｓは、Ｘｍ０に関して対称
であるという特性を持つ。対称であるとはつまり、一方
では、出力値Ｙｒ１，Ｙｒ２，．．．，Ｙｒｓに対応す
る値Ｘｒ１乃至Ｘｒｓの平均がＸｍ０に等しく、他方に
おいてＸｒ１乃至Ｘｒｓの値がＸｍ０に関して対称性を
示すということである。Ｘの取る最小値Ｘｒｍｉｎと最
大値Ｘｒｍａｘとの間の隔たりは量子数個分である。
【００３１】
【実施例】図３は、アナログ変調された標準カラー映像
信号データの捕捉用カードの電気回路図である。この捕
捉カードは、該アナログ変調を公知の標準の１つに従っ
てデジタル変調へ変換するためのものである。本実施例
では、入力は赤Ｒ、緑Ｇ、および青Ｂを表すアナログ信
号であり、カードによりこれら信号が輝度信号Ｙと赤色
差信号ＤＲ、青色差信号ＤＢのアナログ信号に変換され
た後に、４．２．２またはＨＤＴＶ標準等のデジタルデ
ータに変換するよう構成されている。
信号データの捕捉用カードの電気回路図である。この捕
捉カードは、該アナログ変調を公知の標準の１つに従っ
てデジタル変調へ変換するためのものである。本実施例
では、入力は赤Ｒ、緑Ｇ、および青Ｂを表すアナログ信
号であり、カードによりこれら信号が輝度信号Ｙと赤色
差信号ＤＲ、青色差信号ＤＢのアナログ信号に変換され
た後に、４．２．２またはＨＤＴＶ標準等のデジタルデ
ータに変換するよう構成されている。
【００３２】言うまでもなく、入力映像信号がＹ，Ｄ
Ｒ，ＤＢコンポーネントを含み、デジタル出力をＹ，Ｄ
Ｒ，ＤＢとすることもできる。
Ｒ，ＤＢコンポーネントを含み、デジタル出力をＹ，Ｄ
Ｒ，ＤＢとすることもできる。
【００３３】本実施例によるカードは３つの入力１Ｒ，
１Ｇ，１Ｂを有し、それぞれ赤、緑、青のアナログ信号
を受け取る。これらの信号は可制御スイッチ３Ｂ，３
Ｇ，３Ｒを介して、公知の適合回路２Ｂ，２Ｇ，２Ｒに
供給される。これらのスイッチは２つの位置を取ること
ができる。第１の位置においては、スイッチは被変換信
号を伝達し、第２の位置ではテストパターンジェネレー
タ４から生じる信号を伝達する。このジェネレータから
は適合回路２の入力で受け取られた信号の標準に合わせ
て校正されたアナログ信号が得られる。適合回路２の出
力におけるアナログ信号の振幅は公知の方法に従ってア
ナログマトリックス変換器５により変換される。マトリ
ックス変換器は適合回路２の出力６Ｂ，６Ｇ，６Ｒにお
けるアナログ信号を受け取る。９つの変換係数のそれぞ
れの値は原則として、変換標準に従って採用された値で
ある。本発明によれば、マトリックスの乗算係数の実際
値を反復的に修正することにより、回路内の不完全さに
係わる該修正値が、標準に実質的に対応する値となるよ
うにされる。
１Ｇ，１Ｂを有し、それぞれ赤、緑、青のアナログ信号
を受け取る。これらの信号は可制御スイッチ３Ｂ，３
Ｇ，３Ｒを介して、公知の適合回路２Ｂ，２Ｇ，２Ｒに
供給される。これらのスイッチは２つの位置を取ること
ができる。第１の位置においては、スイッチは被変換信
号を伝達し、第２の位置ではテストパターンジェネレー
タ４から生じる信号を伝達する。このジェネレータから
は適合回路２の入力で受け取られた信号の標準に合わせ
て校正されたアナログ信号が得られる。適合回路２の出
力におけるアナログ信号の振幅は公知の方法に従ってア
ナログマトリックス変換器５により変換される。マトリ
ックス変換器は適合回路２の出力６Ｂ，６Ｇ，６Ｒにお
けるアナログ信号を受け取る。９つの変換係数のそれぞ
れの値は原則として、変換標準に従って採用された値で
ある。本発明によれば、マトリックスの乗算係数の実際
値を反復的に修正することにより、回路内の不完全さに
係わる該修正値が、標準に実質的に対応する値となるよ
うにされる。
【００３４】これらの係数の値はマイクロプロセッサ１
７により制御可能である。マイクロプロセッサ１７の役
割は以下に説明する。
７により制御可能である。マイクロプロセッサ１７の役
割は以下に説明する。
【００３５】マトリックス変換器５からの出力信号はス
イッチ８ＤＢ，８Ｙ及び８ＤＲを介して増幅器７ＤＢ，
７Ｙおよび７ＤＲに送られる。これらのスイッチは２つ
の位置を取ることができる。第１の位置では、それらは
マトリックス変換器５から生じる信号を受け取り、第２
の位置では適合器２から生じる信号を受け取る。第１の
位置は、変換回路による変換が標準の変更、例えば赤、
緑、青（Ｒ，Ｇ，Ｂ）から輝度、赤色差、青色差（Ｙ，
ＤＲ，ＤＢ）への変更を伴う場合に対応する。すなわ
ち、これは本実施例の場合である。第２の位置は、例え
ばアナログＤＲ，Ｙ，ＤＢからデジタルＤＲ，Ｙ，ＤＢ
への変換等、色空間の変更なしに変換が行われる場合に
対応する。
イッチ８ＤＢ，８Ｙ及び８ＤＲを介して増幅器７ＤＢ，
７Ｙおよび７ＤＲに送られる。これらのスイッチは２つ
の位置を取ることができる。第１の位置では、それらは
マトリックス変換器５から生じる信号を受け取り、第２
の位置では適合器２から生じる信号を受け取る。第１の
位置は、変換回路による変換が標準の変更、例えば赤、
緑、青（Ｒ，Ｇ，Ｂ）から輝度、赤色差、青色差（Ｙ，
ＤＲ，ＤＢ）への変更を伴う場合に対応する。すなわ
ち、これは本実施例の場合である。第２の位置は、例え
ばアナログＤＲ，Ｙ，ＤＢからデジタルＤＲ，Ｙ，ＤＢ
への変換等、色空間の変更なしに変換が行われる場合に
対応する。
【００３６】増幅器７の利得はマイクロプロセッサ１７
により制御可能である。フィルタ９ＤＢ，９Ｙ，９ＤＲ
によるフィルタリングの後、増幅器７から出力された信
号は、装置１１ＤＢ，１１Ｙ，１１ＤＲを介してＡ／Ｄ
変換器１０ＤＢ，１０Ｙ，１０ＤＲに導入される。これ
らの装置は変換の基準となる零レベルを調整するための
ものであり、クランプレベル調整装置として公知であ
る。クランプレベルは以下の説明ではベースレベルと呼
ぶ。装置１１はマイクロプロセッサ１７により調整可能
である。装置１１は変換器１０の直ぐ上流側に配設され
るため、装置１１によりオフセット誤差を調整できる。
により制御可能である。フィルタ９ＤＢ，９Ｙ，９ＤＲ
によるフィルタリングの後、増幅器７から出力された信
号は、装置１１ＤＢ，１１Ｙ，１１ＤＲを介してＡ／Ｄ
変換器１０ＤＢ，１０Ｙ，１０ＤＲに導入される。これ
らの装置は変換の基準となる零レベルを調整するための
ものであり、クランプレベル調整装置として公知であ
る。クランプレベルは以下の説明ではベースレベルと呼
ぶ。装置１１はマイクロプロセッサ１７により調整可能
である。装置１１は変換器１０の直ぐ上流側に配設され
るため、装置１１によりオフセット誤差を調整できる。
【００３７】図３に示した実施例において、スイッチ８
と可変利得制御増幅器７は物理的構成要素であるが、こ
れらはプログラマブルマトリックス変換器５の係数の操
作により代替可能である。よって、入力および出力信号
が色空間Ｙ；ＤＲ、ＤＢにある場合、マトリックスは、
零でない係数が１に等しい対角行列となる。同様に、増
幅器７の利得の可変特性に代えて、マトリックスの係数
の値を操作することができる。
と可変利得制御増幅器７は物理的構成要素であるが、こ
れらはプログラマブルマトリックス変換器５の係数の操
作により代替可能である。よって、入力および出力信号
が色空間Ｙ；ＤＲ、ＤＢにある場合、マトリックスは、
零でない係数が１に等しい対角行列となる。同様に、増
幅器７の利得の可変特性に代えて、マトリックスの係数
の値を操作することができる。
【００３８】アナログ映像信号Ｒ，Ｇ，ＢがＨＤＴＶ標
準デジタル映像信号Ｙ，ＤＲ，ＤＢへ変換される図１の
実施例では、Ｙ信号路のサンプリング周波数はＤＲおよ
びＤＢ信号路のサンプリング周波数の倍、すなわちＹ信
号路では７２ＭＨｚ，ＤＲとＤＢのそれぞれの信号路に
おいて３６ＭＨｚである。
準デジタル映像信号Ｙ，ＤＲ，ＤＢへ変換される図１の
実施例では、Ｙ信号路のサンプリング周波数はＤＲおよ
びＤＢ信号路のサンプリング周波数の倍、すなわちＹ信
号路では７２ＭＨｚ，ＤＲとＤＢのそれぞれの信号路に
おいて３６ＭＨｚである。
【００３９】サンプル捕捉のタイミングは公知の位相ル
ープ可制御クロック装置１８により制御される。位相ル
ープ可制御クロック装置１８は７２ＭＨｚの周波数の制
御パルスを発生することにより輝度信号路ＹのＡ／Ｄ変
換器１０Ｙを制御する一方、３６ＭＨｚの周波数のパル
スを発生することにより差信号路ＤＢとＤＲの変換器１
０ＤＢと１０ＤＲを制御する。
ープ可制御クロック装置１８により制御される。位相ル
ープ可制御クロック装置１８は７２ＭＨｚの周波数の制
御パルスを発生することにより輝度信号路ＹのＡ／Ｄ変
換器１０Ｙを制御する一方、３６ＭＨｚの周波数のパル
スを発生することにより差信号路ＤＢとＤＲの変換器１
０ＤＢと１０ＤＲを制御する。
【００４０】差信号路ＤＢとＤＲのサンプル捕捉タイミ
ングは、輝度信号路Ｙのサンプル捕捉タイミングに対し
て遅らせることができる。導入された遅延は１２ＤＢ、
１２ＤＲの破線で示した移相器により表されている。信
号路Ｙから出力されたサンプルは遅延線１３Ｙに導入さ
れる。２つの差信号路は書き込み／読み取りシフトレジ
スタ１３ＤＢと１３ＤＲに導入される。
ングは、輝度信号路Ｙのサンプル捕捉タイミングに対し
て遅らせることができる。導入された遅延は１２ＤＢ、
１２ＤＲの破線で示した移相器により表されている。信
号路Ｙから出力されたサンプルは遅延線１３Ｙに導入さ
れる。２つの差信号路は書き込み／読み取りシフトレジ
スタ１３ＤＢと１３ＤＲに導入される。
【００４１】最後に、信号路それぞれからの出力はマル
チプレクサ１４を介して出力１５に送られる。書き込み
／読み取りシフトレジスタの役割を以下に説明する。サ
ンプル捕捉のタイミングが信号路毎に異なるということ
はすでに説明した。シフトレジスタ１３Ｂの出力１９Ｄ
Ｂと、遅延線１３Ｙの出力１９Ｙの出力１９Ｙと、シフ
トレジスタ１３ＤＲの出力１９ＤＲとにおけるサンプル
を同期してマルチプレクサ１４に読み込ませるために、
マルチプレクサ１４の読み込みタイミングを、Ａ／Ｄ変
換器１０による書き込みタイミング分だけオフセットす
ることが必要である。このため、シフトレジスタ１３Ｄ
Ｂ、１３ＤＲと遅延線１３Ｙとが組み合わせて使用され
る。この役割については、以下に回路の動作を説明する
際により詳細に説明する。
チプレクサ１４を介して出力１５に送られる。書き込み
／読み取りシフトレジスタの役割を以下に説明する。サ
ンプル捕捉のタイミングが信号路毎に異なるということ
はすでに説明した。シフトレジスタ１３Ｂの出力１９Ｄ
Ｂと、遅延線１３Ｙの出力１９Ｙの出力１９Ｙと、シフ
トレジスタ１３ＤＲの出力１９ＤＲとにおけるサンプル
を同期してマルチプレクサ１４に読み込ませるために、
マルチプレクサ１４の読み込みタイミングを、Ａ／Ｄ変
換器１０による書き込みタイミング分だけオフセットす
ることが必要である。このため、シフトレジスタ１３Ｄ
Ｂ、１３ＤＲと遅延線１３Ｙとが組み合わせて使用され
る。この役割については、以下に回路の動作を説明する
際により詳細に説明する。
【００４２】変換のオフセット誤差、又はマトリックス
変換器５ないし可変利得増幅器７の変換係数を自動的に
調整するために、遅延線１３の出力に得られるデジタル
信号がマイクロプロセッサ１７に導入される。マイクロ
プロセッサ１７はブランキング期間中にスイッチ１３お
よびアナログテストパターンジェネレータ４を制御す
る。マイクロプロセッサ１７はまた、モジュール１６を
介して、受け取るサンプルの選択を制御する。
変換器５ないし可変利得増幅器７の変換係数を自動的に
調整するために、遅延線１３の出力に得られるデジタル
信号がマイクロプロセッサ１７に導入される。マイクロ
プロセッサ１７はブランキング期間中にスイッチ１３お
よびアナログテストパターンジェネレータ４を制御す
る。マイクロプロセッサ１７はまた、モジュール１６を
介して、受け取るサンプルの選択を制御する。
【００４３】マイクロプロセッサ１７は得られた結果
を、変換が誤差による影響を受けていない場合に得られ
たであろう結果と比較する。そしてマイクロプロセッサ
１７は必要な補正を計算する。
を、変換が誤差による影響を受けていない場合に得られ
たであろう結果と比較する。そしてマイクロプロセッサ
１７は必要な補正を計算する。
【００４４】変換制御ループの動作を以下により詳細に
説明する。回路上で行うべき調整は信号路ＤＲとＤＢの
信号路Ｙに対する位相ΦＲとΦＢ、及び利得誤差（即ち
Ｙ，ＤＲ，ＤＢ入力の３つと、Ｒ，Ｇ，Ｂ入力の９つ）
とオフセット誤差（Ｙ，ＤＲ，ＤＢ入力の３つと、Ｒ，
Ｇ，Ｂ入力の３つ）の補償、に関する。
説明する。回路上で行うべき調整は信号路ＤＲとＤＢの
信号路Ｙに対する位相ΦＲとΦＢ、及び利得誤差（即ち
Ｙ，ＤＲ，ＤＢ入力の３つと、Ｒ，Ｇ，Ｂ入力の９つ）
とオフセット誤差（Ｙ，ＤＲ，ＤＢ入力の３つと、Ｒ，
Ｇ，Ｂ入力の３つ）の補償、に関する。
【００４５】利得、オフセット、および位相調整は実際
にはわずかに相互関係を有するが、マイクロプロセッサ
１７のソフトウェアはこれらを独立のものと見なし、そ
れぞれの調整を交互に順次繰り返す。
にはわずかに相互関係を有するが、マイクロプロセッサ
１７のソフトウェアはこれらを独立のものと見なし、そ
れぞれの調整を交互に順次繰り返す。
【００４６】誤差測定は、フレームのライン間における
ブランキング時に行われる一方、フレーム間のブランキ
ング時にも行われる。
ブランキング時に行われる一方、フレーム間のブランキ
ング時にも行われる。
【００４７】マイクロプロセッサ１７はテストパターン
４を制御する。テストパターン４により、８つの異なる
レベルが発生される。位相補正は２段階にわたって行わ
れる。位相は先ず、輝度信号路即ち図３のＹにおいて調
整される。
４を制御する。テストパターン４により、８つの異なる
レベルが発生される。位相補正は２段階にわたって行わ
れる。位相は先ず、輝度信号路即ち図３のＹにおいて調
整される。
【００４８】この動作は２つのクロミナンス信号路ＤＲ
とＤＢの位相を調整するために必要な準備である。マイ
クロプロセッサ１７はテストパターンの位相ΦＴＥＳＴ
ＰＡＴＴＥＲＮに働きかけ、信号Ｙの立ち上がりエッ
ジの（振幅における）丁度中央においてＹのサンプルが
得られるようにする。
とＤＢの位相を調整するために必要な準備である。マイ
クロプロセッサ１７はテストパターンの位相ΦＴＥＳＴ
ＰＡＴＴＥＲＮに働きかけ、信号Ｙの立ち上がりエッ
ジの（振幅における）丁度中央においてＹのサンプルが
得られるようにする。
【００４９】得られる結果は図４の（ａ）及び（ｂ）に
示してある。これらは変換器回路１０Ｙの入力における
アナログ値と横軸の時間との関係を示している。十字形
はサンプリングのタイミングを示す。
示してある。これらは変換器回路１０Ｙの入力における
アナログ値と横軸の時間との関係を示している。十字形
はサンプリングのタイミングを示す。
【００５０】図４のサンプリングのタイミングはテスト
パターンにより発生されたレベルの変化を含む時間間隔
内にある。何らかの手段を取らない限り、サンプリング
タイミングはテストパターンのレベルの変化タイミング
に対して恣意的に存在してしまう。よって、図４の
（ａ）では、サンプルは、立ち上がりエッジが何らかの
作用を及ぼすほぼ１サンプリング期間前に捕捉される。
第２のサンプルは立ち上がりエッジの初めにあり、第３
のサンプルは同エッジの終わりにある。本発明によれ
ば、テストパターンのレベルの変化タイミングは、アナ
ログ値のレベルがテストパターンの２つの連続するレベ
ル間の中間値に到達する瞬間と一致してサンプル捕捉が
行われるように変位される。このように先行するレベル
と後続レベル間のレベルを採用したが、これはアナログ
入力信号に結合された時間マーカ内にタイミングをマー
キングすることを必要とする。よって、先行するレベル
と後続レベル間の代数的増分の特定のパーセンテージを
表すレベルを採用することも可能である。
パターンにより発生されたレベルの変化を含む時間間隔
内にある。何らかの手段を取らない限り、サンプリング
タイミングはテストパターンのレベルの変化タイミング
に対して恣意的に存在してしまう。よって、図４の
（ａ）では、サンプルは、立ち上がりエッジが何らかの
作用を及ぼすほぼ１サンプリング期間前に捕捉される。
第２のサンプルは立ち上がりエッジの初めにあり、第３
のサンプルは同エッジの終わりにある。本発明によれ
ば、テストパターンのレベルの変化タイミングは、アナ
ログ値のレベルがテストパターンの２つの連続するレベ
ル間の中間値に到達する瞬間と一致してサンプル捕捉が
行われるように変位される。このように先行するレベル
と後続レベル間のレベルを採用したが、これはアナログ
入力信号に結合された時間マーカ内にタイミングをマー
キングすることを必要とする。よって、先行するレベル
と後続レベル間の代数的増分の特定のパーセンテージを
表すレベルを採用することも可能である。
【００５１】テストパターンのレベル変化タイミングの
調整結果が図４の（ｂ）に示されている。図４の（ａ）
に比べて、レベル変化のタイミングが進められており、
その結果この調整の後にはレベル変化にわずかに先立っ
てサンプルが捕捉され、該サンプルの捕捉は、アナログ
値が当初のレベルと後続レベル間の増分の半分に到達し
た瞬間と同時に行われる。
調整結果が図４の（ｂ）に示されている。図４の（ａ）
に比べて、レベル変化のタイミングが進められており、
その結果この調整の後にはレベル変化にわずかに先立っ
てサンプルが捕捉され、該サンプルの捕捉は、アナログ
値が当初のレベルと後続レベル間の増分の半分に到達し
た瞬間と同時に行われる。
【００５２】輝度信号路Ｙの位相合せが行われた後、第
２のステップ、すなわち２つのクロミナンス信号路ＤＲ
とＤＢの位相合わせが実行される。大まかなリフェージ
ングはすでにデジタルハードウェア遅延線１３Ｙによ
り、信号路Ｙ，ＤＲ及びＤＢ用に計算された時間係数に
基づいて行われている。この遅延線により輝度信号路の
サンプル捕捉位相をサンプリング周期の整数分だけシフ
トすることができる。サンプリング周期は時間ベース１
８により発生される。
２のステップ、すなわち２つのクロミナンス信号路ＤＲ
とＤＢの位相合わせが実行される。大まかなリフェージ
ングはすでにデジタルハードウェア遅延線１３Ｙによ
り、信号路Ｙ，ＤＲ及びＤＢ用に計算された時間係数に
基づいて行われている。この遅延線により輝度信号路の
サンプル捕捉位相をサンプリング周期の整数分だけシフ
トすることができる。サンプリング周期は時間ベース１
８により発生される。
【００５３】この第１の補償の後、クロミナンス信号路
ＤＲとＤＢのそれぞれにおいてサンプル捕捉を１クロッ
ク周期足らずシフトすることにより、サンプル捕捉タイ
ミングを、被変換信号のレベルが当初レベルと最終レベ
ル間の中間レベル（または所定のレベル）に達するタイ
ミングと一致させることができる。
ＤＲとＤＢのそれぞれにおいてサンプル捕捉を１クロッ
ク周期足らずシフトすることにより、サンプル捕捉タイ
ミングを、被変換信号のレベルが当初レベルと最終レベ
ル間の中間レベル（または所定のレベル）に達するタイ
ミングと一致させることができる。
【００５４】この１周期分に満たないシフトはマイクロ
プロセッサ１７により制御される。位相シフト調整の
後、３つの信号路におけるサンプル番号ｘが、２つの中
間レベル間の全く同一の中間レベルに対応する。
プロセッサ１７により制御される。位相シフト調整の
後、３つの信号路におけるサンプル番号ｘが、２つの中
間レベル間の全く同一の中間レベルに対応する。
【００５５】得られた結果を図５に示す。
【００５６】図５の（ａ）には、信号路Ｙ，ＤＢ，ＤＲ
のそれぞれにおけるＡ／Ｄ変換器１０のレベルにおける
サンプル捕捉のタイミングを示している。横軸上の時間
はサンプリング周期毎に目盛ってある。
のそれぞれにおけるＡ／Ｄ変換器１０のレベルにおける
サンプル捕捉のタイミングを示している。横軸上の時間
はサンプリング周期毎に目盛ってある。
【００５７】図示の例では、信号路Ｙは３周期分をわず
かに上回る分だけ進めてある。遅延線１３Ｙはサンプル
を４サンプリング周期分遅延する。変換器１０ＤＢと１
０ＤＲにより出力されたサンプルＤＢ，ＤＲはこの信号
路Ｙの遅延の後、１周期足らず信号路Ｙより進んでい
る。サンプル捕捉の位相を揃えるために、マイクロプロ
セッサ１７はサンプル捕捉を信号路ＤＢにおいてｄ１だ
け、信号路ＤＲにおいてはｄ２だけ遅延する。ｄ１とｄ
２は、信号路Ｙでのサンプル捕捉の４周期分前に位置す
るタイミングに対する信号路ＤＢとＤＲにおけるサンプ
ル捕捉の進みを表している。
かに上回る分だけ進めてある。遅延線１３Ｙはサンプル
を４サンプリング周期分遅延する。変換器１０ＤＢと１
０ＤＲにより出力されたサンプルＤＢ，ＤＲはこの信号
路Ｙの遅延の後、１周期足らず信号路Ｙより進んでい
る。サンプル捕捉の位相を揃えるために、マイクロプロ
セッサ１７はサンプル捕捉を信号路ＤＢにおいてｄ１だ
け、信号路ＤＲにおいてはｄ２だけ遅延する。ｄ１とｄ
２は、信号路Ｙでのサンプル捕捉の４周期分前に位置す
るタイミングに対する信号路ＤＢとＤＲにおけるサンプ
ル捕捉の進みを表している。
【００５８】変換器１０Ｙから出力されたサンプルは遅
延線１３Ｙに導入され、そこで４周期分遅延される。変
換器１０ＤＢと１０ＤＲから出力されたサンプルは書き
込み／読み取りシフトレジスタ１３ＤＢと１３ＤＲに導
入され、そこでそれぞれｄ１とｄ２の長さにわたってシ
フトされる。
延線１３Ｙに導入され、そこで４周期分遅延される。変
換器１０ＤＢと１０ＤＲから出力されたサンプルは書き
込み／読み取りシフトレジスタ１３ＤＢと１３ＤＲに導
入され、そこでそれぞれｄ１とｄ２の長さにわたってシ
フトされる。
【００５９】よって、マルチプレクサ１４による遅延線
とレジスタの読み取り時には、サンプルの位相が再び同
期されている。
とレジスタの読み取り時には、サンプルの位相が再び同
期されている。
【００６０】結果は図５の（ｂ）に示されており、３つ
それぞれの信号路におけるサンプルの位相が揃っている
のが分かる。すなわち、それぞれの信号路に導入された
異なる遅延が、一方においてデジタル遅延線１３Ｙによ
り最速の信号路に遅延を導入することにより、また他方
においてその他の信号路におけるサンプル捕捉をシフト
することにより、補償されている。図示の例では、デジ
タル遅延線は１つの信号路にだけ配設されているが、必
要であれば他の１つの信号路にも配設し、最も遅い信号
路だけには配設しないよう構成することも可能である。
同様の結果はアナログ遅延線を変換器１０の上流側に設
けることによっても得られる。
それぞれの信号路におけるサンプルの位相が揃っている
のが分かる。すなわち、それぞれの信号路に導入された
異なる遅延が、一方においてデジタル遅延線１３Ｙによ
り最速の信号路に遅延を導入することにより、また他方
においてその他の信号路におけるサンプル捕捉をシフト
することにより、補償されている。図示の例では、デジ
タル遅延線は１つの信号路にだけ配設されているが、必
要であれば他の１つの信号路にも配設し、最も遅い信号
路だけには配設しないよう構成することも可能である。
同様の結果はアナログ遅延線を変換器１０の上流側に設
けることによっても得られる。
【００６１】サンプル捕捉の時間シフトにより、それぞ
れの信号路における遅延の差が補正され、その結果、個
々の信号路の信号がアナログ信号の全く同一の初期タイ
ミングに対応する。個々の信号路における遅延が、被変
換信号のレベルに影響されないようにモニタリングする
ことにより、１つのレベルで行われた補正が信号のダイ
ナミックレンジ全体に対して有効であるようにされる。
れの信号路における遅延の差が補正され、その結果、個
々の信号路の信号がアナログ信号の全く同一の初期タイ
ミングに対応する。個々の信号路における遅延が、被変
換信号のレベルに影響されないようにモニタリングする
ことにより、１つのレベルで行われた補正が信号のダイ
ナミックレンジ全体に対して有効であるようにされる。
【００６２】位相調整の後、個々の変換器の利得線が以
下のように調整される。
下のように調整される。
【００６３】すなわち、アナログ色空間からデジタル色
空間へと同様の定義においてＡ／Ｄ変換が行われる場
合、例えばＹ，ＤＲ，ＤＢアナログ色空間からＹ；Ｄ
Ｒ，ＤＢデジタル色空間へと変換される場合、マイクロ
プロセッサ１７は可変利得増幅器７のレベル利得補正を
制御する。
空間へと同様の定義においてＡ／Ｄ変換が行われる場
合、例えばＹ，ＤＲ，ＤＢアナログ色空間からＹ；Ｄ
Ｒ，ＤＢデジタル色空間へと変換される場合、マイクロ
プロセッサ１７は可変利得増幅器７のレベル利得補正を
制御する。
【００６４】マイクロプロセッサ１７はまた、ベースレ
ベル調整装置１１を介してオフセット誤差も補正する。
ベル調整装置１１を介してオフセット誤差も補正する。
【００６５】変換がアナログ色空間からその他のデジタ
ル色空間、例えばＲ，Ｇ，Ｂアナログ色空間からＹ，Ｄ
Ｒ，ＤＢデジタル色空間へと行われる場合、マイクロプ
ロセッサはベースレベル調整装置１１を介してマトリッ
クス変換器５の変換マトリックスの９つの係数、および
個々の信号路のオフセットを補正する。
ル色空間、例えばＲ，Ｇ，Ｂアナログ色空間からＹ，Ｄ
Ｒ，ＤＢデジタル色空間へと行われる場合、マイクロプ
ロセッサはベースレベル調整装置１１を介してマトリッ
クス変換器５の変換マトリックスの９つの係数、および
個々の信号路のオフセットを補正する。
【００６６】上記いずれの場合においても、補正の原理
は同じであるが、第２の場合（すなわち色空間の変更）
では、３つの調整が連続的に行われる。第１の調整はテ
ストパターン４からのテスト信号が入力Ｒのみに送られ
ている間に行われ、赤値に適用される変換マトリックス
係数の値を調整することを可能とする。第２の調整は、
テストパターン４からの信号が入力１Ｇのみに送られる
間に行われ、この第２の調整により、緑値に適用される
変換マトリックス変換係数の調整が行われる。第３の調
整は、テストパターン４からの信号が入力１Ｂのみに送
られている間に行われ、青値に適用される変換マトリッ
クス係数の調整が行われる。
は同じであるが、第２の場合（すなわち色空間の変更）
では、３つの調整が連続的に行われる。第１の調整はテ
ストパターン４からのテスト信号が入力Ｒのみに送られ
ている間に行われ、赤値に適用される変換マトリックス
係数の値を調整することを可能とする。第２の調整は、
テストパターン４からの信号が入力１Ｇのみに送られる
間に行われ、この第２の調整により、緑値に適用される
変換マトリックス変換係数の調整が行われる。第３の調
整は、テストパターン４からの信号が入力１Ｂのみに送
られている間に行われ、青値に適用される変換マトリッ
クス係数の調整が行われる。
【００６７】３つの信号路それぞれにおいて調整を行う
ために、マイクロプロセッサ１７により制御されるテス
トパターンジェネレータ４は図６に示すような階段信号
を信号路の１つに送出する。それぞれの平坦面に対して
良好な補正値を得るために、テストパターンジェネレー
タ４はこの平坦面を中心として変化する値を発生する。
平坦面を中心とする値は平坦面のレベルに関して対称的
に選択される。平坦面の値を中心とした変化の最大振幅
は量子間隔数個分を表している。本実施例では、平坦面
それぞれに対して３２個の測定値が得られ、平坦面のレ
ベルに対する隔たりの最大値は量子間隔４個分である。
この平坦面に関して変換される３２個の異なる値はマイ
クロプロセッサ１７に入力され、マイクロプロセッサ１
７は平均値を求める。この平均値がメモリに記憶され
る。
ために、マイクロプロセッサ１７により制御されるテス
トパターンジェネレータ４は図６に示すような階段信号
を信号路の１つに送出する。それぞれの平坦面に対して
良好な補正値を得るために、テストパターンジェネレー
タ４はこの平坦面を中心として変化する値を発生する。
平坦面を中心とする値は平坦面のレベルに関して対称的
に選択される。平坦面の値を中心とした変化の最大振幅
は量子間隔数個分を表している。本実施例では、平坦面
それぞれに対して３２個の測定値が得られ、平坦面のレ
ベルに対する隔たりの最大値は量子間隔４個分である。
この平坦面に関して変換される３２個の異なる値はマイ
クロプロセッサ１７に入力され、マイクロプロセッサ１
７は平均値を求める。この平均値がメモリに記憶され
る。
【００６８】個々の平坦面が測定値の対象を形成した
時、マイクロプロセッサ１７は平均値の組を有する。こ
れら平均値の位置関係は図７のグラフに示されている。
テストパターンにより送出された入力値Ｘが横軸に沿っ
てプロットしてある。縦軸には平坦面１つ１つに対し
て、平坦面により規定される値を中心として対称的に捕
捉された３２個の値を平均して実際に得られ値Ｙがプロ
ットしてある。理想変換において得られる理論変換直線
が破線で表されている。個々の平坦面に対して得られた
点が十字形で示されている。
時、マイクロプロセッサ１７は平均値の組を有する。こ
れら平均値の位置関係は図７のグラフに示されている。
テストパターンにより送出された入力値Ｘが横軸に沿っ
てプロットしてある。縦軸には平坦面１つ１つに対し
て、平坦面により規定される値を中心として対称的に捕
捉された３２個の値を平均して実際に得られ値Ｙがプロ
ットしてある。理想変換において得られる理論変換直線
が破線で表されている。個々の平坦面に対して得られた
点が十字形で示されている。
【００６９】マイクロプロセッサ１７は、十字形により
示された点から以下の等式を用いて点上の、または点間
の最適の直線を計算するようプログラムされている。
示された点から以下の等式を用いて点上の、または点間
の最適の直線を計算するようプログラムされている。
【００７０】Ｙ＝ａ１Ｘ＋ｂ１ この直線はいわゆる最小二乗アルゴリズムを用いて求め
られる。このアルゴリズムにより係数ａ１とｂ１が計算
され、十字により表される個々の点から直線までの距離
の自乗の合計が、以下の等式によって最小にされる。
られる。このアルゴリズムにより係数ａ１とｂ１が計算
され、十字により表される個々の点から直線までの距離
の自乗の合計が、以下の等式によって最小にされる。
【００７１】Ｙ＝ａ１Ｘ＋ｂ１ この計算の詳細は公知である。以下の等式 Ｙ＝ａ０Ｘ＋ｂ０ を有する理論直線が公知であり、伝送基準を定義する標
準のそれぞれから生ずる。本実施例では、ＨＤＴＶ標準
から出力コードと入力電圧間の対応が得られる。テスト
パターン４により得られる入力コードが公知である。マ
イクロプロセッサ１７は次に各信号路の利得に作用し、
ａ１をａ０の方に、そして信号路のオフセットに作用し
てｂ１をｂ０の方に進ませる。
準のそれぞれから生ずる。本実施例では、ＨＤＴＶ標準
から出力コードと入力電圧間の対応が得られる。テスト
パターン４により得られる入力コードが公知である。マ
イクロプロセッサ１７は次に各信号路の利得に作用し、
ａ１をａ０の方に、そして信号路のオフセットに作用し
てｂ１をｂ０の方に進ませる。
【００７２】特筆すべきは、係数の組を異なる標準（日
本語標準等）に適合させる際に、ソフトウェアのパラメ
ータ設定を変更するだけで済み、ハードウェアに変更を
加える必要がないということである。
本語標準等）に適合させる際に、ソフトウェアのパラメ
ータ設定を変更するだけで済み、ハードウェアに変更を
加える必要がないということである。
【００７３】アナログ色空間から同様のデジタル色空間
へ、例えばＹ，ＤＲ，ＤＢからＹ，ＤＲ，ＤＢへと変換
が行われる場合、利得は可変利得増幅器７により調整さ
れる。アナログ色空間から異なるデジタル色空間へ、例
えばＲ，Ｇ，ＢからＹ，ＤＲ，ＤＢへと変換が行われる
場合、利得は変換マトリックスの３つの係数、即ち赤、
続いて青、最後に緑と作用することにより調整される。
いずれにしろ、オフセットはベースレベル調整装置１１
に作用することにより調整される。
へ、例えばＹ，ＤＲ，ＤＢからＹ，ＤＲ，ＤＢへと変換
が行われる場合、利得は可変利得増幅器７により調整さ
れる。アナログ色空間から異なるデジタル色空間へ、例
えばＲ，Ｇ，ＢからＹ，ＤＲ，ＤＢへと変換が行われる
場合、利得は変換マトリックスの３つの係数、即ち赤、
続いて青、最後に緑と作用することにより調整される。
いずれにしろ、オフセットはベースレベル調整装置１１
に作用することにより調整される。
【００７４】よって、変換された映像信号コンポーネン
トをＡ２，Ｂ２，Ｃ２、入力映像信号のコンポーネント
をＡ１，Ｂ１，Ｃ１、変換マトリックスをＭとすれば、
以下の関係
トをＡ２，Ｂ２，Ｃ２、入力映像信号のコンポーネント
をＡ１，Ｂ１，Ｃ１、変換マトリックスをＭとすれば、
以下の関係
【００７５】
【数５】
【００７６】ａ１，ａ２，ａ３；ｂ１，ｂ２，ｂ３；ｃ
１，ｃ２，ｃ３はノルム係数の変換ないし変化である。
例えばＡ２，Ｂ２，Ｃ２がＤＲ，Ｙ，ＤＢに対応し、Ａ
１，Ｂ１，Ｃ１がＲ，Ｇ，Ｂに対応するとすれば、赤の
発生により係数ａ１，ｂ１，ｃ１のみの調整がなされ、
青の発生により係数ａ２，ｂ２，ｃ２のみの調整がなさ
れ、緑の発生により係数ａ３，ｂ３，ｃ３のみの調整が
成される。
１，ｃ２，ｃ３はノルム係数の変換ないし変化である。
例えばＡ２，Ｂ２，Ｃ２がＤＲ，Ｙ，ＤＢに対応し、Ａ
１，Ｂ１，Ｃ１がＲ，Ｇ，Ｂに対応するとすれば、赤の
発生により係数ａ１，ｂ１，ｃ１のみの調整がなされ、
青の発生により係数ａ２，ｂ２，ｃ２のみの調整がなさ
れ、緑の発生により係数ａ３，ｂ３，ｃ３のみの調整が
成される。
【００７７】本実施例では、利得調整は、フレーム間の
ブランキング時間に実行される調整により継続的に行わ
れる。ブラックレファレンスの調整は、ライン間のブラ
ンキング時間に装置１１に作用することにより行われる
測定により継続的に行われる。
ブランキング時間に実行される調整により継続的に行わ
れる。ブラックレファレンスの調整は、ライン間のブラ
ンキング時間に装置１１に作用することにより行われる
測定により継続的に行われる。
【００７８】
【外１】
【図１】図１はデジタル変換の原理を説明するための曲
線である。
線である。
【図２】図２はデジタル変換から生ずる系統的誤差を説
明するための曲線である。
明するための曲線である。
【図３】図３は本発明の方法に従い作動する捕捉カード
の電気回路の実施例である。
の電気回路の実施例である。
【図４】図４の（ａ）は何らの事前処置も取らなかった
場合におけるレベルの跳躍時のサンプル捕捉タイミング
を表す図であり、（ｂ）は、変換しようとする信号の値
が先行レベルと後続レベル間の所定のレベルを通過する
タイミングにサンプル捕捉の瞬間が対応している、レベ
ル跳躍時のサンプル捕捉の瞬間を示す図である。
場合におけるレベルの跳躍時のサンプル捕捉タイミング
を表す図であり、（ｂ）は、変換しようとする信号の値
が先行レベルと後続レベル間の所定のレベルを通過する
タイミングにサンプル捕捉の瞬間が対応している、レベ
ル跳躍時のサンプル捕捉の瞬間を示す図である。
【図５】図５の（ａ），（ｂ）は、当初は位相が揃って
いたが、異なる処理遅延を受けた２つの信号のサンプリ
ング間に必要な時間オフセットを示す図である。
いたが、異なる処理遅延を受けた２つの信号のサンプリ
ング間に必要な時間オフセットを示す図である。
【図６】図６は変換品質をモニタするための所定の信号
の形状を示す図である。
の形状を示す図である。
【図７】図７は、一方において理論変換線を破線で、ま
た実際の変換点から計算により求められた実際変換線を
実線で示した図である。
た実際の変換点から計算により求められた実際変換線を
実線で示した図である。
Ｙ 輝度信号 ＤＲ 赤色差信号 ＤＢ 青色差信号 ４ テストパターンジェネレータ ５ アナログマトリックス変換器 １７ マイクロプロセッサ １０ Ａ／Ｄ変換器 １４ マルチプレクサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フィリップ モレル フランス国 レンヌ リュ ルネ ルイ ガロゥエデク 35
Claims (16)
- 【請求項１】 入力量Ｘの値に依存するデジタル出力量
Ｙを送出するＡ／Ｄ変換器の前記入力量Ｘの値を補正す
る方法であって、出力値Ｙは理想的には、Ｘが値Ｘ０か
らＸｎ−１に変化する時はｎ個の、間隔ΔＹにより規則
的に隔てられた値Ｙ０，．．．，Ｙｎ−１を取り、すな
わちＸが間隔内において値Ｘ０を有する時には値Ｙ０、
Ｘが間隔内において値Ｘｎ−１を有する時には値Ｙ
ｎ−１又はＸの量から生ずる中間値Ｙ１，
Ｙ２，．．．，Ｙｎ−２を取り、前記中間値Ｙ１，
Ｙ２，．．．，Ｙｎ−２は一方において式Ｙ＝ａ０Ｘ＋
ｂ０で表される線形変換を介して、他方においてＹの量
子化を介して得られ、Ｙは、Ｘが値Ｘｐ−１から値Ｘｐ
へと変化する時には同じ出力値Ｙｐを維持し、前記値Ｙ
ｐは、ＸがＸｐ−１とＸｐ間を変化する時に前記線形変
換から得られる値の１つであり、さらにこの方法におい
ては変換中に、変換周期間に介在する変換保留期間を利
用することにより補正が行われ、その結果入力量Ｘの既
知の値が変換器に導入され該変換器からは適用すべき補
正値が導出されるよう構成された方法において、１つか
それ以上の数の変換保留期間において、また変換の間中
に連続的かつ反復的に、 ａ）整数であるｍ個の入力値Ｘｍ１，．．．，Ｘｍｍに
対して得られた出力値Ｙｍ１，．．．，Ｙｍｍが測定さ
れ、 ｂ）これらｍ個の測定値から生じる実際変換線の等式Ｙ
＝ａ１Ｘ＋ｂ１が計算され、この線は、座標Ｘｍ１，Ｙ
ｍ１；Ｘｍ２，Ｙｍ２；．．．；Ｘｍｍ，Ｙｍｍを有す
るｍ個の点に最も近く、 ｃ）ｂ１とｂ０間の差ｂの代数値をアナログ入力量に加
算することによりオフセット誤差を補正し、 ｄ）入力量Ｘを、計算された最新の比ａ１／ａ０で乗算
することにより変換利得を補正するよう構成された、Ａ
／Ｄ変換器の入力量を補正する方法。 - 【請求項２】 入力値Ｘｍに対応するｍ個の出力値Ｙｍ
のそれぞれを得るために、中央値Ｘｍ０が定義され、入
力量Ｘに中央値Ｘｍ０に関して対称であるｓ個の入力値
Ｘｒ１，．．．，Ｘｒｓを配分することにより該入力量
Ｘが変化され、前記出力値Ｙｍは、量Ｘが値
Ｘｒ１，．．．，Ｘｒｓをそれぞれ取る時の量Ｙの出力
値に対応する値Ｙｒ１，．．．，Ｙｒｓを平均すること
により得られる平均Ｙｍ￣値である、請求項１記載の方
法。 - 【請求項３】 平均出力値Ｙｍ￣を得るために利用され
るｓ個の入力値Ｘｒのそれぞれの最小値Ｘｒｍｉｎと最
大値Ｘｒｍａｘ間の隔たりが間隔数個分であり、該間隔
は１つがＸｎ−１−Ｘ０／ｎの値を有している、請求項
２記載の方法。 - 【請求項４】 平均出力値Ｙｒ￣を得るために利用され
るｓ個の入力値の組の最小入力値Ｘｒｍｉｎと最大入力
値Ｘｒｍａｘ間の隔たりが、Ｘｎ−１−Ｘ０／ｎで表さ
れる値の間隔４乃至１２個分である、請求項３記載の方
法。 - 【請求項５】 色空間により表されるテレビジョン映像
信号のアナログコンポーネントＡ１，Ｂ１，Ｃ１を、同
様の又は異なる色空間により表されたデジタルコンポー
ネントＡ２，Ｂ２，Ｃ２へと変換する際の補正方法であ
って、出力コンポーネントＡ２，Ｂ２，Ｃ２のそれぞれ
の色空間が以下の形式の入力量に対して行われる線形コ
ンビネーションから生じ、すなわち、 【数１】 ただし、Ｍは以下の形式 【数２】 で表される変換マトリックスであり、ａ１，ａ２，
ａ３；ｂ１，ｂ２，ｂ３；ｃ１，ｃ２，ｃ３は変換係数
であり、 個々の出力コンポーネントの変換は、入力量Ｘの値に依
存する出力量Ｙを送出するアナログ変換器によりこのコ
ンポーネントを変換するための信号路上において行わ
れ、出力値Ｙは入力量Ｘに依存しており、出力値Ｙは理
想的には、Ｘが値Ｘ０から値Ｘｎ−１に変化する時に
は、間隔ΔＹにより規則的に隔てられたｎ個の値
Ｙ０，．．．，Ｙｎ−１を取り、即ちＸが間隔内におい
て値Ｘ０を有する時は値Ｙ０を取り、Ｘが間隔内におい
てＸｎ−１を有する時は値Ｙｎ−１を取り、さらに量ｘ
から生じるｎ−２中央値Ｙ１，Ｙ３，．．．，Ｙｎ−２
を取り、該ｎ−２中央値Ｙ１，Ｙ３，．．．，Ｙｎ−２
は、一方においてＹ＝ａ０Ｘ＋ｂ０の形の線形変換を介
して、他方においてはＹの量子化を介して得られ、Ｙは
Ｘが値Ｘｐ−１から値Ｘｐへ変化する時は同一の出力値
Ｙｐを維持し、前記値Ｙｐは、ＸがＸｐ−１とＸｐ間に
ある値の１つを取る時の線形変換から得られる値であ
り、入力量Ｘはこの場合個々の変換路Ａ２，Ｂ２，Ｃ２
上にあり、コンポーネントＡ１，Ｂ１，Ｃ１の線形コン
ビネーションがこの信号路の形成に利用され、さらにこ
の方法においては変換中に補正が行われ、該補正は変換
期間の間に介在する変換保留期間を利用して入力量Ｘの
既知の値を変換器に導入し該変換器からは適用すべき補
正値を導出することにより行われるように構成された方
法において、１つかそれ以上の数の保留期間において、 ａ）整数ｍ個の既知の入力値Ｘｍ１，．．．，Ｘｍｍに
対して得られた出力値Ｙｍ１，Ｙｍ２，．．．，Ｙｍｍ
が個々の信号路において測定され、 ｂ）これらｍ個の測定値から生じる実際変換線の等式Ｙ
＝ａ１Ｘ＋ｂ１が個々の信号路において計算され、該変
換線は座標Ｘｍ１，Ｙｍ１；Ｘｍ２，Ｙｍ２；．．．；
Ｘｍｍ，Ｙｍｍを有するｍ個の点に最も近く、 ｃ）ｂ１とｂ０間の差の代数値をアナログ入力量に加算
することにより個々の信号路においてオフセット誤差が
補正され、 ｄ）個々の信号路における変換利得が、該信号路の組成
に利用される個々の色空間係数を計算された最新の比ａ
１／ａ０に乗じることにより補正されるよう構成され
た、テレビジョン映像信号のアナログコンポーネントの
変換を補正する方法。 - 【請求項６】 入力値Ｘｍに対応するｍ個の出力値Ｙｍ
の１つ１つを得るため、中央値Ｘｍ０が規定され、中央
値Ｘｍ０が定義され、入力量Ｘにｓ個の、前記中央値Ｘ
ｍ０に関して対称な入力値Ｘｒ１，．．．，Ｘｒｓを配
分することにより該入力量Ｘを変化させ、出力値Ｙ
ｍは、量Ｘが値Ｘｒ１，．．．，Ｘｒｓをそれぞれ取る
時に量Ｙが示す出力値に対応する値Ｙｒ１，．．．，Ｙ
ｒｓを平均して求められる平均Ｙｍ￣である、請求項５
記載の方法。 - 【請求項７】 異なる変換路間における映像信号の伝搬
時間の差が、１つの変換路に少なくとも１つの遅延を導
入して該路におけるデジタルサンプルの出力を遅延する
ことにより補正される、請求項５又は６記載の方法。 - 【請求項８】 １つの変換路でのサンプル捕捉のタイミ
ングと、少なくとももう１つの別の変換路でのサンプル
捕捉のタイミング間にオフセットがさらに導入される、
請求項７記載の方法。 - 【請求項９】 先行の初期値から後続の最終値に変換値
を変位させる作用を有する既知のレベル跳躍の際のサン
プル捕捉タイミングの設定が、後続レベルと先行レベル
間の代数差の所定の百分率だけ増加された先行レベルに
変換後の信号値が対応するタイミングと一致して行われ
る、請求項８記載の方法。 - 【請求項１０】 入力色空間に従って表されたテレビジ
ョン映像信号のアナログコンポーネントＡ１，Ｂ１，Ｃ
１を、入力と同様の又は異なる色空間に従って表された
デジタルコンポーネントＡ２，Ｂ２，Ｃ２に変換する装
置であって、該装置は入力（１Ｂ，１Ｇ，１Ｒ）を備
え、各入力には入力コンポーネントが印加され、これら
入力はマトリックス変換器（５）に信号を供給し、該マ
トリックス変換器（５）により入力コンポーネントの線
形の組み合わせが行われ、さらに前記入力は各変換路に
信号を供給し、各変換路はＡ／Ｄ変換器（１０ＤＢ，１
０Ｙ，１０ＤＲ）を有し、該Ａ／Ｄ変換器からは出力
（１９Ｙ，１９ＤＢ，１９ＤＲ）上に変換された映像信
号のデジタル出力コンポーネントが送出されるよう構成
された装置において、 変換を補正し調整する手段が備えられ、該手段はマイク
ロプロセッサ１７を含み、該マイクロプロセッサ１７に
よりマトリックス変換器（５）の係数値が制御され、 ベースレベル（１１ＤＢ，１１ＤＲ，１１Ｙ）を調整す
るための可制御装置が個々のＡ／Ｄ変換器の上流に配設
されており、 テストパターンジェネレータ（４）が備えられ、該ジェ
ネレータにより入力スイッチ（３Ｂ，３Ｇ，３Ｒ）が調
整され、該入力スイッチは第１と第２の２つの位置を有
し、第１の位置では入力スイッチが変換装置の入力（１
Ｂ，１Ｇ，１Ｒ）に接続され、第２の位置ではそれらは
テストパターンジェネレータ（４）の出力に接続され、 変換保留期間中、マイクロプロセッサ（１７）は、テス
トパターンジェネレータ（４）から生じＡ／Ｄ変換器
（１０）により変換された信号を受け取り、マトリック
ス変換器（５）の変換係数に適用すべき補正値と、ベー
スレベル（１１）を調整するための装置に適用すべき補
正値を計算するよう構成された、テレビジョン信号のア
ナログコンポーネントの変換装置。 - 【請求項１１】 テストパターンにより発生されたレベ
ルの変化タイミングをマイクロプロセッサ（１７）によ
り制御することにより、先行レベルから後続レベルへの
移行が、１つの変換路のＡ／Ｄ変換器によるサンプル捕
捉タイミングが、先行レベルの代数的増分を表す中間値
をアナログ信号が通過するタイミングと一致するように
行われ、前記増分の値は、先行レベルと後続レベル間の
差の所定の百分率であり、マイクロプロセッサ（１７）
によりさらに、他の変換路でのデジタルサンプルの捕捉
タイミングにおけるオフセットが制御されるように構成
されている、請求項１０記載の装置。 - 【請求項１２】 変換路の１つが、該路のＡ／Ｄ変換器
に後置された可制御デジタル遅延線（１３Ｙ）を含む、
請求項１０記載の変換装置。 - 【請求項１３】 変換路の少なくとも１つが、該路のＡ
／Ｄ変換器（１０Ｙ）に前置されたアナログ遅延線を含
む、請求項１０記載の変換装置。 - 【請求項１４】 少なくとも１つの変換路において、Ａ
／Ｄ変換器（１０Ｙ，１０ＤＢ，１０ＤＲ）に後置され
た書き込み／読み取りシフトレジスタ（１３ＤＢ，１３
ＤＲ）が配設されている、請求項１１又は１２記載の変
換装置。 - 【請求項１５】 第１の変換路のＡ／Ｄ変換器（１０
Ｙ）に後置して配設されたデジタル遅延線（１３Ｙ）
と、少なくとも第２の変換路のＡ／Ｄ変換器（１３Ｄ
Ｂ）に後置して配設された書き込み／読み取りシフトレ
ジスタ（１３ＤＢ，１３ＤＲ）を具備する、請求項１０
記載の変換装置。 - 【請求項１６】 変換路のそれぞれの出力（１９ＤＢ，
１９ＤＲ，１９Ｙ）から信号がマルチプレクサ（１４）
に供給され、該マルチプレクサ（１４）からの信号が多
重化出力（１５）に供給されるよう構成された、請求項
１から１５のいずれか１項記載の変換装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9613026A FR2755324B1 (fr) | 1996-10-25 | 1996-10-25 | Conversion d'un signal analogique en signal numerique en particulier un signal video de tv |
| FR9613026 | 1996-10-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135831A true JPH10135831A (ja) | 1998-05-22 |
| JP3863977B2 JP3863977B2 (ja) | 2006-12-27 |
Family
ID=9497021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29391897A Expired - Fee Related JP3863977B2 (ja) | 1996-10-25 | 1997-10-27 | Ａ／ｄ変換器の補正方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6057891A (ja) |
| EP (1) | EP0838903B1 (ja) |
| JP (1) | JP3863977B2 (ja) |
| DE (1) | DE69726689T2 (ja) |
| FR (1) | FR2755324B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100688977B1 (ko) | 2004-09-13 | 2007-03-08 | 삼성전자주식회사 | 디스플레이 장치 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3595657B2 (ja) * | 1997-08-22 | 2004-12-02 | キヤノン株式会社 | ビデオ信号処理装置および方法 |
| US6177893B1 (en) * | 1998-09-15 | 2001-01-23 | Scott R. Velazquez | Parallel processing analog and digital converter |
| JP3722628B2 (ja) * | 1998-10-20 | 2005-11-30 | 株式会社日立製作所 | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 |
| US6195031B1 (en) * | 1998-12-28 | 2001-02-27 | Siemens Aktiengesellschaft | Analog-to-digital converter with level converter and level recognition unit and correction memory |
| DE19900558C2 (de) * | 1999-01-09 | 2002-10-24 | Micronas Gmbh | Verstärker für einen Analog-Digital-Wandler |
| FR2798526B1 (fr) * | 1999-09-15 | 2001-11-09 | Schneider Electric Ind Sa | Declencheur electronique avec des moyens de correction d'offset |
| FI107482B (fi) * | 1999-09-20 | 2001-08-15 | Nokia Networks Oy | Menetelmä analogia-digitaalimuuntimen kalibroimiseksi sekä kalibrointilaite |
| US6268820B1 (en) * | 2000-05-05 | 2001-07-31 | Analog Devices, Inc. | Analog-to-digital conversion system |
| JP2004513580A (ja) * | 2000-11-01 | 2004-04-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | カラーカメラにおけるカラー信号の処理 |
| EP1244217A1 (en) * | 2001-03-06 | 2002-09-25 | Sony International (Europe) GmbH | Calibration of an A/D-converter |
| US6388449B1 (en) | 2001-03-27 | 2002-05-14 | Motorola, Inc. | Circuit and method for auto-calibration of an active load |
| JP4132714B2 (ja) * | 2001-04-12 | 2008-08-13 | 三菱電機株式会社 | 映像信号サンプリング装置、表示装置、及び映像信号サンプリング方法 |
| US6384760B1 (en) | 2001-05-30 | 2002-05-07 | Agilent Technologies, Inc. | Analog-to-digital converter |
| US6433713B1 (en) | 2001-05-31 | 2002-08-13 | Agilent Technologies, Inc. | Calibration of analog-to-digital converters |
| KR100436765B1 (ko) * | 2002-07-12 | 2004-06-23 | 삼성전자주식회사 | 디지털 비디오 시스템의 신호처리장치 및 방법 |
| JP3851870B2 (ja) | 2002-12-27 | 2006-11-29 | 株式会社東芝 | 可変分解能ａ／ｄ変換器 |
| KR100514749B1 (ko) * | 2003-05-21 | 2005-09-14 | 삼성전자주식회사 | 디스플레이 기기의 자동 캘리브레이션 장치 및 방법 |
| US7106231B2 (en) * | 2003-11-04 | 2006-09-12 | Mstar Semiconductor, Inc. | Video signal processing system including analog to digital converter and related method for calibrating analog to digital converter |
| US7218258B2 (en) * | 2004-02-05 | 2007-05-15 | Broadcom Corporation | Method and system for mixed analog-digital automatic gain control |
| US7948501B2 (en) * | 2004-03-09 | 2011-05-24 | Olympus Corporation | Display control apparatus and method under plural different color spaces |
| JP4555608B2 (ja) * | 2004-05-21 | 2010-10-06 | 富士通セミコンダクター株式会社 | Ａ／ｄ変換器 |
| US7283231B2 (en) * | 2004-07-20 | 2007-10-16 | Duke University | Compressive sampling and signal inference |
| US7302354B2 (en) * | 2006-03-28 | 2007-11-27 | Crystal Instruments Corporation | Cross-path calibration for data acquisition using multiple digitizing paths |
| TWI332757B (en) * | 2006-06-14 | 2010-11-01 | Realtek Semiconductor Corp | Circuit and method for reducing mismatch between signal converters |
| JP4594911B2 (ja) * | 2006-09-19 | 2010-12-08 | 株式会社リコー | 読み取り信号処理装置、画像読み取り装置、及び画像形成装置 |
| US7382298B1 (en) * | 2007-01-17 | 2008-06-03 | Analog Devices, Inc. | Code-correction structures and methods for digital displays |
| JP2009278236A (ja) * | 2008-05-13 | 2009-11-26 | Panasonic Corp | 固体撮像装置 |
| US8493250B2 (en) | 2011-09-07 | 2013-07-23 | International Business Machines Corporation | Comparator offset cancellation in a successive approximation analog-to-digital converter |
| CN113162622B (zh) * | 2020-01-22 | 2023-07-18 | 创意电子股份有限公司 | 模拟数字转换器装置以及时脉偏斜校正方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4947168A (en) * | 1988-05-23 | 1990-08-07 | Hughes Aircraft Company | Subranging analog-to-digital converter with calibration |
| US4958139A (en) * | 1988-06-23 | 1990-09-18 | Nicolet Instrument Corporation | Method and apparatus for automatically calibrating the gain and offset of a time-shifted digitizing channel |
| JPH03205921A (ja) * | 1990-01-08 | 1991-09-09 | Hitachi Denshi Ltd | デジタイザ回路 |
| US5047772A (en) * | 1990-06-04 | 1991-09-10 | General Electric Company | Digital error correction system for subranging analog-to-digital converters |
| US5184127A (en) * | 1991-04-19 | 1993-02-02 | Hughes Aircraft Company | Sample-and-hold droop compensator for high speed high resolution analog-to-digital converter |
| FR2697955B1 (fr) * | 1992-11-06 | 1994-12-09 | Thomson Csf | Procédé et dispositif de conversion analogique numérique à auto-calibration. |
| JP3319099B2 (ja) * | 1993-11-30 | 2002-08-26 | ソニー株式会社 | ビデオカメラシステム |
| US5389929A (en) * | 1994-02-03 | 1995-02-14 | Raytheon Company | Two-step subranging analog-to-digital converter |
| US5598157A (en) * | 1994-10-28 | 1997-01-28 | Harris Corporation | Sigma Delta analog to digital converter with three point calibration apparatus and method |
-
1996
- 1996-10-25 FR FR9613026A patent/FR2755324B1/fr not_active Expired - Fee Related
-
1997
- 1997-10-17 DE DE69726689T patent/DE69726689T2/de not_active Expired - Lifetime
- 1997-10-17 EP EP97402453A patent/EP0838903B1/en not_active Expired - Lifetime
- 1997-10-22 US US08/955,979 patent/US6057891A/en not_active Expired - Lifetime
- 1997-10-27 JP JP29391897A patent/JP3863977B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100688977B1 (ko) | 2004-09-13 | 2007-03-08 | 삼성전자주식회사 | 디스플레이 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6057891A (en) | 2000-05-02 |
| DE69726689T2 (de) | 2004-10-14 |
| EP0838903B1 (en) | 2003-12-10 |
| DE69726689D1 (de) | 2004-01-22 |
| EP0838903A1 (en) | 1998-04-29 |
| FR2755324B1 (fr) | 1999-01-08 |
| FR2755324A1 (fr) | 1998-04-30 |
| JP3863977B2 (ja) | 2006-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10135831A (ja) | Ａ／ｄ変換器の補正方法および装置 | |
| CN101267206B (zh) | 用以动态调校一模拟至数字转换器的方法 | |
| US4689664A (en) | Circuit arrangement for deriving digital color signals from an analog television signal | |
| RU2107388C1 (ru) | Способ преобразования аналоговых сигналов в цифровые и преобразователь аналогового сигнала в последовательность цифровых сигналов | |
| EP0632644A2 (en) | An apparatus and method for correcting offset and gain drift present during communication of data | |
| US4499486A (en) | Device for correcting color information supplied by a television camera with a view to improving the perception of pictures | |
| US7106231B2 (en) | Video signal processing system including analog to digital converter and related method for calibrating analog to digital converter | |
| US7545299B2 (en) | Analog front end device | |
| US5473223A (en) | Vertical deflection waveform generating apparatus | |
| KR100251151B1 (ko) | 디스플레이소자의비선형특성보정장치및그보정방법 | |
| US4980614A (en) | Convergence correction circuit | |
| JP2003202828A (ja) | 表示装置 | |
| CN1294784A (zh) | 视频信号的数字同步化 | |
| EP0296602B1 (en) | Component television timing corrector | |
| US4905086A (en) | Television transmitter employing klystron with nonlinearity correction circuit | |
| JP4425501B2 (ja) | ディジタル的かつリアルタイムにコンバージェンスを補正するコンバージェンス補正回路及びコンバージェンス補正方法 | |
| KR100225040B1 (ko) | 프로젝션 티브이(Projection TV)의 주변부 밝기 보정장치 | |
| US4893065A (en) | Geometric error compensation circuit of color television camera devices | |
| US5659313A (en) | System and method for reducing noise during analog to digital conversion | |
| US5892337A (en) | Black level setting | |
| US6748038B1 (en) | Method and circuit for determining signal amplitude | |
| KR930010002B1 (ko) | 영상표시용 비디오 장치 | |
| JP2624920B2 (ja) | 多現象オシロスコープの垂直増幅器校正装置 | |
| US20040008905A1 (en) | Method and device for electronic image capture in several zones | |
| KR20050067043A (ko) | 화상 신호 처리 장치, 화상 신호 처리 방법 및 화상 신호처리 프로그램 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060901 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061002 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |