JP3863977B2 - Ａ／ｄ変換器の補正方法および装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はアナログ・デジタル変換器（Ａ／Ｄ変換器）を補正する方法と、この方法に従って作動する装置に関する。
【０００２】
【従来の技術】
Ａ／Ｄ変換器により入力量Ｘが出力量Ｙに変換されることが公知である。
【０００３】
Ａ／Ｄ変換器の伝達関数は量子化に関し、入力値の非線形関数である。出力値は量子的に変化する。量子とは２つの連続する数値間の差である。
【０００４】
理想的には、全ての量子は等しく、量子化平坦面の平均値は入力値から、Ｙ＝ＡＸで表される線形関数を介して演繹される。このような理想的伝達関数を図１に示す。同図は入力／出力平面にあり、縦軸の出力値に対する、横軸にプロットされた入力値との関係を表している。図１の例では、出力は整数値０乃至７または２進基数モードにおいて０００乃至１１１で表された８つのレベルを有している。入力が変化しても該変化が量子ｑの間隔を規定する２つの連続する値内であれば、出力値は同じ値を維持する。破線で表された直線Ｄにより、個々の平坦面の中間点が結ばれている。
【０００５】
このような理想変換器においては原理的に、量子化誤差と呼ばれる誤差が系統的に生じることが知られている。統計的に、この誤差は
−ｑ／２乃至＋ｑ／２
間の絶対値を取る等しい可能性を有する。
【０００６】
入力値の関数としての出力値を表す各セグメントの中間を結ぶ線の傾斜は利得線と呼ばれる。しかし実際の変換器はドリフトにより利得が変化する一方、変換器の零値にオフセットが生じる。このような誤差はそれぞれ利得誤差及びオフセット誤差と呼ばれる。
【０００７】
理想変換器の系統的誤差の入力値の関数としての値が図２に示されている。この誤差は正負を交互に繰り返しつつ跳躍して変化している。このため、オフセット誤差と利得誤差を０にするための閉ループフィードバックは実際には行われない。
【０００８】
このような公知の誤差に対する対処法が試みられている。
【０００９】
例えば米国特許第４９４７１６８号公報に記載のＡ／Ｄ変換器において、２種類の補正が開ループにおいて行われる。一方でメモリ４９に記憶された補正値が加算器２９により出力値に加えられる。該補正値が記憶されるメモリのアドレスは、最上位ビット（ＭＳＢ）を変換する変換器第１部分の出力値に依存している。全体としての変換結果は、変換器１７の出力から得られた最上位ビットと、下位変換器２７の出力から得られた最下位ビット（ＬＳＢ）と、メモリ４９から得られる補正値の加算から得られる。メモリ４９からの値はアイドル変換時間中に周期的に更新される。
【００１０】
前記米国特許公報第７欄３９行から第８欄５１行に説明されているように、校正シーケンスは初期化ステップと校正ステップを含む。校正ステップにおいては、低速であるが正確な参照用Ｄ／Ａ変換器４３を用いて既知の値が作られる。そして参照用変換器４３から得られた実際値と下位変換器２７の出力において測定された値間の差が、メモリ４９の、上位変換器１７により示されるアドレスに記憶される。
【００１１】
初期化ステップにおいては、高速であるが精度に欠けるＤ／Ａ変換器２１の利得およびオフセット値が設定される。このＤ／Ａ変換器２１は、上位変換器１７の最上位ビットにおいて変換された値をアナログ入力から減算するために使用される。このステップによりまた、低位変換器２７のオフセット誤差の調整が可能となる。
【００１２】
第８欄、４６乃至５１行に説明されているように、メモリ４９に記憶された値を更新するキャリブレーションステップはシステムアイドル時間中に周期的に繰り返すことができるが、初期化ステップは基本的に変換周期の初めにおいてのみ行われる。
【００１３】
さらに、オフセット値と利得値を開ループモニタリングにより調整することが当業者には公知である。この方法によれば、誤差を手動または自動シーケンスによって計算し調整することができる。
【００１４】
【発明が解決しようとする課題】
本発明の課題は、利得とオフセットの補正が閉ループにおいてアイドル変換時間中に行われるように構成されたＡ／Ｄ変換方法および装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明によれば、Ａ／Ｄ変換器の入力量Ｘの値が補正される。該変換器の出力量Ｙは前記量Ｘの値に依存しており、出力値Ｙは、Ｘが値Ｘ_０から値Ｘ_ｎ−１へと変化する時には理想的にはｎ個の、間隔ΔＹにより規則的に配置された値Ｙ_０，．．．，Ｙ_ｎ−１を取る。すなわちＹは、Ｘが一つの間隔内においてＸ_０の値を有する時にはＹ_ｎ−１の値を取り、Ｘが一つの間隔内においてＸ_ｎ−１を有する時にはＹ_ｎ−１の値を取り、さらにＸから生ずるｎ−２個の中間値Ｙ_１，Ｙ_２，．．．Ｙ_ｎ−２を取る。前記ｎ−２個の中間値は一方においてＹ＝ａ_０Ｘ＋ｂ_０で表される線形変換を介して得られ、他方ではＹの量子化を介して得られる。Ｙは、Ｘが値Ｘ_ｐ−１から値Ｘ_ｐに変化する時は同じ出力値Ｙ_ｐを維持し、値Ｙ_ｐは、ＸがＸ_ｐ−１とＸ_ｐ間において変化する時に線形変換から得られる値の一つである。本発明によればさらに、変換期間の間に介在する変換保留期間を利用することにより変換中に補正が行われ、それによって入力量Ｘの既知の値が変換器に導入され、該変換器から適用すべき補正値が演繹される。さらに、１つかそれ以上の数の変換保留期間および変換中を通して連続的かつ反復的に、
ａ）整数ｍの数の入力値Ｘ_ｍ１，．．．，Ｘ_ｍｍに対して、得られた出力値Ｙ_ｍ１，．．．，Ｙ_ｍｍが測定され、
ｂ）これらｍ個の測定値から生じる実際変換線の等式Ｙ＝ａ_１Ｘ＋ｂ_１が計算され、この線は、Ｘ_ｍ１，Ｙ_ｍ１；Ｘ_ｍ２，Ｙ_ｍ２，Ｙ_ｍ２；．．．；Ｘ_ｍｍ，Ｙ_ｍｍの縦軸座標を有するｍ個の点に最も近く、
ｃ）ｂ_１とｂ_０間の差の代数値をアナログ入力量に加算することによりオフセット誤差を補正し、
ｄ）入力量Ｘに、計算された最新の比ａ_１／ａ_０を乗算することにより変換利得が補正される。
【００１６】
【発明の実施の形態】
上記したように、本発明によれば、出力値Ｙ_ｍはいずれもＳ個の入力値、例えばＸ_ｍｔ（１≦ｔ≦ｍ）に対しては、Ｘ_ｍｔ１乃至Ｘ_ｍｔｓを平均することにより得られる。ｓ個の値Ｘ_ｍｔは中心値Ｘ_ｍに対して対称である。Ｘ_{ｍｔｍｉｎ}即ちＸ_ｍｔの最小値と、最大入力値であるＸ_{ｍｔｍａｘ}間の隔たりは以下の値、即ち
Ｘ_ｎ−１−Ｘ_０／ｎ
を有する間隔Δｘの数個分である。
【００１７】
本発明の方法を、マルチコンポーネント映像信号捕捉カードに配設された変換器に適用する場合、例えば赤コンポーネントＲ，緑コンポーネントＧおよび青コンポーネントＢ、または総合輝度コンポーネントＹと２つの色差信号ＤＲ，ＤＢを有する信号の場合、これら３つのコンポーネントの位相を公知の方法に従って同期させなければならない。本発明によれば、変換の保留期間において、変換器の出力において得られるｍ個の実際値Ｙ_ｍが、ｍ個の既知の入力値Ｘ_ｍ１，．．．，Ｘ_ｍｍに対して測定される。ｍ個の入力値は例えばテストパターンジェネレータにより発生され、該テストパターンジェネレータによって例えば平坦面により順次変化し増加する値がディスプレイされる。位相調整の際には、平坦面上で安定化した値は無視するが、それは、これらの安定化した値に対しては出力値も安定化しており、位相シフトがないからである。
【００１８】
対照的に、ある入力値から別の値への急激な跳躍がある時は、テストパターンジェネレータと変換器間に配置された回路フィルタや素子により、例えばテストパターンジェネレータにより発生された２つの順次の値間の立ち上がりエッジがそれ程急激でないエッジに変換される。この急激でない立ち上がりエッジにより、個々の信号路に配設された変換器のそれぞれによるサンプル捕捉の位相が揃えれれるのである。サンプルの捕捉位相が揃えられるということは、例えば輝度信号路と２つのクロミナンス信号路のサンプル捕捉が同時に行われるということではない。概して、サンプルの捕捉は時間の経過とともにオフセットされるからである。そうではなく、サンプルの捕捉位相が揃えられるということは、サンプルが、コンポジット映像信号と全く同時に捕捉されるということである。もし、第１のコンポーネントが第１の信号路を通過する速度が、第２のコンポーネントが第２の信号路を通過する速度に比べてより速ければ、第２の信号路におけるサンプル捕捉は、第２コンポーネントが変換手段の入力から変換器へと到達する時間と、第１のコンポーネントが同様の経過を経るために必要な時間の差だけ遅れる。
【００１９】
本発明の方法の第１のステップにおいては、信号路の１つのサンプリング位相が調節されて、該信号路のサンプリングタイミングが常に立ち上がりエッジの既知の点、例えば２つの安定値間の中間値に対応するようにされる。その後、他の２つの信号路のサンプル捕捉のタイミングが揃えられ、該タイミングがそれぞれの立ち上がりエッジの同じ既知の点、例えば２つの安定値間の中間値に対応させられる。サンプリングの遅延を正確に行うため、一方においてデジタル遅延線により異なる信号路間でのサンプル捕捉位相がクロック周期の整数分だけ移動され、他方では位相器等により付加的なオフセットが行われる。
【００２０】
本発明は既述の米国特許等の先行技術に比べて、使用するメモリの数が少ないという利点を有する。また、前者の開ループに対して閉ループ制御であるという利点も有する。すなわち、一定の動作時間の後、利得とオフセット等における残留誤差がほとんどゼロであり、そのわずかな残留誤差はコンポーネントの経時変化または温度変化等の外乱によるものである。本発明は特に、例えば変換器に入力する量のダイナミックレンジを低減する目的で、いくつかのアナログ量をまず所定のプロセスに従って処理する場合に有利である。そのような場合として例えばテレビジョン映像信号捕捉カードがあり、該カードにおいては赤、緑、青の値を表すアナログ電圧値が公知の方法によって変換され、基準に従って輝度値Ｙおよび赤と青それぞれの色差信号ＤＲ，ＤＢとして定義される。Ｙ，ＤＲ及びＤＢの各信号により、公知の方法に従って白黒画像の濃度レベル又は公知の方法に従ってカラー画像を再現するための赤、緑、青の各信号を再現することが可能となる。この場合、閉ループ補正の精度により、色空間変換用のマトリックスに見られるような小さなマトリックス係数の場合でも、アナログ量変換用アナログマトリックスの利得調整を高い精度で行うことができる。さらに、テレビジョン映像信号の場合、個々のライン間および個々のフレーム間において変換すべき信号は無い。このような変換すべき信号の無いブランキング期間と呼ばれる期間は従って映像信号の変換中に周期的に存在する。
【００２１】
本発明によれば、アナログ入力量のオフセットと利得の値の補正が以下のように行われる。すなわち、補正された値に対して実行されるＡ／Ｄ変換が、入力側の実際値の変換、即ち変換線Ｙ＝ａ_０Ｘ＋ｂ_０に従った変換に対応するように補正される。すでに説明したが以下により正確に説明すると、Ｘ_０とＸ_ｎ−１という２つの極値間の値域にわたって変化する連続入力値Ｘが変換器により公知の方法に従って変換される。変換ＹはＸがＸ_０からＸ_ｎ−１にわたって変化する時ｎ個の値を取る。すなわち、ＸがＸ_０の時はＹ_０を取り、ＸがＸ_ｎ−１の時Ｙ_ｎ−１を取り、さらにＸの量から生じるｎ−２個の中間値Ｙ_１，Ｙ_２．．．，Ｙ_ｎ−２を取る。これら中間値Ｙ_１，Ｙ_２，．．．，Ｙ_ｎ−２は一方において理想変換線に従って線形変換を介して得られ、その場合Ｙの値は
【００２２】
【数３】

【００２３】
となり、他方、量子化により、Ｘが値Ｘ_ｐ−１からＸ_ｐ（１≦ｐ＜ｎ−１）へと変化する時、量Ｙに対して一定の出力値が与えられる。Ｘ_ｐ−Ｘ_ｐ−１の間隔は
【００２４】
【数４】

【００２５】
に等しい。
【００２６】
この一定値は、Ｘが個々の間隔の中心値を取る時に線形変換を介してＹに対して得られた値である。本発明に特有の補正方法によれば、入力値Ｘ_ｑ０に対して、フィードバックされた装置から得られた実際値Ｙ_ｑ０と、理論的に予測される伝達関数に従って変換を行った場合に得られるはずの理論値Ｙ_ｑ´０との間において代数的オフセットが計算される。その後入力値Ｘにはこのオフセットの代数値が加算されて補正される。この第１の補正によりオフセットが補正される。
【００２７】
そして、前もって計算された代数的オフセットにより補正された既知の入力値ｍＸ_１，．．．，Ｘ_ｍに対する、フィードバックされた装置の出力において得られる実際値Ｙ_ｍ１，．．．，Ｙ_ｍｍが測定される。
【００２８】
座標Ｘ_１Ｙ_ｍ１，．．．，Ｘ_ｍＹ_ｍｍを有するｍ個の点Ｍ_１，Ｍ_２，．．．，Ｍ_ｍの近傍を通過する直線の傾斜ａ_１が決定される。例えば個々の点から該線までの距離の二乗の合計が最小となる時、直線がＭ個の点の近傍を通過すると考えられる。ｍ個の点を通過する線のうち、どの線が一番近いかを推定できる限り、いずれの公知の数学的方法でも使用できる。
【００２９】
入力値は、理論変換線の傾斜値ａ_０とｍ個の点の近傍の線の傾斜ａ_１間の比に等しい係数を入力量Ｘに適用することにより補正される。
【００３０】
上記の説明から明らかなように、本発明の方法によればオフセットの補正を、変換器の量子化における量子の整数の数に対応する値だけのみ、行うことができる。同様に、利得補正に関しても、点Ｍ_１，Ｍ_２，．．．，Ｍ_ｍの縦軸が、装置の量子化平坦面に対応する値のみを取ることができる。その結果、実行された補正に粗さが生じる。このため、本発明及びその実施例によって得られる結果を大きく改善するために、個々の入力値Ｘ_ｐに関連する出力値Ｙ_ｐは、Ｙ_ｒ１，Ｙ_ｒ２，．．．，Ｙ_ｒｓというｓ個の値の平均値である。これらｓ個の値は入力量ＸをＸ_ｍ０を中心として変化させることにより得られる。量Ｘに配分された値Ｘ_ｒ１，Ｘ_ｒ２，．．．，Ｘ_ｒｓは、Ｘ_ｍ０に関して対称であるという特性を持つ。対称であるとはつまり、一方では、出力値Ｙ_ｒ１，Ｙ_ｒ２，．．．，Ｙ_ｒｓに対応する値Ｘ_ｒ１乃至Ｘ_ｒｓの平均がＸ_ｍ０に等しく、他方においてＸ_ｒ１乃至Ｘ_ｒｓの値がＸ_ｍ０に関して対称性を示すということである。Ｘの取る最小値Ｘ_ｒｍｉｎと最大値Ｘ_ｒｍａｘとの間の隔たりは量子数個分である。
【００３１】
【実施例】
図３は、アナログ変調された標準カラー映像信号データの捕捉用カードの電気回路図である。この捕捉カードは、該アナログ変調を公知の標準の１つに従ってデジタル変調へ変換するためのものである。本実施例では、入力は赤Ｒ、緑Ｇ、および青Ｂを表すアナログ信号であり、カードによりこれら信号が輝度信号Ｙと赤色差信号ＤＲ、青色差信号ＤＢのアナログ信号に変換された後に、４．２．２またはＨＤＴＶ標準等のデジタルデータに変換するよう構成されている。
【００３２】
言うまでもなく、入力映像信号がＹ，ＤＲ，ＤＢコンポーネントを含み、デジタル出力をＹ，ＤＲ，ＤＢとすることもできる。
【００３３】
本実施例によるカードは３つの入力１Ｒ，１Ｇ，１Ｂを有し、それぞれ赤、緑、青のアナログ信号を受け取る。これらの信号は可制御スイッチ３Ｂ，３Ｇ，３Ｒを介して、公知の適合回路２Ｂ，２Ｇ，２Ｒに供給される。これらのスイッチは２つの位置を取ることができる。第１の位置においては、スイッチは被変換信号を伝達し、第２の位置ではテストパターンジェネレータ４から生じる信号を伝達する。このジェネレータからは適合回路２の入力で受け取られた信号の標準に合わせて校正されたアナログ信号が得られる。適合回路２の出力におけるアナログ信号の振幅は公知の方法に従ってアナログマトリックス変換器５により変換される。マトリックス変換器は適合回路２の出力６Ｂ，６Ｇ，６Ｒにおけるアナログ信号を受け取る。９つの変換係数のそれぞれの値は原則として、変換標準に従って採用された値である。本発明によれば、マトリックスの乗算係数の実際値を反復的に修正することにより、回路内の不完全さに係わる該修正値が、標準に実質的に対応する値となるようにされる。
【００３４】
これらの係数の値はマイクロプロセッサ１７により制御可能である。マイクロプロセッサ１７の役割は以下に説明する。
【００３５】
マトリックス変換器５からの出力信号はスイッチ８ＤＢ，８Ｙ及び８ＤＲを介して増幅器７ＤＢ，７Ｙおよび７ＤＲに送られる。これらのスイッチは２つの位置を取ることができる。第１の位置では、それらはマトリックス変換器５から生じる信号を受け取り、第２の位置では適合器２から生じる信号を受け取る。第１の位置は、変換回路による変換が標準の変更、例えば赤、緑、青（Ｒ，Ｇ，Ｂ）から輝度、赤色差、青色差（Ｙ，ＤＲ，ＤＢ）への変更を伴う場合に対応する。すなわち、これは本実施例の場合である。第２の位置は、例えばアナログＤＲ，Ｙ，ＤＢからデジタルＤＲ，Ｙ，ＤＢへの変換等、色空間の変更なしに変換が行われる場合に対応する。
【００３６】
増幅器７の利得はマイクロプロセッサ１７により制御可能である。フィルタ９ＤＢ，９Ｙ，９ＤＲによるフィルタリングの後、増幅器７から出力された信号は、装置１１ＤＢ，１１Ｙ，１１ＤＲを介してＡ／Ｄ変換器１０ＤＢ，１０Ｙ，１０ＤＲに導入される。これらの装置は変換の基準となる零レベルを調整するためのものであり、クランプレベル調整装置として公知である。クランプレベルは以下の説明ではベースレベルと呼ぶ。装置１１はマイクロプロセッサ１７により調整可能である。装置１１は変換器１０の直ぐ上流側に配設されるため、装置１１によりオフセット誤差を調整できる。
【００３７】
図３に示した実施例において、スイッチ８と可変利得制御増幅器７は物理的構成要素であるが、これらはプログラマブルマトリックス変換器５の係数の操作により代替可能である。よって、入力および出力信号が色空間Ｙ；ＤＲ、ＤＢにある場合、マトリックスは、零でない係数が１に等しい対角行列となる。同様に、増幅器７の利得の可変特性に代えて、マトリックスの係数の値を操作することができる。
【００３８】
アナログ映像信号Ｒ，Ｇ，ＢがＨＤＴＶ標準デジタル映像信号Ｙ，ＤＲ，ＤＢへ変換される図１の実施例では、Ｙ信号路のサンプリング周波数はＤＲおよびＤＢ信号路のサンプリング周波数の倍、すなわちＹ信号路では７２ＭＨｚ，ＤＲとＤＢのそれぞれの信号路において３６ＭＨｚである。
【００３９】
サンプル捕捉のタイミングは公知の位相ループ可制御クロック装置１８により制御される。位相ループ可制御クロック装置１８は７２ＭＨｚの周波数の制御パルスを発生することにより輝度信号路ＹのＡ／Ｄ変換器１０Ｙを制御する一方、３６ＭＨｚの周波数のパルスを発生することにより差信号路ＤＢとＤＲの変換器１０ＤＢと１０ＤＲを制御する。
【００４０】
差信号路ＤＢとＤＲのサンプル捕捉タイミングは、輝度信号路Ｙのサンプル捕捉タイミングに対して遅らせることができる。導入された遅延は１２ＤＢ、１２ＤＲの破線で示した移相器により表されている。信号路Ｙから出力されたサンプルは遅延線１３Ｙに導入される。２つの差信号路は書き込み／読み取りシフトレジスタ１３ＤＢと１３ＤＲに導入される。
【００４１】
最後に、信号路それぞれからの出力はマルチプレクサ１４を介して出力１５に送られる。書き込み／読み取りシフトレジスタの役割を以下に説明する。サンプル捕捉のタイミングが信号路毎に異なるということはすでに説明した。シフトレジスタ１３Ｂの出力１９ＤＢと、遅延線１３Ｙの出力１９Ｙの出力１９Ｙと、シフトレジスタ１３ＤＲの出力１９ＤＲとにおけるサンプルを同期してマルチプレクサ１４に読み込ませるために、マルチプレクサ１４の読み込みタイミングを、Ａ／Ｄ変換器１０による書き込みタイミング分だけオフセットすることが必要である。このため、シフトレジスタ１３ＤＢ、１３ＤＲと遅延線１３Ｙとが組み合わせて使用される。この役割については、以下に回路の動作を説明する際により詳細に説明する。
【００４２】
変換のオフセット誤差、又はマトリックス変換器５ないし可変利得増幅器７の変換係数を自動的に調整するために、遅延線１３の出力に得られるデジタル信号がマイクロプロセッサ１７に導入される。マイクロプロセッサ１７はブランキング期間中にスイッチ１３およびアナログテストパターンジェネレータ４を制御する。マイクロプロセッサ１７はまた、モジュール１６を介して、受け取るサンプルの選択を制御する。
【００４３】
マイクロプロセッサ１７は得られた結果を、変換が誤差による影響を受けていない場合に得られたであろう結果と比較する。そしてマイクロプロセッサ１７は必要な補正を計算する。
【００４４】
変換制御ループの動作を以下により詳細に説明する。回路上で行うべき調整は信号路ＤＲとＤＢの信号路Ｙに対する位相ΦＲとΦＢ、及び利得誤差（即ちＹ，ＤＲ，ＤＢ入力の３つと、Ｒ，Ｇ，Ｂ入力の９つ）とオフセット誤差（Ｙ，ＤＲ，ＤＢ入力の３つと、Ｒ，Ｇ，Ｂ入力の３つ）の補償、に関する。
【００４５】
利得、オフセット、および位相調整は実際にはわずかに相互関係を有するが、マイクロプロセッサ１７のソフトウェアはこれらを独立のものと見なし、それぞれの調整を交互に順次繰り返す。
【００４６】
誤差測定は、フレームのライン間におけるブランキング時に行われる一方、フレーム間のブランキング時にも行われる。
【００４７】
マイクロプロセッサ１７はテストパターン４を制御する。テストパターン４により、８つの異なるレベルが発生される。位相補正は２段階にわたって行われる。位相は先ず、輝度信号路即ち図３のＹにおいて調整される。
【００４８】
この動作は２つのクロミナンス信号路ＤＲとＤＢの位相を調整するために必要な準備である。マイクロプロセッサ１７はテストパターンの位相ΦＴＥＳＴ ＰＡＴＴＥＲＮに働きかけ、信号Ｙの立ち上がりエッジの（振幅における）丁度中央においてＹのサンプルが得られるようにする。
【００４９】
得られる結果は図４の（ａ）及び（ｂ）に示してある。これらは変換器回路１０Ｙの入力におけるアナログ値と横軸の時間との関係を示している。十字形はサンプリングのタイミングを示す。
【００５０】
図４のサンプリングのタイミングはテストパターンにより発生されたレベルの変化を含む時間間隔内にある。何らかの手段を取らない限り、サンプリングタイミングはテストパターンのレベルの変化タイミングに対して恣意的に存在してしまう。よって、図４の（ａ）では、サンプルは、立ち上がりエッジが何らかの作用を及ぼすほぼ１サンプリング期間前に捕捉される。第２のサンプルは立ち上がりエッジの初めにあり、第３のサンプルは同エッジの終わりにある。本発明によれば、テストパターンのレベルの変化タイミングは、アナログ値のレベルがテストパターンの２つの連続するレベル間の中間値に到達する瞬間と一致してサンプル捕捉が行われるように変位される。このように先行するレベルと後続レベル間のレベルを採用したが、これはアナログ入力信号に結合された時間マーカ内にタイミングをマーキングすることを必要とする。よって、先行するレベルと後続レベル間の代数的増分の特定のパーセンテージを表すレベルを採用することも可能である。
【００５１】
テストパターンのレベル変化タイミングの調整結果が図４の（ｂ）に示されている。図４の（ａ）に比べて、レベル変化のタイミングが進められており、その結果この調整の後にはレベル変化にわずかに先立ってサンプルが捕捉され、該サンプルの捕捉は、アナログ値が当初のレベルと後続レベル間の増分の半分に到達した瞬間と同時に行われる。
【００５２】
輝度信号路Ｙの位相合せが行われた後、第２のステップ、すなわち２つのクロミナンス信号路ＤＲとＤＢの位相合わせが実行される。大まかなリフェージングはすでにデジタルハードウェア遅延線１３Ｙにより、信号路Ｙ，ＤＲ及びＤＢ用に計算された時間係数に基づいて行われている。この遅延線により輝度信号路のサンプル捕捉位相をサンプリング周期の整数分だけシフトすることができる。サンプリング周期は時間ベース１８により発生される。
【００５３】
この第１の補償の後、クロミナンス信号路ＤＲとＤＢのそれぞれにおいてサンプル捕捉を１クロック周期足らずシフトすることにより、サンプル捕捉タイミングを、被変換信号のレベルが当初レベルと最終レベル間の中間レベル（または所定のレベル）に達するタイミングと一致させることができる。
【００５４】
この１周期分に満たないシフトはマイクロプロセッサ１７により制御される。位相シフト調整の後、３つの信号路におけるサンプル番号ｘが、２つの中間レベル間の全く同一の中間レベルに対応する。
【００５５】
得られた結果を図５に示す。
【００５６】
図５の（ａ）には、信号路Ｙ，ＤＢ，ＤＲのそれぞれにおけるＡ／Ｄ変換器１０のレベルにおけるサンプル捕捉のタイミングを示している。横軸上の時間はサンプリング周期毎に目盛ってある。
【００５７】
図示の例では、信号路Ｙは３周期分をわずかに上回る分だけ進めてある。遅延線１３Ｙはサンプルを４サンプリング周期分遅延する。変換器１０ＤＢと１０ＤＲにより出力されたサンプルＤＢ，ＤＲはこの信号路Ｙの遅延の後、１周期足らず信号路Ｙより進んでいる。サンプル捕捉の位相を揃えるために、マイクロプロセッサ１７はサンプル捕捉を信号路ＤＢにおいてｄ１だけ、信号路ＤＲにおいてはｄ２だけ遅延する。ｄ１とｄ２は、信号路Ｙでのサンプル捕捉の４周期分前に位置するタイミングに対する信号路ＤＢとＤＲにおけるサンプル捕捉の進みを表している。
【００５８】
変換器１０Ｙから出力されたサンプルは遅延線１３Ｙに導入され、そこで４周期分遅延される。変換器１０ＤＢと１０ＤＲから出力されたサンプルは書き込み／読み取りシフトレジスタ１３ＤＢと１３ＤＲに導入され、そこでそれぞれｄ１とｄ２の長さにわたってシフトされる。
【００５９】
よって、マルチプレクサ１４による遅延線とレジスタの読み取り時には、サンプルの位相が再び同期されている。
【００６０】
結果は図５の（ｂ）に示されており、３つそれぞれの信号路におけるサンプルの位相が揃っているのが分かる。すなわち、それぞれの信号路に導入された異なる遅延が、一方においてデジタル遅延線１３Ｙにより最速の信号路に遅延を導入することにより、また他方においてその他の信号路におけるサンプル捕捉をシフトすることにより、補償されている。図示の例では、デジタル遅延線は１つの信号路にだけ配設されているが、必要であれば他の１つの信号路にも配設し、最も遅い信号路だけには配設しないよう構成することも可能である。同様の結果はアナログ遅延線を変換器１０の上流側に設けることによっても得られる。
【００６１】
サンプル捕捉の時間シフトにより、それぞれの信号路における遅延の差が補正され、その結果、個々の信号路の信号がアナログ信号の全く同一の初期タイミングに対応する。個々の信号路における遅延が、被変換信号のレベルに影響されないようにモニタリングすることにより、１つのレベルで行われた補正が信号のダイナミックレンジ全体に対して有効であるようにされる。
【００６２】
位相調整の後、個々の変換器の利得線が以下のように調整される。
【００６３】
すなわち、アナログ色空間からデジタル色空間へと同様の定義においてＡ／Ｄ変換が行われる場合、例えばＹ，ＤＲ，ＤＢアナログ色空間からＹ；ＤＲ，ＤＢデジタル色空間へと変換される場合、マイクロプロセッサ１７は可変利得増幅器７のレベル利得補正を制御する。
【００６４】
マイクロプロセッサ１７はまた、ベースレベル調整装置１１を介してオフセット誤差も補正する。
【００６５】
変換がアナログ色空間からその他のデジタル色空間、例えばＲ，Ｇ，Ｂアナログ色空間からＹ，ＤＲ，ＤＢデジタル色空間へと行われる場合、マイクロプロセッサはベースレベル調整装置１１を介してマトリックス変換器５の変換マトリックスの９つの係数、および個々の信号路のオフセットを補正する。
【００６６】
上記いずれの場合においても、補正の原理は同じであるが、第２の場合（すなわち色空間の変更）では、３つの調整が連続的に行われる。第１の調整はテストパターン４からのテスト信号が入力Ｒのみに送られている間に行われ、赤値に適用される変換マトリックス係数の値を調整することを可能とする。第２の調整は、テストパターン４からの信号が入力１Ｇのみに送られる間に行われ、この第２の調整により、緑値に適用される変換マトリックス変換係数の調整が行われる。第３の調整は、テストパターン４からの信号が入力１Ｂのみに送られている間に行われ、青値に適用される変換マトリックス係数の調整が行われる。
【００６７】
３つの信号路それぞれにおいて調整を行うために、マイクロプロセッサ１７により制御されるテストパターンジェネレータ４は図６に示すような階段信号を信号路の１つに送出する。それぞれの平坦面に対して良好な補正値を得るために、テストパターンジェネレータ４はこの平坦面を中心として変化する値を発生する。平坦面を中心とする値は平坦面のレベルに関して対称的に選択される。平坦面の値を中心とした変化の最大振幅は量子間隔数個分を表している。本実施例では、平坦面それぞれに対して３２個の測定値が得られ、平坦面のレベルに対する隔たりの最大値は量子間隔４個分である。この平坦面に関して変換される３２個の異なる値はマイクロプロセッサ１７に入力され、マイクロプロセッサ１７は平均値を求める。この平均値がメモリに記憶される。
【００６８】
個々の平坦面が測定値の対象を形成した時、マイクロプロセッサ１７は平均値の組を有する。これら平均値の位置関係は図７のグラフに示されている。テストパターンにより送出された入力値Ｘが横軸に沿ってプロットしてある。縦軸には平坦面１つ１つに対して、平坦面により規定される値を中心として対称的に捕捉された３２個の値を平均して実際に得られ値Ｙがプロットしてある。理想変換において得られる理論変換直線が破線で表されている。個々の平坦面に対して得られた点が十字形で示されている。
【００６９】
マイクロプロセッサ１７は、十字形により示された点から以下の等式を用いて点上の、または点間の最適の直線を計算するようプログラムされている。
【００７０】
Ｙ＝ａ_１Ｘ＋ｂ_１
この直線はいわゆる最小二乗アルゴリズムを用いて求められる。このアルゴリズムにより係数ａ１とｂ１が計算され、十字により表される個々の点から直線までの距離の自乗の合計が、以下の等式によって最小にされる。
【００７１】
Ｙ＝ａ_１Ｘ＋ｂ_１
この計算の詳細は公知である。以下の等式
Ｙ＝ａ_０Ｘ＋ｂ_０
を有する理論直線が公知であり、伝送基準を定義する標準のそれぞれから生ずる。本実施例では、ＨＤＴＶ標準から出力コードと入力電圧間の対応が得られる。テストパターン４により得られる入力コードが公知である。マイクロプロセッサ１７は次に各信号路の利得に作用し、ａ_１をａ_０の方に、そして信号路のオフセットに作用してｂ_１をｂ_０の方に進ませる。
【００７２】
特筆すべきは、係数の組を異なる標準（日本語標準等）に適合させる際に、ソフトウェアのパラメータ設定を変更するだけで済み、ハードウェアに変更を加える必要がないということである。
【００７３】
アナログ色空間から同様のデジタル色空間へ、例えばＹ，ＤＲ，ＤＢからＹ，ＤＲ，ＤＢへと変換が行われる場合、利得は可変利得増幅器７により調整される。アナログ色空間から異なるデジタル色空間へ、例えばＲ，Ｇ，ＢからＹ，ＤＲ，ＤＢへと変換が行われる場合、利得は変換マトリックスの３つの係数、即ち赤、続いて青、最後に緑と作用することにより調整される。いずれにしろ、オフセットはベースレベル調整装置１１に作用することにより調整される。
【００７４】
よって、変換された映像信号コンポーネントをＡ_２，Ｂ_２，Ｃ_２、入力映像信号のコンポーネントをＡ_１，Ｂ_１，Ｃ_１、変換マトリックスをＭとすれば、以下の関係
【００７５】
【数５】

【００７６】
ａ_１，ａ_２，ａ_３；ｂ_１，ｂ_２，ｂ_３；ｃ_１，ｃ_２，ｃ_３はノルム係数の変換ないし変化である。例えばＡ_２，Ｂ_２，Ｃ_２がＤＲ，Ｙ，ＤＢに対応し、Ａ_１，Ｂ_１，Ｃ_１がＲ，Ｇ，Ｂに対応するとすれば、赤の発生により係数ａ_１，ｂ_１，ｃ_１のみの調整がなされ、青の発生により係数ａ_２，ｂ_２，ｃ_２のみの調整がなされ、緑の発生により係数ａ_３，ｂ_３，ｃ_３のみの調整が成される。
【００７７】
本実施例では、利得調整は、フレーム間のブランキング時間に実行される調整により継続的に行われる。ブラックレファレンスの調整は、ライン間のブランキング時間に装置１１に作用することにより行われる測定により継続的に行われる。
【００７８】
【外１】

【図面の簡単な説明】
【図１】図１はデジタル変換の原理を説明するための曲線である。
【図２】図２はデジタル変換から生ずる系統的誤差を説明するための曲線である。
【図３】図３は本発明の方法に従い作動する捕捉カードの電気回路の実施例である。
【図４】図４の（ａ）は何らの事前処置も取らなかった場合におけるレベルの跳躍時のサンプル捕捉タイミングを表す図であり、（ｂ）は、変換しようとする信号の値が先行レベルと後続レベル間の所定のレベルを通過するタイミングにサンプル捕捉の瞬間が対応している、レベル跳躍時のサンプル捕捉の瞬間を示す図である。
【図５】図５の（ａ），（ｂ）は、当初は位相が揃っていたが、異なる処理遅延を受けた２つの信号のサンプリング間に必要な時間オフセットを示す図である。
【図６】図６は変換品質をモニタするための所定の信号の形状を示す図である。
【図７】図７は、一方において理論変換線を破線で、また実際の変換点から計算により求められた実際変換線を実線で示した図である。
【符号の説明】
Ｙ 輝度信号
ＤＲ 赤色差信号
ＤＢ 青色差信号
４ テストパターンジェネレータ
５ アナログマトリックス変換器
１７ マイクロプロセッサ
１０ Ａ／Ｄ変換器
１４ マルチプレクサ

Claims (16)

1. 入力量Ｘの値に依存するデジタル出力量Ｙを送出するＡ／Ｄ変換器の前記入力量Ｘの値を補正する方法であって、出力値Ｙは理想的には、Ｘが値Ｘ_０からＸ_ｎ−１に変化する時はｎ個の、間隔ΔＹにより規則的に隔てられた値Ｙ_０，．．．，Ｙ_ｎ−１を取り、すなわちＸが間隔内において値Ｘ_０を有する時には値Ｙ_０、Ｘが間隔内において値Ｘ_ｎ−１を有する時には値Ｙ_ｎ−１又はＸの量から生ずる中間値Ｙ_１，Ｙ_２，．．．，Ｙ_ｎ−２を取り、前記中間値Ｙ_１，Ｙ_２，．．．，Ｙ_ｎ−２は一方において式Ｙ＝ａ_０Ｘ＋ｂ_０で表される線形変換を介して、他方においてＹの量子化を介して得られ、Ｙは、Ｘが値Ｘ_ｐ−１から値Ｘ_ｐへと変化する時には同じ出力値Ｙ_ｐを維持し、前記値Ｙ_ｐは、ＸがＸ_ｐ−１とＸ_ｐ間を変化する時に前記線形変換から得られる値の１つであり、さらにこの方法においては変換中に、変換周期間に介在する変換保留期間を利用することにより補正が行われ、その結果入力量Ｘの既知の値が変換器に導入され該変換器からは適用すべき補正値が導出されるよう構成された方法において、１つかそれ以上の数の変換保留期間において、また変換の間中に連続的かつ反復的に、
   ａ）整数であるｍ個の入力値Ｘ_ｍ１，．．．，Ｘ_ｍｍに対して得られた出力値Ｙ_ｍ１，．．．，Ｙ_ｍｍが測定され、
   ｂ）これらｍ個の測定値から生じる実際変換線の等式Ｙ＝ａ_１Ｘ＋ｂ_１が計算され、この線は、座標Ｘ_ｍ１，Ｙ_ｍ１；Ｘ_ｍ２，Ｙ_ｍ２；．．．；Ｘ_ｍｍ，Ｙ_ｍｍを有するｍ個の点に最も近く、
   ｃ）ｂ_１とｂ_０間の差ｂの代数値をアナログ入力量に加算することによりオフセット誤差を補正し、
   ｄ）入力量Ｘを、計算された最新の比ａ_１／ａ_０で乗算することにより変換利得を補正するよう構成された、Ａ／Ｄ変換器の入力量を補正する方法。
2. 入力値Ｘ_ｍに対応するｍ個の出力値Ｙ_ｍのそれぞれを得るために、中央値Ｘ_ｍ０が定義され、入力量Ｘに中央値Ｘ_ｍ０に関して対称であるｓ個の入力値Ｘ_ｒ１，．．．，Ｘ_ｒｓを配分することにより該入力量Ｘが変化され、前記出力値Ｙ_ｍは、量Ｘが値Ｘ_ｒ１，．．．，Ｘ_ｒｓをそれぞれ取る時の量Ｙの出力値に対応する値Ｙ_ｒ１，．．．，Ｙ_ｒｓを平均することにより得られる平均Ｙ_ｍ￣値である、請求項１記載の方法。
3. 平均出力値Ｙ_ｍ￣を得るために利用されるｓ個の入力値Ｘ_ｒのそれぞれの最小値Ｘ_ｒｍｉｎと最大値Ｘ_ｒｍａｘ間の隔たりが間隔数個分であり、該間隔は１つがＸ_ｎ−１−Ｘ_０／ｎの値を有している、請求項２記載の方法。
4. 平均出力値Ｙ_ｒ￣を得るために利用されるｓ個の入力値の組の最小入力値Ｘ_ｒｍｉｎと最大入力値Ｘ_ｒｍａｘ間の隔たりが、Ｘ_ｎ−１−Ｘ_０／ｎで表される値の間隔４乃至１２個分である、請求項３記載の方法。
5. 色空間により表されるテレビジョン映像信号のアナログコンポーネントＡ_１，Ｂ_１，Ｃ_１を、同様の又は異なる色空間により表されたデジタルコンポーネントＡ_２，Ｂ_２，Ｃ_２へと変換する際の補正方法であって、出力コンポーネントＡ_２，Ｂ_２，Ｃ_２のそれぞれの色空間が以下の形式の入力量に対して行われる線形コンビネーションから生じ、すなわち、
   

   

   ただし、Ｍは以下の形式
   

   

   で表される変換マトリックスであり、ａ_１，ａ_２，ａ_３；ｂ_１，ｂ_２，ｂ_３；ｃ_１，ｃ_２，ｃ_３は変換係数であり、
   個々の出力コンポーネントの変換は、入力量Ｘの値に依存する出力量Ｙを送出するアナログ変換器によりこのコンポーネントを変換するための信号路上において行われ、出力値Ｙは入力量Ｘに依存しており、出力値Ｙは理想的には、Ｘが値Ｘ_０から値Ｘ_ｎ−１に変化する時には、間隔ΔＹにより規則的に隔てられたｎ個の値Ｙ_０，．．．，Ｙ_ｎ−１を取り、即ちＸが間隔内において値Ｘ_０を有する時は値Ｙ_０を取り、Ｘが間隔内においてＸ_ｎ−１を有する時は値Ｙ_ｎ−１を取り、さらに量ｘから生じるｎ−２中央値Ｙ_１，Ｙ_３，．．．，Ｙ_ｎ−２を取り、該ｎ−２中央値Ｙ_１，Ｙ_３，．．．，Ｙ_ｎ−２は、一方においてＹ＝ａ_０Ｘ＋ｂ_０の形の線形変換を介して、他方においてはＹの量子化を介して得られ、ＹはＸが値Ｘ_ｐ−１から値Ｘ_ｐへ変化する時は同一の出力値Ｙ_ｐを維持し、前記値Ｙ_ｐは、ＸがＸ_ｐ−１とＸ_ｐ間にある値の１つを取る時の線形変換から得られる値であり、入力量Ｘはこの場合個々の変換路Ａ_２，Ｂ_２，Ｃ_２上にあり、コンポーネントＡ_１，Ｂ_１，Ｃ_１の線形コンビネーションがこの信号路の形成に利用され、さらにこの方法においては変換中に補正が行われ、該補正は変換期間の間に介在する変換保留期間を利用して入力量Ｘの既知の値を変換器に導入し該変換器からは適用すべき補正値を導出することにより行われるように構成された方法において、１つかそれ以上の数の保留期間において、
   ａ）整数ｍ個の既知の入力値Ｘ_ｍ１，．．．，Ｘ_ｍｍに対して得られた出力値Ｙ_ｍ１，Ｙ_ｍ２，．．．，Ｙ_ｍｍが個々の信号路において測定され、
   ｂ）これらｍ個の測定値から生じる実際変換線の等式Ｙ＝ａ_１Ｘ＋ｂ_１が個々の信号路において計算され、該変換線は座標Ｘ_ｍ１，Ｙ_ｍ１；Ｘ_ｍ２，Ｙ_ｍ２；．．．；Ｘ_ｍｍ，Ｙ_ｍｍを有するｍ個の点に最も近く、
   ｃ）ｂ_１とｂ_０間の差の代数値をアナログ入力量に加算することにより個々の信号路においてオフセット誤差が補正され、
   ｄ）個々の信号路における変換利得が、該信号路の組成に利用される個々の色空間係数を計算された最新の比ａ_１／ａ_０に乗じることにより補正されるよう構成された、テレビジョン映像信号のアナログコンポーネントの変換を補正する方法。
6. 入力値Ｘ_ｍに対応するｍ個の出力値Ｙ_ｍの１つ１つを得るため、中央値Ｘ_ｍ０が規定され、中央値Ｘ_ｍ０が定義され、入力量Ｘにｓ個の、前記中央値Ｘ_ｍ０に関して対称な入力値Ｘ_ｒ１，．．．，Ｘ_ｒｓを配分することにより該入力量Ｘを変化させ、出力値Ｙ_ｍは、量Ｘが値Ｘ_ｒ１，．．．，Ｘ_ｒｓをそれぞれ取る時に量Ｙが示す出力値に対応する値Ｙ_ｒ１，．．．，Ｙ_ｒｓを平均して求められる平均Ｙ_ｍ￣である、請求項５記載の方法。
7. 異なる変換路間における映像信号の伝搬時間の差が、１つの変換路に少なくとも１つの遅延を導入して該路におけるデジタルサンプルの出力を遅延することにより補正される、請求項５又は６記載の方法。
8. １つの変換路でのサンプル捕捉のタイミングと、少なくとももう１つの別の変換路でのサンプル捕捉のタイミング間にオフセットがさらに導入される、請求項７記載の方法。
9. 先行の初期値から後続の最終値に変換値を変位させる作用を有する既知のレベル跳躍の際のサンプル捕捉タイミングの設定が、後続レベルと先行レベル間の代数差の所定の百分率だけ増加された先行レベルに変換後の信号値が対応するタイミングと一致して行われる、請求項８記載の方法。
10. 入力色空間に従って表されたテレビジョン映像信号のアナログコンポーネントＡ_１，Ｂ_１，Ｃ_１を、入力と同様の又は異なる色空間に従って表されたデジタルコンポーネントＡ_２，Ｂ_２，Ｃ_２に変換する装置であって、該装置は入力（１Ｂ，１Ｇ，１Ｒ）を備え、各入力には入力コンポーネントが印加され、これら入力はマトリックス変換器（５）に信号を供給し、該マトリックス変換器（５）により入力コンポーネントの線形の組み合わせが行われ、さらに前記入力は各変換路に信号を供給し、各変換路はＡ／Ｄ変換器（１０ＤＢ，１０Ｙ，１０ＤＲ）を有し、該Ａ／Ｄ変換器からは出力（１９Ｙ，１９ＤＢ，１９ＤＲ）上に変換された映像信号のデジタル出力コンポーネントが送出されるよう構成された装置において、
    変換を補正し調整する手段が備えられ、該手段はマイクロプロセッサ１７を含み、該マイクロプロセッサ１７によりマトリックス変換器（５）の係数値が制御され、
    ベースレベル（１１ＤＢ，１１ＤＲ，１１Ｙ）を調整するための可制御装置が個々のＡ／Ｄ変換器の上流に配設されており、
    テストパターンジェネレータ（４）が備えられ、該ジェネレータにより入力スイッチ（３Ｂ，３Ｇ，３Ｒ）が調整され、該入力スイッチは第１と第２の２つの位置を有し、第１の位置では入力スイッチが変換装置の入力（１Ｂ，１Ｇ，１Ｒ）に接続され、第２の位置ではそれらはテストパターンジェネレータ（４）の出力に接続され、
    変換保留期間中、マイクロプロセッサ（１７）は、テストパターンジェネレータ（４）から生じＡ／Ｄ変換器（１０）により変換された信号を受け取り、マトリックス変換器（５）の変換係数に適用すべき補正値と、ベースレベル（１１）を調整するための装置に適用すべき補正値を計算するよう構成された、テレビジョン信号のアナログコンポーネントの変換装置。
11. テストパターンにより発生されたレベルの変化タイミングをマイクロプロセッサ（１７）により制御することにより、先行レベルから後続レベルへの移行が、１つの変換路のＡ／Ｄ変換器によるサンプル捕捉タイミングが、先行レベルの代数的増分を表す中間値をアナログ信号が通過するタイミングと一致するように行われ、前記増分の値は、先行レベルと後続レベル間の差の所定の百分率であり、マイクロプロセッサ（１７）によりさらに、他の変換路でのデジタルサンプルの捕捉タイミングにおけるオフセットが制御されるように構成されている、請求項１０記載の装置。
12. 変換路の１つが、該路のＡ／Ｄ変換器に後置された可制御デジタル遅延線（１３Ｙ）を含む、請求項１０記載の変換装置。
13. 変換路の少なくとも１つが、該路のＡ／Ｄ変換器（１０Ｙ）に前置されたアナログ遅延線を含む、請求項１０記載の変換装置。
14. 少なくとも１つの変換路において、Ａ／Ｄ変換器（１０Ｙ，１０ＤＢ，１０ＤＲ）に後置された書き込み／読み取りシフトレジスタ（１３ＤＢ，１３ＤＲ）が配設されている、請求項１１又は１２記載の変換装置。
15. 第１の変換路のＡ／Ｄ変換器（１０Ｙ）に後置して配設されたデジタル遅延線（１３Ｙ）と、少なくとも第２の変換路のＡ／Ｄ変換器（１３ＤＢ）に後置して配設された書き込み／読み取りシフトレジスタ（１３ＤＢ，１３ＤＲ）を具備する、請求項１０記載の変換装置。
16. 変換路のそれぞれの出力（１９ＤＢ，１９ＤＲ，１９Ｙ）から信号がマルチプレクサ（１４）に供給され、該マルチプレクサ（１４）からの信号が多重化出力（１５）に供給されるよう構成された、請求項１から１５のいずれか１項記載の変換装置。

Images