JPS63311806A - 自動利得制御方式 - Google Patents
自動利得制御方式Info
- Publication number
- JPS63311806A JPS63311806A JP14833987A JP14833987A JPS63311806A JP S63311806 A JPS63311806 A JP S63311806A JP 14833987 A JP14833987 A JP 14833987A JP 14833987 A JP14833987 A JP 14833987A JP S63311806 A JPS63311806 A JP S63311806A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- analog signal
- gain control
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 17
- 230000001186 cumulative effect Effects 0.000 claims description 5
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、周期的に固定パターン信号を含む信号の自動
利得制御方式に係り、特に、アナログ入力信号をＡ／Ｄ
変換してディジタル信号処理を行なう場合、Ａ／Ｄ変換
した信号の振幅レベルを所定レベルに高精度に制御し得
る自動利得制御方式％式％ 〔従来技術及びその問題点〕 自動利得制御方式が採用されていなかった従来の手動に
よる利得制御回路について、図面を参照しながら説明す
る。第４図は複数のアナログ入力信号ＳＩ＋ ３２．３
３をセレクタ４で選択して信号処理を行なう構成の従来
例である。各入力信号間で振幅のバラツキがある場合、
それらが所定のレベルになるよう利得可変器５を操作し
て手動で調整され、その後Ａ／Ｄ変換器６でディジタル
信号に変換し、信号処理図Ｆ＃１７で必要な信号処理が
行なわれる。
利得制御方式に係り、特に、アナログ入力信号をＡ／Ｄ
変換してディジタル信号処理を行なう場合、Ａ／Ｄ変換
した信号の振幅レベルを所定レベルに高精度に制御し得
る自動利得制御方式％式％ 〔従来技術及びその問題点〕 自動利得制御方式が採用されていなかった従来の手動に
よる利得制御回路について、図面を参照しながら説明す
る。第４図は複数のアナログ入力信号ＳＩ＋ ３２．３
３をセレクタ４で選択して信号処理を行なう構成の従来
例である。各入力信号間で振幅のバラツキがある場合、
それらが所定のレベルになるよう利得可変器５を操作し
て手動で調整され、その後Ａ／Ｄ変換器６でディジタル
信号に変換し、信号処理図Ｆ＃１７で必要な信号処理が
行なわれる。
第５図は他の従来例を示し、複数のアナログ入力信号（
例えばカラー映像信号の一種であるＲｌＧ、Ｂ信号）
Ｓ ＋ ＋ Ｓ ２ 、Ｓ３を夫々利得可変器５ａ、
５ｂ、 ５ｃにてレベル調整し、Ａ／Ｄ変換器６ａ。
例えばカラー映像信号の一種であるＲｌＧ、Ｂ信号）
Ｓ ＋ ＋ Ｓ ２ 、Ｓ３を夫々利得可変器５ａ、
５ｂ、 ５ｃにてレベル調整し、Ａ／Ｄ変換器６ａ。
６ｂ、 ６ｃでディジタル信号に夫々変換して、信号処
理回路７ａ、 ７ｂ、 ７ｃで所定の信号処理を夫々行
なったのち合成器１９で合成して出力している。このよ
うな構成の従来の自動利得制御方式においては、複数の
入力信号間に振幅レベルの差があると、上記いずれの構
成においても利得可変器５（５ａ〜５ｃ）を操作して手
動で調整しなければならず、しかもかかる入力信号の振
幅レベル変動は経時的にも生じ易いので、その都度調整
しなければならないという欠点があった。
理回路７ａ、 ７ｂ、 ７ｃで所定の信号処理を夫々行
なったのち合成器１９で合成して出力している。このよ
うな構成の従来の自動利得制御方式においては、複数の
入力信号間に振幅レベルの差があると、上記いずれの構
成においても利得可変器５（５ａ〜５ｃ）を操作して手
動で調整しなければならず、しかもかかる入力信号の振
幅レベル変動は経時的にも生じ易いので、その都度調整
しなければならないという欠点があった。
そこで本発明において、入力アナログ信号の利得を変化
させる可変利得増幅器をＡ／Ｄ変換器の前段に配置し、
Ａ／Ｄ変換器によってディジタル信号に変換されたディ
ジタル出力信号のＳ幅しベルと、振幅レベル設定値に相
当する基準ディジタル信号とを比較し、又はそれら両者
の差を検出して得られたディジタル信号をＤ／Ａ変換器
によりアナログ信号に変換し、変換されたアナログ信号
を上記可変利得回路に供給することにより、上記入力ア
ナログ信号の振１幅レベルを上記可変利得増幅器にて制
御する自動利得制御方式を提供することにより解決した
ものである。
させる可変利得増幅器をＡ／Ｄ変換器の前段に配置し、
Ａ／Ｄ変換器によってディジタル信号に変換されたディ
ジタル出力信号のＳ幅しベルと、振幅レベル設定値に相
当する基準ディジタル信号とを比較し、又はそれら両者
の差を検出して得られたディジタル信号をＤ／Ａ変換器
によりアナログ信号に変換し、変換されたアナログ信号
を上記可変利得回路に供給することにより、上記入力ア
ナログ信号の振１幅レベルを上記可変利得増幅器にて制
御する自動利得制御方式を提供することにより解決した
ものである。
第１図を参照しながら、本発明の自動利得制御方式の一
実施例について説明する。第１図は本発明の自動利得制
御方式を実現する自動利得制御口Ｆ＃Ｉｉｏのブロック
図であり、この図において第４図及び第５図に示した従
来装置と同一構成部分には同一符号を付してその詳細な
説明を省略する。
実施例について説明する。第１図は本発明の自動利得制
御方式を実現する自動利得制御口Ｆ＃Ｉｉｏのブロック
図であり、この図において第４図及び第５図に示した従
来装置と同一構成部分には同一符号を付してその詳細な
説明を省略する。
入力端子Ｉｎｐに入来したアナログ信号は可変利得増幅
器１１にて増幅され、Ａ ／／ Ｄ変換器６でディジタ
ル信号に変換されて、信号処理回路７に出力されると共
に、レベル検出回路１２にも供給され、ここで振幅レベ
ルを検出される。検出された信号は差動増幅器１３によ
って基準レベル設定回ｒ！？ｔ１４の出力電圧、即ち基
準値との差分が増幅され、差動増幅器１３の出力信号は
誤差信号としてＤ／Ａ変換器１５に出力される。かくし
てアナログ信号に変換された誤差信号をＬＰＦ （ロー
パスフィルタ）１６を介して上記可変利得増幅器１１に
印加することにより、可変利得増幅器１１の増幅率は誤
差信号の大きさに応じて変化する。従って、レベル検出
回路１２の出力が基準レベル設定回路１４の基準値に等
しくなるように利得制御されるわけである。
器１１にて増幅され、Ａ ／／ Ｄ変換器６でディジタ
ル信号に変換されて、信号処理回路７に出力されると共
に、レベル検出回路１２にも供給され、ここで振幅レベ
ルを検出される。検出された信号は差動増幅器１３によ
って基準レベル設定回ｒ！？ｔ１４の出力電圧、即ち基
準値との差分が増幅され、差動増幅器１３の出力信号は
誤差信号としてＤ／Ａ変換器１５に出力される。かくし
てアナログ信号に変換された誤差信号をＬＰＦ （ロー
パスフィルタ）１６を介して上記可変利得増幅器１１に
印加することにより、可変利得増幅器１１の増幅率は誤
差信号の大きさに応じて変化する。従って、レベル検出
回路１２の出力が基準レベル設定回路１４の基準値に等
しくなるように利得制御されるわけである。
以上のような方法によって利得制御を高精度に行なうた
めには、レベル検出回路１２におけるレベル検出の精度
が重要になってくる。本発明方式においては、高精度な
利得制御をも実現し得たものであり、そのポイントであ
るレベル検出回路１２の具体的構成について、第２図及
び第３図を参照しながら説明する。第２図はレベル検出
回路１２のブロック図、第３図（＾）〜（Ｃ）はその動
作説明用波形図（タイミングチャート）である、振幅′
のレベルを検出するためには、周期的な固定の信号パ
ターンが必要である。第３図（Ａ）は固定信号パターン
の一例を示す。これはデユーティサイクル５０％の方形
波であり、そのＨレベル（Ｊ＋）。
めには、レベル検出回路１２におけるレベル検出の精度
が重要になってくる。本発明方式においては、高精度な
利得制御をも実現し得たものであり、そのポイントであ
るレベル検出回路１２の具体的構成について、第２図及
び第３図を参照しながら説明する。第２図はレベル検出
回路１２のブロック図、第３図（＾）〜（Ｃ）はその動
作説明用波形図（タイミングチャート）である、振幅′
のレベルを検出するためには、周期的な固定の信号パ
ターンが必要である。第３図（Ａ）は固定信号パターン
の一例を示す。これはデユーティサイクル５０％の方形
波であり、そのＨレベル（Ｊ＋）。
Ｌレベル（１２）は予め定められたレベルとする。
また、Ｈ，Ｌレベルの期間を化クロック（クロンクパル
ス几個）で、方形波Ｎサイクル分を１組とする。かかる
信号パターンが周期的に繰返すように、送信側にて信号
中に挿入（重畳）しておく。
ス几個）で、方形波Ｎサイクル分を１組とする。かかる
信号パターンが周期的に繰返すように、送信側にて信号
中に挿入（重畳）しておく。
例えばＴＶ（テレビジョン）信号の場合なら、その垂直
ブランキング期間の所定のライン等に挿入する。ス、Ｍ
ＵＳＥ伝送信号のようにフレームパルスラインとして、
同図（Ａ）のような信号が含まれている場合には、その
固定パターン信号を利用できるので、新たに挿入する必
要はない。ここで、第３図（Ａ）図示の固定パターンの
Ｈ，Ｉ−のレベルを夫々ｌ＋、１２とし、Ｈ，Ｌレベル
の期間を几りロック分として更にＮサイクルの方形波と
する６第２図のブロック図において、Ａ／Ｄ変換器６か
らディジタル変換された信号がゲートパルス発生器２２
に供給されると、第３図（Ａ）の方形波Ｎサイクル分の
期間にト■レベルとなるような第３図（Ｂ）の如きゲー
トパルスｇｐをゲートパルス発生器２２は出力する。一
方コンバレータ２１は、方形波の予め定められたＨ、Ｌ
両しベルの中間値である平均レベルｍとの比救によって
方形波がＨレベル期間かそれともＬレベル期間かを識別
し、識別信号を加減算器２３に供給する。加減算器２３
はゲートパルスｇｐがＬレベルのときにクリアされるよ
う構成されており、方形波がＮサイクル入来した時には
、１クロツク遅延器２４との協働により、Ｈレベルのと
きは累積的な加算を、Ｌレベルのときは累′＋ａ減算を
するように、コンパレータ２１の出力信号によって動作
する。その結果、加減算器２３の出力信号のカウント値
は、第３図（Ｃ）に示すように、Ｎサイクルの期間階段
状の増減を繰返し、Ｎサイクル後には Ｎ−几（ｌＩ−
１２）のカウント値となり、ゲートパルス後縁にて７リ
ツプフロツプ回路２５によって、その値は次のゲートパ
ルス印加までホールドされる。従って、第１図の基準レ
ベル設定回路１４の基準値は、この場合 Ｎ−几（Ｊｕ
ｌ ４２）の値となる。
ブランキング期間の所定のライン等に挿入する。ス、Ｍ
ＵＳＥ伝送信号のようにフレームパルスラインとして、
同図（Ａ）のような信号が含まれている場合には、その
固定パターン信号を利用できるので、新たに挿入する必
要はない。ここで、第３図（Ａ）図示の固定パターンの
Ｈ，Ｉ−のレベルを夫々ｌ＋、１２とし、Ｈ，Ｌレベル
の期間を几りロック分として更にＮサイクルの方形波と
する６第２図のブロック図において、Ａ／Ｄ変換器６か
らディジタル変換された信号がゲートパルス発生器２２
に供給されると、第３図（Ａ）の方形波Ｎサイクル分の
期間にト■レベルとなるような第３図（Ｂ）の如きゲー
トパルスｇｐをゲートパルス発生器２２は出力する。一
方コンバレータ２１は、方形波の予め定められたＨ、Ｌ
両しベルの中間値である平均レベルｍとの比救によって
方形波がＨレベル期間かそれともＬレベル期間かを識別
し、識別信号を加減算器２３に供給する。加減算器２３
はゲートパルスｇｐがＬレベルのときにクリアされるよ
う構成されており、方形波がＮサイクル入来した時には
、１クロツク遅延器２４との協働により、Ｈレベルのと
きは累積的な加算を、Ｌレベルのときは累′＋ａ減算を
するように、コンパレータ２１の出力信号によって動作
する。その結果、加減算器２３の出力信号のカウント値
は、第３図（Ｃ）に示すように、Ｎサイクルの期間階段
状の増減を繰返し、Ｎサイクル後には Ｎ−几（ｌＩ−
１２）のカウント値となり、ゲートパルス後縁にて７リ
ツプフロツプ回路２５によって、その値は次のゲートパ
ルス印加までホールドされる。従って、第１図の基準レ
ベル設定回路１４の基準値は、この場合 Ｎ−几（Ｊｕ
ｌ ４２）の値となる。
振幅レベル検出は、基本的には単に方形波のＨ１Ｌ各レ
ベルを夫々検出し、その差分、即ち（ｉ＋−４２）とし
てもよいが、本実施例のように累積的な演算をさせるこ
とによって感度がＮ・比倍に向上し、Ｓ／Ｈの悪いアナ
ログ信号が入力した場合でも、それがランダムノイズに
よるＳ／Ｎｇ化の場合はレベルが平均化され、耐ノイズ
特性の優れた振幅レベル検出が可能となる。
ベルを夫々検出し、その差分、即ち（ｉ＋−４２）とし
てもよいが、本実施例のように累積的な演算をさせるこ
とによって感度がＮ・比倍に向上し、Ｓ／Ｈの悪いアナ
ログ信号が入力した場合でも、それがランダムノイズに
よるＳ／Ｎｇ化の場合はレベルが平均化され、耐ノイズ
特性の優れた振幅レベル検出が可能となる。
なお、以上の説明においては、本発明の自動利得制御方
式において用いる固定信号パターンはデユーティサイク
ル５０％の方形波であるとしたが、５０％である必要は
なく他の値でもよい、又、方形波である必要もなく、例
えば正弦波や三角波を使用してもよく、要するに振幅が
検出される信号パターンでさえあればいかなる波形でも
良い。
式において用いる固定信号パターンはデユーティサイク
ル５０％の方形波であるとしたが、５０％である必要は
なく他の値でもよい、又、方形波である必要もなく、例
えば正弦波や三角波を使用してもよく、要するに振幅が
検出される信号パターンでさえあればいかなる波形でも
良い。
本発明の自動利得制御方式は蒸上の如き制御方式なので
、本方式を実現し得る自動利得制御回路によって、耐ノ
イズ特性の優れた振幅レベル検出が可能となり、更に、
Ａ／Ｄ変換器の出力信号の振幅レベルの検出を累積的加
減算により行なった場合には、感度がかなり向上するの
でＳ／Ｈの悪いアナログ信号が入力した場合でも振幅レ
ベルの検出できる等の、優れた効果を有する。
、本方式を実現し得る自動利得制御回路によって、耐ノ
イズ特性の優れた振幅レベル検出が可能となり、更に、
Ａ／Ｄ変換器の出力信号の振幅レベルの検出を累積的加
減算により行なった場合には、感度がかなり向上するの
でＳ／Ｈの悪いアナログ信号が入力した場合でも振幅レ
ベルの検出できる等の、優れた効果を有する。
第１図は本発明の自動利得制御方式を実現し得る自動利
得制御回路のブロック図、第２図は自動利得制御回路を
構成するレベル検出回路のブロック図、第３図（Ａ）〜
（Ｃ）は第１図示の回路の動作説明用信号波形図、第４
図及び第５図は夫々自動利得制御方式を用いていない従
来の手動による利得制御回路のブロック図である。 ６・・・Ａ／Ｄ変換器、７・・・信号処理回路、１０・
・・自動利得制御回路、１１・・・可変利得増幅器、１
２・・・レベル検出回路、１３・・・差動増幅器、１４
・・・基準レベル設定回路、１５・・・Ｄ／Ａ変換器、
１６・・・ＬＰＦ、２１・・・コンパレータ、２２・・
・ゲートパルス発生器、２３・・・加減算器、２４・・
・１クロツタ遅延器、２５・・・フリツプフロツプ回路
。 特許出願人 日本ビクター株式会社 代表者 埋木 邦人１１．′ ］、、り、：１、 一ゴーｂ・
得制御回路のブロック図、第２図は自動利得制御回路を
構成するレベル検出回路のブロック図、第３図（Ａ）〜
（Ｃ）は第１図示の回路の動作説明用信号波形図、第４
図及び第５図は夫々自動利得制御方式を用いていない従
来の手動による利得制御回路のブロック図である。 ６・・・Ａ／Ｄ変換器、７・・・信号処理回路、１０・
・・自動利得制御回路、１１・・・可変利得増幅器、１
２・・・レベル検出回路、１３・・・差動増幅器、１４
・・・基準レベル設定回路、１５・・・Ｄ／Ａ変換器、
１６・・・ＬＰＦ、２１・・・コンパレータ、２２・・
・ゲートパルス発生器、２３・・・加減算器、２４・・
・１クロツタ遅延器、２５・・・フリツプフロツプ回路
。 特許出願人 日本ビクター株式会社 代表者 埋木 邦人１１．′ ］、、り、：１、 一ゴーｂ・
Claims (2)
- （１）入力アナログ信号の利得を変化させる可変利得増
幅器をＡ／Ｄ変換器の前段に配置し、該Ａ／Ｄ変換器に
よってディジタル信号に変換されたディジタル出力信号
の振幅レベルと、振幅レベル設定値に相当する基準ディ
ジタル信号とを比較し、又はそれら両者の差を検出して
得られたディジタル信号をＤ／Ａ変換器によりアナログ
信号に変換し、変換されたアナログ信号を上記可変利得
回路に供給することにより、上記入力アナログ信号の振
幅レベルを上記可変利得増幅器にて制御するようにした
ことを特徴とする自動利得制御方式。 - （２）Ａ／Ｄ変換器の出力信号の振幅レベルの検出を、
累積的加減算によって行なうようにした特許請求の範囲
第１項記載の自動利得制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14833987A JPS63311806A (ja) | 1987-06-15 | 1987-06-15 | 自動利得制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14833987A JPS63311806A (ja) | 1987-06-15 | 1987-06-15 | 自動利得制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63311806A true JPS63311806A (ja) | 1988-12-20 |
Family
ID=15450558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14833987A Pending JPS63311806A (ja) | 1987-06-15 | 1987-06-15 | 自動利得制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63311806A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0838904A1 (fr) * | 1996-10-25 | 1998-04-29 | Koninklijke Philips Electronics N.V. | Dispositif de conversion analogique/numérique à caractéristique de transfert programmable |
-
1987
- 1987-06-15 JP JP14833987A patent/JPS63311806A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0838904A1 (fr) * | 1996-10-25 | 1998-04-29 | Koninklijke Philips Electronics N.V. | Dispositif de conversion analogique/numérique à caractéristique de transfert programmable |
| FR2755325A1 (fr) * | 1996-10-25 | 1998-04-30 | Philips Electronics Nv | Dispositif de conversion analogique/numerique a caracteristique de transfert programmable |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001028716A (ja) | ピクセル信号ゲイン増幅回路 | |
| US4562471A (en) | Digital circuit for the level alignment of an analog signal | |
| JPH10135831A (ja) | Ａ／ｄ変換器の補正方法および装置 | |
| US20050093722A1 (en) | Video signal processing system including analog to digital converter and related method for calibrating analog to digital converter | |
| US7123301B1 (en) | Pixel gain amplifier | |
| JP2541555B2 (ja) | ビデオ信号の非直線伝送方法および回路装置 | |
| JPS63311806A (ja) | 自動利得制御方式 | |
| JPH07154900A (ja) | ステレオ信号変換用回路及び該回路の作動方法 | |
| US4633196A (en) | Delta modulator/demodulator with improved tracking of rapidly varying waveforms | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| US3643124A (en) | Constant speed vector generator utilizing a variable slope sawtooth generator | |
| JPH0573295B2 (ja) | ||
| JP4530601B2 (ja) | ミキサーのオフセット補償構造および補償方法 | |
| JP2624920B2 (ja) | 多現象オシロスコープの垂直増幅器校正装置 | |
| JP2902520B2 (ja) | 映像信号処理装置 | |
| JP3134401B2 (ja) | テレビジョンカメラ装置のオートホワイトバランス回路 | |
| JP2671669B2 (ja) | 波形解析装置 | |
| JPH0526909A (ja) | オフセツト自動調整回路 | |
| JP2861154B2 (ja) | Ａ／ｄ変換器入力信号のａｇｃ，ａｄｃ調整方式 | |
| JPH04192677A (ja) | クランプ装置 | |
| JPH08307177A (ja) | 利得制御回路 | |
| JPH02183680A (ja) | 自動利得制御回路 | |
| JPH0715684A (ja) | 振幅制御回路 | |
| JPH05316542A (ja) | 色相調整装置 | |
| JPH0591400A (ja) | 利得制御回路 |