JP4530601B2 - ミキサーのオフセット補償構造および補償方法 - Google Patents
ミキサーのオフセット補償構造および補償方法 Download PDFInfo
- Publication number
- JP4530601B2 JP4530601B2 JP2001567123A JP2001567123A JP4530601B2 JP 4530601 B2 JP4530601 B2 JP 4530601B2 JP 2001567123 A JP2001567123 A JP 2001567123A JP 2001567123 A JP2001567123 A JP 2001567123A JP 4530601 B2 JP4530601 B2 JP 4530601B2
- Authority
- JP
- Japan
- Prior art keywords
- mixer
- offset
- input
- sign
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/001—Details of arrangements applicable to more than one type of frequency demodulator
- H03D3/002—Modifications of demodulators to reduce interference by undesired signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Measuring Volume Flow (AREA)
Description
【0001】
アナログ集積回路を、例えば、携帯無線に使用すると、ミキサーおよび変調器内で、それらの入力部に直流電圧オフセット(Gleichspannungsoffsets;内外の部品の許容誤差による)が生じるという問題が頻繁に起こる。その結果、入力部に生じたキャリア信号が、ミキサーもしくは変調器の出力部に残留するが、キャリア信号がこのような部位にあることは好ましくない。なぜなら、望ましくない信号(不要信号)が生成され、場合によってはデジタル変調方法(例えばFSK)用の直交変調の際に、IQグラフにオフセットを生じさせるからである。
【0002】
ミキサーまたは変調器に生じる直流電圧オフセットは、これらの前に接続されている回路においても発生する。通常、携帯無線に使用する場合、ベース帯域素子に少なからぬなオフセットが既に生じており、その結果、後段に接続された送信経路の直交変調器に不都合な作用を施すことがある。例えば、ベース帯域素子のD/A変換器に、大きな直流電圧オフセットが生じてしまうこともある。
【0003】
このようなオフセットは、通常、非常に小さな、ほんの数ミリボルトのものである。このため、これをフラッシュ測定のように直接的に測定することは、使用される測定器自体をオフセットのない状態とする必要があるため、実際の変換には不適切である。
【0004】
上記のような直流電圧オフセットを補償する既知の方法では、ミキサーまたは変調器の出力部における望ましくないキャリア信号を測定し、ベース帯域素子のD/A変換器に逆のオフセットをプログラムする。その結果、ミキサーまたは変調器の直流電圧オフセットを補償できる。
【0005】
しかしながら、出力部で測定するキャリア信号の振幅値を、入力部に与えるオフセット補償値に換算することは、経費がかかり、複雑である。
【0006】
携帯無線の分野では、送信経路にオフセット補償を行う場合、望ましくないキャリアを、例えば、携帯無線装置のアンテナにおいて測定することになる。しかしながら、オフセットをこのように個々に測定することは、測定に、多大な技術的経費のかかることが明らかである。すなわち、作業時間,必要な測定装置および必要な人員を確保するために、かなりの経費がかかる。また、このような標準的解決法には、D/A変換器にあるプログラムされた逆のオフセットが、D/A変換器の電圧変動許容範囲を減少させ、変換器の変換量(Aufloesung)を減少させてノイズを多くしてしまう、という別の欠点もある。
【0007】
また、ミキサーもしくは変調器の出力部での、妨害キャリア信号を減少するための、従来の他の解決法としては、追加のフィルターを設置する方法がある。しかし、追加のフィルターを集積化するためには、チップ面、および、エネルギー源を準備することが必要である。加えて、追加フィルターの集積化には、さらなる経費がかかる。また、外付けの部品として追加フィルターを配置することは、半導体部品に追加のピンを必要とする。また、直交変調器では、変調器の使用帯域内に出力の妨害キャリア周波数があるため、追加フィルターを使用できない。
【0008】
また、ミキサーまたは変調器のオフセットを減少させるための他の従来の方法としては、半導体部品に対する不適当な調節を、できる限り少なくする、もしくは、回避することを挙げられる。しかし、このためには、例えば抵抗器または平行トランジスタのような大きな面積の部品が必要である。このことから、不都合なことに、全回路の所要面積は拡大されてしまう。
【0009】
ところで、携帯無線の分野では、経費の問題とともに、回路の寸法および重量が重要な改善対象となっている。
【0010】
刊行物、ドイツ登録特許19743272C1(DE19743272C1)では、ミキサーのオフセットを補償するための方法および構造が記載されている。この刊行物に記載の回路は、ミキサーおよびオフセット補償値を生成するための調整ユニットを有する第1集積スイッチ回路、ならびに、第2集積スイッチ回路が接続されており、オフセットを認識するバスを備えている。この回路は、例えば、携帯無線における受信経路への使用に適している。しかしながら、この構造では、オフセットの測定に経費がかかり、さらに、オフセット認識に高い精密度が必要となる。従って、調整ユニットでのオフセットを復帰させるために、バスに3つの配線が備えられている。
【0011】
本発明の目的は、労力あるいは経費をほとんどかけず、かつ、所要チップ面をほとんど必要としない、ミキサーのオフセット補償構造および補償方法を提供することにある。
【0012】
構造に関し、上記の目的は、本発明に基づいて、以下に示すミキサーのオフセット補償構造によって解決される。この構造は、第1入力部、第2入力部および出力部を有する第1ミキサーと、第1ミキサーの出力部に接続されており、自身の出力部にオフセットの符号を出力する検出器と、オフセットの符号を導入でき、第1ミキサーと連結している、オフセット補償値を生成するための調整ユニットと、様々なオフセット補償値の生成を制御するための、調整ユニットに接続されている制御ユニットとを有している。
【0013】
また、方法に関して、上記の目的は、以下の方法工程を有するミキサーのオフセット補償方法によって達成される。方法工程は、すなわち、第1ミキサーの入力部の信号を、第1ミキサーの出力部で得られる信号と比較することによって、第1ミキサーの直流電圧オフセットの符号を決定し、調整ユニットのビットを、最高値のビットから段階的に設定し、調整ユニットでオフセット補償値を作成して、このオフセット補償値を第1ミキサーに導入し、ビットの設定によって符号の変更が生じた場合、最後に設定されたビットを撤回し、ビットの設定によって符号の変更が生じなかった場合、最後に設定されたビットを維持する工程を有している。
【0014】
第1ミキサーに接続されている検出器では、オフセット自体を認識せず、オフセットの符号だけを認識する。オフセットの符号は、調整ユニットに導入することができる。調整ユニットの出力部には、第1ミキサーに導入することのできるオフセット補償値がある。調整ユニットで生成されたオフセット補償値は、既知の連続近似演算方法(Verfahren der skuzessiven Approximation)に基づいて、段階的に上昇される。この際、検出器の認識するオフセットの符号が変化すると、オフセットが過度に補償される。この場合、オフセット補償値を減少する必要がある。
【0015】
補償のための近似演算方法の順序制御は、調整ユニットに接続されている制御ユニットを用いて行われる。
【0016】
本発明では、オフセット自体を認識する必要はなく、オフセットの符号だけを認識すればよい。このため、検出器の構造をしごく簡単にできる。また、追加回路の調節ならびに検出器の精度に対する要求は非常に低い。従って、本構造は、非常に狭い面積で実現できる。また、符号だけを測定することにより、オフセットが非常に小さい場合でも、極めて正確に調整できる。ミキサーおよび変調器における不適合を十分に調整できるので、ミキサーもしくは変調器の構造寸法を減少させられる。また、本回路によって、内部配線内あるいはハウジングを通って生じる混信(Uebersprechen)も調整できる。上記した、ベース帯域素子のD/A変換器にオフセットを設定することで行われる調整は、装置の製造時に一度だけ行われるものである。これに対し、本調整は、周期的に、または、必要に応じて実行できる(例えば、装置に電源を入れる際など)。このことから、経時変化するパラメータおよびその影響(明らかにオフセットに表れる)についても、補償することが可能となる。また、補償されるオフセットは、例えば、装置の老朽化、温度、またはバッテリー電圧に応じた値となる。
【0017】
また、携帯無線における送信経路に上記の回路を配置すれば、ミキサーまたは変調器の前段に接続されている回路に生じるオフセットも、同時に補償できる。例えば、バンド帯域素子のD/A変換器のオフセットを同時に補償できる。その結果、この変換器では、全ビット数すなわち電圧変動許容範囲を使用できる。従って、変換器のノイズ特性を良好な状態に維持できる。また、オフセット補償は、完全に自動的に行われるので、個々の、あるいは手動でのオフセットの調整を行う必要はなくなる。
このことにより、製造時における、測定装置、人員経費および時間を削減することが可能である。加えて、この回路では、オフセットもしくはキャリア混信によって生じることのある望ましくない信号を除去するための、追加フィルターを組み込む必要がない。
【0018】
本発明の実施形態では、検出器を位相検出器とすることが好ましい。キャリア信号が正のオフセットを伴っている場合、出力部のキャリア信号は、入力部の信号と同じ位相となる。また、オフセットが負の場合、出力部のキャリアでは、入力部のキャリアに対して180°位相がずれている。相互の信号の位相角から、オフセットの符号を一義的に推定できる。このような位相検出器は、後段に接続されているローパスフィルターを有する簡易ミキサーとして実施することが可能である。また、検出器の出力部における直流電圧信号は、補償されるオフセットの符号と同じ符号を有している。
【0019】
また、本発明の実施形態では、位相検出器のミキサーを、単純なギルバートセル(Gilbertzelle)として実施できるようになっていることがさらに好ましい。
【0020】
また、本発明の実施形態では、オフセット補償値を生成するための調整ユニットが、レジスタおよびD/A変換器を備えていることが好ましい。
【0021】
また、本発明のさらなる形態を、従属請求項に挙げる。
【0022】
次に、本発明を、図面に関連させた実施例に基づいて詳説する。
【0023】
図は、ブロック配線図の形態で本発明の一実施形態を示すものである。
【0024】
この図に示すように、ミキサーMI1は、2つの入力部E1,E2および出力部Aを有している。出力部Aには、位相検出器PDが接続されている。位相検出器PDは、同じくミキサーMI1の第2入力部E2に接続されている。位相検出器は、調整ユニットSEに接続されており、同様に、調整ユニットSEは、加算結線Kを介して、ミキサーMI1の第1入力部E1に接続されている。位相検出器PDは、自身への入力信号を導入できる2つの増幅器V1,V2を備えている。第1増幅器V1は、第1ミキサーMI1の出力部Aと接続されている。増幅器V2は、入力側で、第1ミキサーMI1の第2入力部E2と接続されている。第1増幅器V1と第2増幅器V2とは、出力側で、第2ミキサーMI2の2つの入力部に接続されており、第2ミキサーMI2の出力部は、ローパスフィルターTPの入力部に接続されている。ローパスフィルターTPの出力部は、調整ユニットSEにおけるレジスタREGの入力部に接続されている。レジスタREGは、多数の配線を用いてD/A変換器DAに接続されている。D/A変換器DAの出力部は、加算結線の入力部に接続されており、加算結線の出力部は第1ミキサーの入力部E1に接続されている。シーケンサSEQは、調整ユニットSEのレジスタREGに接続されている。
【0025】
ミキサーMI1は、補償の必要な、望ましくない直流電圧オフセットを有していることがある。第1ミキサーMI1が、入力側の直流電圧オフセットを有している場合には、キャリア信号(例えば第2入力部E2に入力されるもの)を、第1ミキサーMI1の出力部Aにおいて検出できる。入力部E1,E2に入力される信号を乗算する第1ミキサーMI1における、入力側の直流電圧オフセットは、正または負である。位相検出器PDは、第1ミキサーMI1の出力信号を、第1ミキサーMI1の第2入力部に導入される信号と比較する。第1ミキサーMI1の入力側の直流電圧オフセットが正の符号を示すか負の符号を示すかに応じて、位相検出器PDの出力部から、正または負の符号VZを有する直流電圧信号が出力される。位相検出器PDは、オフセットの符号を検出する。この検出は、第1ミキサーMI1の出力部Aにおける信号の位相角を、第1ミキサーMI1の第2入力部E2における信号の位相角と比較することによってなされる。第1および第2増幅器V1,V2に導入される信号の間には、第1ミキサーMI1のオフセットの符号に応じて、0°あるいは180°の位相差がある。第2ミキサーMI2としては、例えば、2つの信号を乗算するための単純なギルバートセルを使用できる。ローパスフィルターTPの出力部で直流電圧レベルを抽出できる。また、直流電圧レベルの符号は、補償の必要なオフセットと同じ符号である。調整ユニットSEは、計測方法(Waegeverfahren)とも称される連続近似演算の原理を用いて、第1ミキサーMI1のオフセットを補償するための補償値をD/A変換器の出力部に生成する。このとき、生成される数を初めは0に設定しておき、続いて、各ビットの最も高い値のビット(MSB,最上位ビット)から、最も低いビット(LSB,最下位ビット)まで、それぞれのビットを連続して1に設定する。そして、過度に補償してしまった場合、つまり、新しいビットを設定する際に、符号VZの符号に変化のあった場合は、元に戻る。最高値からより最低値までのビットを含む最新の数が、所定の時間に、レジスタREGに蓄積される。上記した時間的な順序は、シーケンサSEQによって制御される。2つの増幅器V1,V2は、小さなオフセットでも検出でき、補償できるように作用する。例えば、第1ミキサーMI1の第2入力部にキャリア信号があり、第1ミキサーMI1の第1入力部E1が、信号はない(均衡状態にある)が直流電圧オフセットを有している場合、第1ミキサーMI1の出力部Aにも、キャリア信号がある。第1入力部E1のオフセットが負の場合、出力部Aのキャリア信号は、第2入力部E2のキャリア信号と180°ずれた位相を有している。第1入力部E1のオフセットが正の場合、第2入力部E2と出力部Aとの間の位相のずれは、0°である。このような位相検出器の構造によって、両方の増幅器V1,V2に入力される信号の位相が僅かにずれても、位相検出器PDの出力に影響が及ばないことを実現できる。
【0026】
なお、符号検出器PDに対する、整合(Matching)・ノイズなどに関する要求は僅かである。従って、位相検出器PDを、比較的僅かな経費で、小さなチップ領域に設けることが可能である。
【0027】
また、上記の、第1ミキサーMI1の出力部での測定による間接的なオフセット測定によれば、例えば、配線混信またはハウジング混信に起因するキャリア混信も補償できる。
【0028】
また、上記の構造では、第1ミキサーMI1よりも上流の回路に生じる直流電圧オフセットであっても補償できる。例えば、上記の構造を携帯無線に使用すれば、ミキサーの前段に接続されているベース帯域素子のD/A変換器に生じる上記のオフセットを補償できる。
【0029】
また、補償の対象となるオフセットは、例えば温度またはバッテリー電圧などの環境パラメータに応じて変化するだけでなく、また、老朽過程に応じても変わるものである。上記の回路構造では、例えばこの回路を含む装置の電源投入時における、自動調整もしくは自動オフセット補償を行える。このため、例えば、温度の変化(Temperaturdrift)も同時に補償できる。製造時に一度だけ行われる通常の補償では、このような補償を行うことは不可能である。
【0030】
また、連続近似演算の方法では、オフセット値が極めて小さい場合でも、非常に精度の高い補償を実現できる。
【0031】
なお、上記した実施例の変形例としては、第1ミキサーMI1の代わりとなる変調器のために、上記の補償構造を使用することを挙げられる。
【0032】
また、オフセット補償値自体は、例えば、D/A変換器DAに接続可能な、切り替え可能な電流源または電圧源(図示せず)によって与えられる。
【0033】
また、上記の回路構造は、例えば、GSM携帯無線を応用したシングルチップ・トランシーバに使用できる。この構成では、ベース帯域素子の後段に直交変調器が備えられており、この直交変調器のDCオフセットを補償できるようになる。また、シングルチップ・トランシーバでは、通常、制御用シーケンサがあらかじめ備えられている。従って、本発明の方法を実行するためには、レジスタと符号検出器とを集積すればよい。
【図面の簡単な説明】
【図1】 本発明の一実施形態を示すブロック配線図である。
Claims (6)
- 第1入力部(E1)、第2入力部(E2)および出力部(A)を有する第1ミキサー(MI1)と、
上記第1ミキサー(MI1)の第1入力部(E1)に信号はないが直流電圧オフセットを有している場合に、上記第1ミキサー(MI1)の出力部(A)から得られる信号の位相角と、第1ミキサー(MI1)の第2入力部(E2)の信号の位相角とを比較することによって互いの位相差が0°であるか180°であるかに応じた直流電圧レベルを生成して、自身の出力部に上記直流電圧レベルに基づいた上記直流電圧オフセットの符号(VZ)を出力する位相検出器(PD)と、
上記直流電圧オフセットの符号(VZ)が入力され、上記直流電圧オフセットの符号(VZ)を参照して、D/A変換させてオフセット補償値を作成するためのビットを設定するレジスタ(REG)、および、このレジスタ(REG)に接続され、入力されるビットをD/A変換するD/A変換器(DA)を備え、D/A変換器(DA)からD/A変換され出力される信号を、オフセット補償値として、第1ミキサー(MI1)の第1入力部(E1)の信号に追加させる調整ユニット(SE)と、
オフセット補償値として、上記直流電圧オフセットの符号(VZ)が変化する過度の補償を行うオフセット補償値となる1回前の段階まで段階的に上昇させたオフセット補償値が得られるように、レジスタ(REG)のビットの設定値を段階的に変化させる制御を行うための、レジスタ(REG)に接続されている制御ユニット(SEQ)とを有するミキサーのオフセット補償構造。 - 上記位相検出器(PD)が、上記第1ミキサー(MI1)の出力部(A)に入力部が接続されている第1増幅器(V1)、および、第1ミキサー(MI1)の第2入力部(E2)に入力部が接続されている第2増幅器(V2)を備え、これら第1および第2増幅器(V1,V2)の出力部が、位相角を比較する第2ミキサー(MI2)の入力部に接続されており、第2ミキサー(MI2)の出力信号に対して上記直流電圧レベルを抽出するローパスフィルター(TP)が、第2ミキサー(MI2)の後段に接続されており、このローパスフィルター(TP)の出力部から、オフセットの符号(VZ)を上記調整ユニット(SE)に出力することを特徴とする、請求項1に記載の構造。
- 上記第2ミキサー(MI2)が、ギルバート乗算器であることを特徴とする、請求項2に記載の構造。
- 上記調整ユニット(SE)が、設定したビットをD/A変換するために、D/A変換器に接続され、且つ、切り替え可能な電流源または電圧源を備えていることを特徴とする、請求項1〜3のいずれかに記載の構造。
- 第1ミキサー(MI1)の第1入力部(E1)に信号はないが直流電圧オフセットを有している場合に、第1ミキサー(MI1)の入力部(E2)の信号の位相角を、第1ミキサー(MI1)の出力部(A)から得られる信号の位相角と比較することによって互いの位相差が0°であるか180°であるかに応じた直流電圧レベルを生成して、上記直流電圧レベルに基づいて第1ミキサー(MI1)の直流電圧オフセットの符号(VZ)を決定し、
直流電圧オフセットの符号(VZ)が、調整ユニット(SE)に入力され、制御ユニット(SEQ)が、調整ユニット(SE)に入力された直流電圧オフセットの符号(VZ)を参照することによって、D/A変換させてオフセット補償値を作成するためのビットを、最高値のビットから最低値のビットへと向って1段階ごとに上げて設定し、
調整ユニット(SE)で、設定されたビットをD/A変換することによってオフセット補償値を作成し、このオフセット補償値を第1ミキサー(MI1)に導入し、
各段階のビット設定で作成されたオフセット補償値による直流電圧オフセットの補償の結果が、1回前の段階のビット設定による直流電圧オフセットの符号を変更させるものであるか否かを、段階ごとに調整ユニット(SE)に入力される直流電圧オフセットの符号により確認し、
ある段階のビット設定で、1回前の段階のビット設定に対して第1ミキサー(MI1)の直流電圧オフセットの符号(VZ)に変更が生じた場合、調整ユニット(SE)にて、上記変更を生じさせた最後に設定されたビットを撤回し、
各段階のビット設定とも、1回前の段階のビット設定に対して第1ミキサー(MI1)の直流電圧オフセットの符号(VZ)に変更が生じない場合、調整ユニット(SE)にて最後に設定されたビットを維持する、
という方法工程を含むミキサーのオフセット補償方法。 - 上記信号の位相差が0°の場合、上記第1ミキサー(MI1)のオフセットの符号(VZ)が正であり、信号の位相差が180°である場合、オフセットの符号が負であることを特徴とする、請求項5に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00105232A EP1134889A1 (de) | 2000-03-13 | 2000-03-13 | Anordnung und Verfahren zur Kompensation des Eingangs-Offsets eines Mischers |
EP00105232.3 | 2000-03-13 | ||
PCT/EP2001/002757 WO2001069777A2 (de) | 2000-03-13 | 2001-03-12 | Anordnung und verfahren zur kompensation des offsets eines mischers |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003527020A JP2003527020A (ja) | 2003-09-09 |
JP2003527020A5 JP2003527020A5 (ja) | 2009-11-19 |
JP4530601B2 true JP4530601B2 (ja) | 2010-08-25 |
Family
ID=8168081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001567123A Expired - Fee Related JP4530601B2 (ja) | 2000-03-13 | 2001-03-12 | ミキサーのオフセット補償構造および補償方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6973293B2 (ja) |
EP (2) | EP1134889A1 (ja) |
JP (1) | JP4530601B2 (ja) |
DE (1) | DE50101508D1 (ja) |
WO (1) | WO2001069777A2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006060456A (ja) * | 2004-08-19 | 2006-03-02 | Matsushita Electric Ind Co Ltd | Dcオフセットキャリブレーションシステム |
KR101656266B1 (ko) * | 2009-06-15 | 2016-09-12 | 삼성전자 주식회사 | 무선 통신 시스템의 직접변환 수신기에서 직류전압 오프셋을 보상하기 위한 장치 및 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3644831A (en) * | 1967-10-09 | 1972-02-22 | Gen Electric | Modulation system |
DE3516492A1 (de) * | 1985-05-08 | 1986-11-13 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Funkempfaenger |
US5033110A (en) * | 1990-05-18 | 1991-07-16 | Northern Telecom Limited | Frequency converter for a radio communications system |
KR100355684B1 (ko) * | 1992-11-26 | 2002-12-11 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 직접변환수신기 |
JP3467888B2 (ja) * | 1995-02-08 | 2003-11-17 | 三菱電機株式会社 | 受信装置及び送受信装置 |
US5802463A (en) * | 1996-08-20 | 1998-09-01 | Advanced Micro Devices, Inc. | Apparatus and method for receiving a modulated radio frequency signal by converting the radio frequency signal to a very low intermediate frequency signal |
US6005894A (en) * | 1997-04-04 | 1999-12-21 | Kumar; Derek D. | AM-compatible digital broadcasting method and system |
DE19743272C1 (de) * | 1997-09-30 | 1999-02-18 | Siemens Ag | Anordnung und Verfahren zur Kompensation des Offsets eines Mischers |
US6710644B2 (en) * | 2000-11-29 | 2004-03-23 | Broadcom Corporation | Low pass filter corner frequency tuning circuit and method |
-
2000
- 2000-03-13 EP EP00105232A patent/EP1134889A1/de not_active Withdrawn
-
2001
- 2001-03-12 DE DE50101508T patent/DE50101508D1/de not_active Expired - Lifetime
- 2001-03-12 JP JP2001567123A patent/JP4530601B2/ja not_active Expired - Fee Related
- 2001-03-12 EP EP01917084A patent/EP1266447B1/de not_active Expired - Lifetime
- 2001-03-12 WO PCT/EP2001/002757 patent/WO2001069777A2/de active IP Right Grant
-
2002
- 2002-09-13 US US10/243,064 patent/US6973293B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE50101508D1 (de) | 2004-03-25 |
JP2003527020A (ja) | 2003-09-09 |
WO2001069777A3 (de) | 2001-12-20 |
US20030054786A1 (en) | 2003-03-20 |
EP1266447B1 (de) | 2004-02-18 |
EP1266447A2 (de) | 2002-12-18 |
EP1134889A1 (de) | 2001-09-19 |
WO2001069777A2 (de) | 2001-09-20 |
US6973293B2 (en) | 2005-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100299281B1 (ko) | Fsk수신기에서의자동주파수제어 | |
US7932844B1 (en) | Circuits and methods for calibrating a frequency response of a filter | |
KR100474085B1 (ko) | 디씨 오프셋 보상 회로 및 방법과 이를 이용한 신호 처리장치 | |
US20030087614A1 (en) | Systems and methods for modulator calibration | |
CN1937420A (zh) | 射频调谐器 | |
US7688059B2 (en) | Filter characteristic adjusting apparatus and filter characteristic adjusting method | |
US7336937B2 (en) | Compensation of a DC offset in a receiver | |
US7498888B2 (en) | Method and arrangement for interference compensation in a voltage-controlled frequency generator | |
CN101394179B (zh) | 信号产生装置及其信号产生方法 | |
US20050157819A1 (en) | Receivers gain imbalance calibration circuits and methods thereof | |
JP4954193B2 (ja) | ジッタ測定装置、電子デバイス、及び試験装置 | |
CN108398658B (zh) | 一种自动频率控制装置及方法 | |
US6731917B1 (en) | Method and apparatus for minimizing image power in the output of a receiver circuit | |
JP2008289153A (ja) | 変換器装置 | |
JP4530601B2 (ja) | ミキサーのオフセット補償構造および補償方法 | |
US6525577B2 (en) | Apparatus and method for reducing skew of a high speed clock signal | |
US7469130B2 (en) | Polar modulator and method for determining an amplitude offset in a polar modulator | |
US7009449B2 (en) | Adjustable gain amplifier arrangement with relaxed manufacturing constraints | |
US6819273B2 (en) | Digital-analog-conversion circuit having function of automatic offset adjustment | |
US20090068958A1 (en) | Filter frequency characteristic detection device and filter frequency characteristic testing device | |
US20030236073A1 (en) | Correction of mismatch between in-phase and quadrature signals in a radio receiver | |
JP2002280839A (ja) | 復調器およびこれを用いた通信装置 | |
CN113541738B (zh) | 一种具有有功及无功功率计量功能的电力载波通信芯片 | |
JP4106943B2 (ja) | 周波数調整回路 | |
JP2007005945A (ja) | 受信回路及び無線lanシステムとオフセット補正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060417 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070508 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070514 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070907 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100608 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |