JPH0573295B2 - - Google Patents
Info
- Publication number
- JPH0573295B2 JPH0573295B2 JP61149169A JP14916986A JPH0573295B2 JP H0573295 B2 JPH0573295 B2 JP H0573295B2 JP 61149169 A JP61149169 A JP 61149169A JP 14916986 A JP14916986 A JP 14916986A JP H0573295 B2 JPH0573295 B2 JP H0573295B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- converter
- signal
- analog signal
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- 238000004886 process control Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、温度、圧力、流量のようなプロセス
量に対応したアナログ信号をデイジタル信号に変
換するプロセス制御装置のＡ／Ｄ変換器に関し、
更に詳しくは、プロセス量に対応した複数のアナ
ログ信号をマルチプレクサによつて選択し、コン
パレータ、マイクロプロセツサ及びＤ／Ａ変換器
で形成されるループによつてデイジタル信号に変
換し、このデータ信号を用いて、制御量等を演算
するプロセス制御装置用のＡ／Ｄ変換器に関する
ものである。
量に対応したアナログ信号をデイジタル信号に変
換するプロセス制御装置のＡ／Ｄ変換器に関し、
更に詳しくは、プロセス量に対応した複数のアナ
ログ信号をマルチプレクサによつて選択し、コン
パレータ、マイクロプロセツサ及びＤ／Ａ変換器
で形成されるループによつてデイジタル信号に変
換し、このデータ信号を用いて、制御量等を演算
するプロセス制御装置用のＡ／Ｄ変換器に関する
ものである。
（従来の技術）
第３図は、従来装置の一例を示す構成ブロツク
図である。図において、MPXはプロセス量に対
応した複数個のアナログ信号ex1，ex2…，既知の
値のアナログ信号eref等を抵抗Ｒ及びコンデンサ
Ｃからなる時定数回路を介して入力し、これらの
アナログ信号を順次選択するマイクロプロセツ
サ、CMPは、マルチプレクサMPXで選択したア
ナログ信号を一方の入力とするコンパレータ、
μPはコンパレータCMPからの信号を入力するマ
イクロプロセツサ、DACはマイクロプロセツサ
μPから出力されるデイジタル信号をアナログ信
号に変換するＤ／Ａ変換器で、その出力はコンパ
レータCMPの他方の入力端（−）に印加されて
いる。
図である。図において、MPXはプロセス量に対
応した複数個のアナログ信号ex1，ex2…，既知の
値のアナログ信号eref等を抵抗Ｒ及びコンデンサ
Ｃからなる時定数回路を介して入力し、これらの
アナログ信号を順次選択するマイクロプロセツ
サ、CMPは、マルチプレクサMPXで選択したア
ナログ信号を一方の入力とするコンパレータ、
μPはコンパレータCMPからの信号を入力するマ
イクロプロセツサ、DACはマイクロプロセツサ
μPから出力されるデイジタル信号をアナログ信
号に変換するＤ／Ａ変換器で、その出力はコンパ
レータCMPの他方の入力端（−）に印加されて
いる。
マイクロプロセツサμPは、マルチプレクサ
MPXを制御するとともに、コンパレータCMP、
マイクロプロセツサμP及びＤ／Ａ変換器DACで
形成されるループによつて、マルチプレクサ
MPXで選択されたアナログ信号を、逐次比較方
式でデイジタル信号に変換する。変換されたデイ
ジタル信号は、マイクロプロセツサμP内のレジ
スタ手段やメモリ手段等に格納され、マイクロプ
ロセツサμP内で演算等に利用される。また、既
知の値のアナログ信号erefをＡ／Ｄ変換した信号
は、Ａ／Ｄ変換値のノーマライズ等に利用され
る。
MPXを制御するとともに、コンパレータCMP、
マイクロプロセツサμP及びＤ／Ａ変換器DACで
形成されるループによつて、マルチプレクサ
MPXで選択されたアナログ信号を、逐次比較方
式でデイジタル信号に変換する。変換されたデイ
ジタル信号は、マイクロプロセツサμP内のレジ
スタ手段やメモリ手段等に格納され、マイクロプ
ロセツサμP内で演算等に利用される。また、既
知の値のアナログ信号erefをＡ／Ｄ変換した信号
は、Ａ／Ｄ変換値のノーマライズ等に利用され
る。
（発明が解決しようとする問題点）
このような構成の従来のＡ／Ｄ変換器におい
て、マルチプレクサMPXは、マイクロプロセツ
サμPによつて、各アナログ信号を一定周期でサ
ンプリングするもので、各アナログ信号が選択さ
れている時間は、例えば1ms程度の短時間となつ
ており、この間に選択されたアナログ信号がコン
パレータCMPの一方の入力端（＋）に印加され
る。
て、マルチプレクサMPXは、マイクロプロセツ
サμPによつて、各アナログ信号を一定周期でサ
ンプリングするもので、各アナログ信号が選択さ
れている時間は、例えば1ms程度の短時間となつ
ており、この間に選択されたアナログ信号がコン
パレータCMPの一方の入力端（＋）に印加され
る。
ところで、各アナログ信号が印加されるコンパ
レータCMPの一方の入力端（＋）には、マルチ
プレクサMPXの出力容量、コンパレータCMPの
入力容量、配線容量等の総和からなる浮遊容量
COが存在する。このために、マルチプレクサ
MPXで選択されたアナログ信号は、浮遊容量CO
を充電し、コンパレータCMPの一方の入力端
（＋）に印加されることとなる。このため、抵抗
Ｒ、コンデンサＣからなる時定数回路を介して印
加されるアナログ信号は、瞬間的に低下し、その
後増大するように変化する信号となり、その回復
が遅れて、正確なＡ／Ｄ変換が行なえないという
問題点がある。
レータCMPの一方の入力端（＋）には、マルチ
プレクサMPXの出力容量、コンパレータCMPの
入力容量、配線容量等の総和からなる浮遊容量
COが存在する。このために、マルチプレクサ
MPXで選択されたアナログ信号は、浮遊容量CO
を充電し、コンパレータCMPの一方の入力端
（＋）に印加されることとなる。このため、抵抗
Ｒ、コンデンサＣからなる時定数回路を介して印
加されるアナログ信号は、瞬間的に低下し、その
後増大するように変化する信号となり、その回復
が遅れて、正確なＡ／Ｄ変換が行なえないという
問題点がある。
本発明は、このような問題点に鑑みてなされた
もので、その目的は、コンパレータの入力端に存
在する浮遊容量に起因するＡ／Ｄ変換誤差を除去
できるＡ／Ｄ変換器を実現しようとするものであ
る。
もので、その目的は、コンパレータの入力端に存
在する浮遊容量に起因するＡ／Ｄ変換誤差を除去
できるＡ／Ｄ変換器を実現しようとするものであ
る。
（問題点を解決するための手段）
この様な目的を達成する本発明は、
プロセス量に対応した複数個の入力アナログ信
号を選択するマルチプレクサ、このマルチプレク
サで選択されたアナログ信号を一つの入力とする
コンパレータ、このコンパレータからの出力信号
を入力するマイクロプロセツサ、このマイクロプ
ロセツサから出力されるデイジタル信号をアナロ
グ信号に変換し、かつこのアナログ信号を前記コ
ンパレータの他の一つの入力信号として与える
Ｄ／Ａ変換器とを備え、 前記コンパレータ、マイクロプロセツサ、Ｄ／
Ａ変換器で形成されるループによつて、マルチプ
レクサで選択されたアナログ信号を逐次比較方式
によりデイジタル信号に変換するようにしたプロ
セス制御装置用のＡ／Ｄ変換器において、 前記マルチプレクサに前記Ｄ／Ａ変換器の出力
信号を選択してコンパレータの一つの入力端に与
えるチヤンネル（Chd）を増設し、 前記マイクロプロセツサは、前記複数個の入力
アナログ信号のうちの１つの入力チヤンネルを選
択する前の時点で、前記マルチプレクサの増設チ
ヤンネル（Chd）を選択し、前記１つの入力チヤ
ンネルの前回選択した入力アナログ信号をＡ／Ｄ
変換して得られたデイジタル信号を前記Ｄ／Ａ変
換器に出力するようにしたプロセス制御装置用の
Ａ／Ｄ変換器である。
号を選択するマルチプレクサ、このマルチプレク
サで選択されたアナログ信号を一つの入力とする
コンパレータ、このコンパレータからの出力信号
を入力するマイクロプロセツサ、このマイクロプ
ロセツサから出力されるデイジタル信号をアナロ
グ信号に変換し、かつこのアナログ信号を前記コ
ンパレータの他の一つの入力信号として与える
Ｄ／Ａ変換器とを備え、 前記コンパレータ、マイクロプロセツサ、Ｄ／
Ａ変換器で形成されるループによつて、マルチプ
レクサで選択されたアナログ信号を逐次比較方式
によりデイジタル信号に変換するようにしたプロ
セス制御装置用のＡ／Ｄ変換器において、 前記マルチプレクサに前記Ｄ／Ａ変換器の出力
信号を選択してコンパレータの一つの入力端に与
えるチヤンネル（Chd）を増設し、 前記マイクロプロセツサは、前記複数個の入力
アナログ信号のうちの１つの入力チヤンネルを選
択する前の時点で、前記マルチプレクサの増設チ
ヤンネル（Chd）を選択し、前記１つの入力チヤ
ンネルの前回選択した入力アナログ信号をＡ／Ｄ
変換して得られたデイジタル信号を前記Ｄ／Ａ変
換器に出力するようにしたプロセス制御装置用の
Ａ／Ｄ変換器である。
（実施例）
第１図は本発明に係る装置の構成ブロツク図で
ある。この図において、第３図装置の各部分に対
応する部分には同一符号を付して示し、その説明
は省略する。
ある。この図において、第３図装置の各部分に対
応する部分には同一符号を付して示し、その説明
は省略する。
本発明の装置は、第３図装置において、マルチ
プレクサMPXに、Ｄ／Ａ変換器DACの出力信号
を選択して、コンパレータCMPの一つの入力端
（＋）に与えるチヤンネルChdを設けたものであ
る。
プレクサMPXに、Ｄ／Ａ変換器DACの出力信号
を選択して、コンパレータCMPの一つの入力端
（＋）に与えるチヤンネルChdを設けたものであ
る。
第２図は、このように構成した本発明装置にお
いて、マイクロプロセツサμPの動作の一例を示
すフローチヤートである。マイクロプロセツサ
μPは、通常Ａ／Ｄ変換動作の他に、演算処理や
演算結果の出力、周辺回路の制御等を行なうが、
ここではＡ／Ｄ変換動作の主要なものについての
み示す。
いて、マイクロプロセツサμPの動作の一例を示
すフローチヤートである。マイクロプロセツサ
μPは、通常Ａ／Ｄ変換動作の他に、演算処理や
演算結果の出力、周辺回路の制御等を行なうが、
ここではＡ／Ｄ変換動作の主要なものについての
み示す。
マイクロプロセツサμPは、複数個の入力アナ
ログ信号の１つ、例えば入力アナログ信号ex1を
Ａ／Ｄ変換するに先だつて、はじめに、マルチプ
レクサMPXの増設チヤンネルChdを選択する
（ステツプ１）。次に、この状態で、前回、入力ア
ナログ信号ex1をＡ／Ｄ変換してマイクロプロセ
ツサμP内のメモリ（図示せず）等に格納されて
いた前回値であるデイジタル信号Dx10を、Ｄ／
Ａ変換器DACを介して出力する（ステツプ２）。
ここで、Ｄ／Ａ変換器DACから出力された前回
値Dx10に対応するアナログ信号は、マルチプレ
クサMPXの増設チヤンネルChdを介して、浮遊
容量COを充電する。従つて、この時点で、コン
パレータCMPの一方の入力端（＋）の電位は、
前回の入力アナログ信号ex10と等しくなる。
ログ信号の１つ、例えば入力アナログ信号ex1を
Ａ／Ｄ変換するに先だつて、はじめに、マルチプ
レクサMPXの増設チヤンネルChdを選択する
（ステツプ１）。次に、この状態で、前回、入力ア
ナログ信号ex1をＡ／Ｄ変換してマイクロプロセ
ツサμP内のメモリ（図示せず）等に格納されて
いた前回値であるデイジタル信号Dx10を、Ｄ／
Ａ変換器DACを介して出力する（ステツプ２）。
ここで、Ｄ／Ａ変換器DACから出力された前回
値Dx10に対応するアナログ信号は、マルチプレ
クサMPXの増設チヤンネルChdを介して、浮遊
容量COを充電する。従つて、この時点で、コン
パレータCMPの一方の入力端（＋）の電位は、
前回の入力アナログ信号ex10と等しくなる。
次に、マルチプレクサMPXはチヤンネルChl
を選択し、入力アナログ信号ex1をコンパレータ
CMPの一方の入力端（＋）に印加する（ステツ
プ３）。ここで、コンパレータCMPの一方の入力
端（＋）に存在している浮遊容量COには、既に
ステツプ２の段階で前回の入力アナログ信号ex10
が貯えられているので、今回の入力アナログ信号
ex1が前回値ex10に比べて大きく変化していない
とすれば、コンパレータCMPの一方の入力端
（＋）の電位は、浮遊容量COの存在にもかかわら
ず、直ちに今回の入力アナログ信号ex1の値にな
る。
を選択し、入力アナログ信号ex1をコンパレータ
CMPの一方の入力端（＋）に印加する（ステツ
プ３）。ここで、コンパレータCMPの一方の入力
端（＋）に存在している浮遊容量COには、既に
ステツプ２の段階で前回の入力アナログ信号ex10
が貯えられているので、今回の入力アナログ信号
ex1が前回値ex10に比べて大きく変化していない
とすれば、コンパレータCMPの一方の入力端
（＋）の電位は、浮遊容量COの存在にもかかわら
ず、直ちに今回の入力アナログ信号ex1の値にな
る。
次に、マイクロプロセツサμPは、コンパレー
タCMPの出力信号を読み込み、入力アナログ信
号ex1をＡ／Ｄ変換する（ステツプ４）。ここで
Ａ／Ｄ変換されたデイジタル信号Dx1は、今回の
入力アナログ信号ex1に正確に対応したものとな
つている。次にマイクロプロセツサμPは、ステ
ツプ４で得られたＡ／Ｄ変換値をメモリ手段に格
納する（ステツプ５）。
タCMPの出力信号を読み込み、入力アナログ信
号ex1をＡ／Ｄ変換する（ステツプ４）。ここで
Ａ／Ｄ変換されたデイジタル信号Dx1は、今回の
入力アナログ信号ex1に正確に対応したものとな
つている。次にマイクロプロセツサμPは、ステ
ツプ４で得られたＡ／Ｄ変換値をメモリ手段に格
納する（ステツプ５）。
以上は、入力アナログ信号ex1をＡ／Ｄ変換す
る場合であるが、他の入力アナログ信号ex2，ex3
…についても同様の手順によつてＡ／Ｄ変換が行
なわれる。
る場合であるが、他の入力アナログ信号ex2，ex3
…についても同様の手順によつてＡ／Ｄ変換が行
なわれる。
なお、上記の説明では入力アナログ信号は、前
回値ex10と現在値ex1とが大きく変化しないこと、
即ち、マルチプレクサMPXにおける走査周期内
で大幅に変化しないことを想定して説明したが、
両者の値が大きく異なる場合でも、現在値ex1を
選択の時点で、浮遊容量COの一端（コンパレー
タCMPの入力端）の電位は、ex10とex1の差分だ
け変化することとなるので、Ａ／Ｄ変換誤差を減
少させるこことができる。
回値ex10と現在値ex1とが大きく変化しないこと、
即ち、マルチプレクサMPXにおける走査周期内
で大幅に変化しないことを想定して説明したが、
両者の値が大きく異なる場合でも、現在値ex1を
選択の時点で、浮遊容量COの一端（コンパレー
タCMPの入力端）の電位は、ex10とex1の差分だ
け変化することとなるので、Ａ／Ｄ変換誤差を減
少させるこことができる。
（発明の効果）
以上説明したように、本発明は、プロセス量に
対応する入力アナログ信号exをＡ／Ｄ変換する
に先だつて、予じめ浮遊容量COに、当該入力ア
ナログ信号の現在値に近い値であるところの前回
値ex0を貯えるようにしたものである。従つて、
本発明によれば、浮遊容量COが存在していても
その影響を受けず、正確なＡ／Ｄ変換を行なうこ
とができる。
対応する入力アナログ信号exをＡ／Ｄ変換する
に先だつて、予じめ浮遊容量COに、当該入力ア
ナログ信号の現在値に近い値であるところの前回
値ex0を貯えるようにしたものである。従つて、
本発明によれば、浮遊容量COが存在していても
その影響を受けず、正確なＡ／Ｄ変換を行なうこ
とができる。
また、本発明においては、浮遊容量COには、
前回選択した入力アナログ信号が、１つの入力ア
ナログ信号のＡ／Ｄ変換に先立つてあらかじめ貯
えられることとなるので、今回選択した入力アナ
ログ信号を素早く安定化させることもでき、Ａ／
Ｄ変換を高速で行えるという格別な効果がある。
前回選択した入力アナログ信号が、１つの入力ア
ナログ信号のＡ／Ｄ変換に先立つてあらかじめ貯
えられることとなるので、今回選択した入力アナ
ログ信号を素早く安定化させることもでき、Ａ／
Ｄ変換を高速で行えるという格別な効果がある。
第１図は本発明に係る装置の構成ブロツク図、
第２図は第１図装置におけるマイクロプロセツサ
μPの動作の一例を示すフローチヤート、第３図
は従来装置の構成ブロツク図である。 MPX…マルチプレクサ、μP…マイクロプロセ
ツサ、CMP…コンパレータ、DAC…Ｄ／Ａ変換
器、CO…浮遊容量。
第２図は第１図装置におけるマイクロプロセツサ
μPの動作の一例を示すフローチヤート、第３図
は従来装置の構成ブロツク図である。 MPX…マルチプレクサ、μP…マイクロプロセ
ツサ、CMP…コンパレータ、DAC…Ｄ／Ａ変換
器、CO…浮遊容量。
Claims (1)
- 【特許請求の範囲】 １ プロセス量に対応した複数個の入力アナログ
信号を選択するマルチプレクサ、このマルチプレ
クサで選択されたアナログ信号を一つの入力とす
るコンパレータ、このコンパレータからの出力信
号を入力するマイクロプロセツサ、このマイクロ
プロセツサから出力されるデイジタル信号をアナ
ログ信号に変換し、かつこのアナログ信号を前記
コンパレータの他の一つの入力信号として与える
Ｄ／Ａ変換器とを備え、 前記コンパレータ、マイクロプロセツサ、Ｄ／
Ａ変換器で形成されるループによつて、マルチプ
レクサで選択されたアナログ信号を逐次比較方式
によりデイジタル信号に変換するようにしたプロ
セス制御装置用のＡ／Ｄ変換器において、 前記マルチプレクサに前記Ｄ／Ａ変換器の出力
信号を選択してコンパレータの一つの入力端に与
えるチヤンネル（Chd）を増設し、 前記マイクロプロセツサは、前記複数個の入力
アナログ信号のうちの１つの入力チヤンネルを選
択する前の時点で、前記マルチプレクサの増設チ
ヤンネル（Chd）を選択し、前記１つの入力チヤ
ンネルの前回選択した入力アナログ信号をＡ／Ｄ
変換して得られたデイジタル信号を前記Ｄ／Ａ変
換器に出力するようにしたプロセス制御装置用の
Ａ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14916986A JPS635619A (ja) | 1986-06-25 | 1986-06-25 | プロセス制御装置用のａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14916986A JPS635619A (ja) | 1986-06-25 | 1986-06-25 | プロセス制御装置用のａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS635619A JPS635619A (ja) | 1988-01-11 |
| JPH0573295B2 true JPH0573295B2 (ja) | 1993-10-14 |
Family
ID=15469305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14916986A Granted JPS635619A (ja) | 1986-06-25 | 1986-06-25 | プロセス制御装置用のａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS635619A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2577450B2 (ja) * | 1988-08-12 | 1997-01-29 | 株式会社東芝 | アナログ−ディジタル変換回路 |
| JPH06296834A (ja) * | 1993-04-20 | 1994-10-25 | Kanegafuchi Chem Ind Co Ltd | 中空糸型フィルター |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61126823A (ja) * | 1984-11-22 | 1986-06-14 | Nec Corp | アナログデイジタル変換器 |
-
1986
- 1986-06-25 JP JP14916986A patent/JPS635619A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61126823A (ja) * | 1984-11-22 | 1986-06-14 | Nec Corp | アナログデイジタル変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS635619A (ja) | 1988-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596977A (en) | Dual slope analog to digital converter with out-of-range reset | |
| US4396938A (en) | Controlled ram signal processor | |
| US5296856A (en) | Window tracking ADC | |
| EP0230310A3 (en) | Velocity error correcting circuit | |
| JPH0573295B2 (ja) | ||
| EP0144143A2 (en) | Circuit arrangement for adjusting sound volume | |
| JPS63158470A (ja) | 信号測定装置及び方法 | |
| JPH04219023A (ja) | アナログ‐ディジタル変換方法および装置 | |
| JPH088747A (ja) | アナログ／デジタル変換回路 | |
| JP2001339303A (ja) | Ａ／ｄ変換回路 | |
| JPS60148228A (ja) | アナログ・デイジタル変換装置 | |
| JPS63311806A (ja) | 自動利得制御方式 | |
| JPH08288766A (ja) | 音量制御装置およびその方法 | |
| JPS605396Y2 (ja) | アナログ出力回路 | |
| JPH06204870A (ja) | 自動補正機能付ｄ／ａ変換器 | |
| JP3134401B2 (ja) | テレビジョンカメラ装置のオートホワイトバランス回路 | |
| JPS60165120A (ja) | デイジタル・アナログ変換方法 | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 | |
| JPS62114333A (ja) | 自動ゲイン切換ａ／ｄ変換方式 | |
| JPS6239851B2 (ja) | ||
| JPS62264726A (ja) | ゲインコントロ−ル回路 | |
| JPH02244202A (ja) | 調節装置 | |
| JPS63204303A (ja) | デイジタル信号処理方法 | |
| JPS59140720A (ja) | アナログ・デジタル変換回路 | |
| JPH0247711A (ja) | アナログ入出力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |