JPS63204303A - デイジタル信号処理方法 - Google Patents
デイジタル信号処理方法Info
- Publication number
- JPS63204303A JPS63204303A JP3665587A JP3665587A JPS63204303A JP S63204303 A JPS63204303 A JP S63204303A JP 3665587 A JP3665587 A JP 3665587A JP 3665587 A JP3665587 A JP 3665587A JP S63204303 A JPS63204303 A JP S63204303A
- Authority
- JP
- Japan
- Prior art keywords
- transfer function
- signals
- digital signal
- signal processing
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims description 8
- 238000012545 processing Methods 0.000 claims abstract description 44
- 238000005070 sampling Methods 0.000 claims abstract description 34
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、任意の伝達関数として表わされる補償要素を
ディジタル的な手段により実現するディジタル信号処理
方法に係り、特に任意のディジタルコントローラをサー
ボループ内に挿入することが必要となるディジタルサー
ボ系に好適なディジタル信号処理方法を提供するもので
ある。
ディジタル的な手段により実現するディジタル信号処理
方法に係り、特に任意のディジタルコントローラをサー
ボループ内に挿入することが必要となるディジタルサー
ボ系に好適なディジタル信号処理方法を提供するもので
ある。
従来のディジタル信号処理においては、1人力1出力の
任意の伝達関数を実現する場合、単一のサンプリング周
期で特性を実現しようとするため、どうしても実現可能
な伝達関数の範囲を制限していた。
任意の伝達関数を実現する場合、単一のサンプリング周
期で特性を実現しようとするため、どうしても実現可能
な伝達関数の範囲を制限していた。
従来の対象とする伝達関数のディジタル信号処理方法の
一例を第8〜11図によって説明する。
一例を第8〜11図によって説明する。
第8図はディジタルサーボ機構の一例を一示したもので
あり、サーボ機構9の特性を制御するためのディジタル
コントローラ8がサーボループ内に挿入されている構成
となっている。
あり、サーボ機構9の特性を制御するためのディジタル
コントローラ8がサーボループ内に挿入されている構成
となっている。
ディジタルコントローラ8にて実現しようとする補償要
素の伝達関数が第9図の周波数特性で示されるものにつ
いて説明する。
素の伝達関数が第9図の周波数特性で示されるものにつ
いて説明する。
まず第9図で示すように、目的の伝達関数をそのままの
形でディジタル演算処理装置(ディジタルコントローラ
)で実現する場合、伝達関数G(Z)(以下(Z)は省
略する)は となる。
形でディジタル演算処理装置(ディジタルコントローラ
)で実現する場合、伝達関数G(Z)(以下(Z)は省
略する)は となる。
ここで、 T□=0.186 ω = 1068
.415T、=0.01 ’l’、=0.0015 ζ =0.4T 4
=0.000,103 ζ’ =o、oooos
(L)式となり、低周波領域から高周波領域までを含む
、周波数範囲の広い伝達関数となる。演算語長16ビツ
トのディジタル信号処理装置を、第10図で示す構成と
し、サンプリング周期T1をTi=17.5μs として伝達関数01を実現しようとすると、第11図の
周波数特性となる。この結果を、第9図で示した目標の
周波数特性と比較すると、特に低周波領域においてゲイ
ン、位相が変動しており、周波数特性の劣化がみられる
。これは、16ビツトとしたディジタル信号処理装置の
演算語長が伝達関数G□の実現に対しては短いため、低
周波領域において伝達関数の極あるいは零点を正確に実
現できず、ディジタル信号処理演算が不安定現象を誘起
してしまうものと考えられる。
.415T、=0.01 ’l’、=0.0015 ζ =0.4T 4
=0.000,103 ζ’ =o、oooos
(L)式となり、低周波領域から高周波領域までを含む
、周波数範囲の広い伝達関数となる。演算語長16ビツ
トのディジタル信号処理装置を、第10図で示す構成と
し、サンプリング周期T1をTi=17.5μs として伝達関数01を実現しようとすると、第11図の
周波数特性となる。この結果を、第9図で示した目標の
周波数特性と比較すると、特に低周波領域においてゲイ
ン、位相が変動しており、周波数特性の劣化がみられる
。これは、16ビツトとしたディジタル信号処理装置の
演算語長が伝達関数G□の実現に対しては短いため、低
周波領域において伝達関数の極あるいは零点を正確に実
現できず、ディジタル信号処理演算が不安定現象を誘起
してしまうものと考えられる。
このように、任意の伝達関数Gをもつフィルタを、単一
のサンプリング周期Tで実現しようとした場合、ディジ
タル信号処理装置の演算語長がGを実現するために必要
となる演算語長より不足していると、Gのもつ周波数範
囲の全領域で正常な応答特性を得ることがむずかしく、
どうしても実現可能な伝達関数の範囲を制限しなくては
ならないといった問題があった。
のサンプリング周期Tで実現しようとした場合、ディジ
タル信号処理装置の演算語長がGを実現するために必要
となる演算語長より不足していると、Gのもつ周波数範
囲の全領域で正常な応答特性を得ることがむずかしく、
どうしても実現可能な伝達関数の範囲を制限しなくては
ならないといった問題があった。
本発明の目的は、ディジタル信号処理手段の演算語長を
変更することなく1周波数範囲の広い伝達関数の実現を
はかることができるディジタル信号処理方法を提供する
ことにある。
変更することなく1周波数範囲の広い伝達関数の実現を
はかることができるディジタル信号処理方法を提供する
ことにある。
上記目的を達成するため、本発明のディジタル信号処理
方法は、対象とする伝達関数を複数の伝達関数に分割し
、この各伝達関数の実現に適したサンプリング周期によ
り前記各伝達関数を独立にディジタル演算処理した後、
この演算処理結果を分割した伝達関数の中の最小サンプ
リング周期で加算することにより対象とする伝達関数を
実現するものである。
方法は、対象とする伝達関数を複数の伝達関数に分割し
、この各伝達関数の実現に適したサンプリング周期によ
り前記各伝達関数を独立にディジタル演算処理した後、
この演算処理結果を分割した伝達関数の中の最小サンプ
リング周期で加算することにより対象とする伝達関数を
実現するものである。
上記の構成によると、対象の伝達関数を低周波領域、高
周波領域といった周波数範囲の狭い複数の周波数領域と
して分割するため、複数の伝達関数に部分々数展開され
、複数の伝達関数を加算した形に変換される。つぎに分
割された伝達関数は、それぞれの伝達関数の持つ周波数
範囲に適したサンプリング周期で、個々にディジタル的
に演算処理した後1分割して実現した複数個の伝達関数
を、サンプリング周期に一致した伝達関数の演算結果と
、そのサンプリング周期に一致していないその他の伝達
関数の現加算時点より前の演算結果と・を加算して合成
する。
周波領域といった周波数範囲の狭い複数の周波数領域と
して分割するため、複数の伝達関数に部分々数展開され
、複数の伝達関数を加算した形に変換される。つぎに分
割された伝達関数は、それぞれの伝達関数の持つ周波数
範囲に適したサンプリング周期で、個々にディジタル的
に演算処理した後1分割して実現した複数個の伝達関数
を、サンプリング周期に一致した伝達関数の演算結果と
、そのサンプリング周期に一致していないその他の伝達
関数の現加算時点より前の演算結果と・を加算して合成
する。
以下、本発明の実施例を図面により説明する。
第1図は、本発明のディジタル信号処理方法を実施する
ための装置構成の一例を示すものであり、図において、
1〜3はサンプラ、4〜6は伝達関数G1.G2及びG
、で表現されるフィルタ、7は加算器である。尚、本実
施例はサンプラ1〜3により各伝達関数を第9図に示す
、サンプリング周期T1〜T3とそれぞれが独立したサ
ンプリング周期で動作することができるディジタル信号
処理装置である。
ための装置構成の一例を示すものであり、図において、
1〜3はサンプラ、4〜6は伝達関数G1.G2及びG
、で表現されるフィルタ、7は加算器である。尚、本実
施例はサンプラ1〜3により各伝達関数を第9図に示す
、サンプリング周期T1〜T3とそれぞれが独立したサ
ンプリング周期で動作することができるディジタル信号
処理装置である。
第1図に示す伝達関数Gは、
の形に部分々数展開したものとして表わすことができる
。3つの伝達関数に分割された各伝達関数Gi〜G3は
、それぞれの伝達関数の持つ周波数範囲に適したサンプ
リング周期T、〜T、によりディジタル的に演算処理さ
れた後、加算器7により合成され、対象とした伝達関数
Gを実現するもので、ある。第2図〜第5図に(2)式
における伝達関数G工〜G1の周波数特性を示す、この
周波数特性からもわかるように、第2図については10
−1〜10”Hzの低周波領域を、第3図については。
。3つの伝達関数に分割された各伝達関数Gi〜G3は
、それぞれの伝達関数の持つ周波数範囲に適したサンプ
リング周期T、〜T、によりディジタル的に演算処理さ
れた後、加算器7により合成され、対象とした伝達関数
Gを実現するもので、ある。第2図〜第5図に(2)式
における伝達関数G工〜G1の周波数特性を示す、この
周波数特性からもわかるように、第2図については10
−1〜10”Hzの低周波領域を、第3図については。
101〜10’Hzの高周波領域を、さらに第4図につ
いては、10−1〜lO”旦zの低周波領域を無視する
ことができる。周波数領域としては狭い周波数特性とし
て考えることができる。
いては、10−1〜lO”旦zの低周波領域を無視する
ことができる。周波数領域としては狭い周波数特性とし
て考えることができる。
したがって、第1図の実施例では、図示の3つの周波数
特性が、それぞれの特性に適したサンプリング周期T1
〜T3により独立に実現された後、加算4117により
合成され、最終的には、第9図の周波数特性を持つ、伝
達関数Gとして実現される。
特性が、それぞれの特性に適したサンプリング周期T1
〜T3により独立に実現された後、加算4117により
合成され、最終的には、第9図の周波数特性を持つ、伝
達関数Gとして実現される。
次に上述した本発明を実施する装置の動作を説明する。
いま、第1図において信号γが入力されると、サンプラ
1〜3はサンプリング周期T□〜T3で信号γをサンプ
ルし、信号γ、〜γ、 のサンプル値信号として、フィ
ルタ4〜6に取り込まれる。フィルタ4〜6では、入力
された信号γ、1〜γ3′に伝達関数01〜G、の演算
処理を施し、結果として信号y1〜y3として出力する
。フィルタ4〜6により出力された信号y□〜y3はサ
ンプラ1〜3によりサンプル値信号y1〜Vzに変換さ
れた後、加算器7により合成され、信号y として出力
される。
1〜3はサンプリング周期T□〜T3で信号γをサンプ
ルし、信号γ、〜γ、 のサンプル値信号として、フィ
ルタ4〜6に取り込まれる。フィルタ4〜6では、入力
された信号γ、1〜γ3′に伝達関数01〜G、の演算
処理を施し、結果として信号y1〜y3として出力する
。フィルタ4〜6により出力された信号y□〜y3はサ
ンプラ1〜3によりサンプル値信号y1〜Vzに変換さ
れた後、加算器7により合成され、信号y として出力
される。
つぎに、サンプリング周期の異なるディジタル演算処理
手段を複数個得る方法について説明する。
手段を複数個得る方法について説明する。
第5図は1つのディジタル演算処理手段において、ソフ
ト的に複数のサンプリング周期を実現する場合の処理フ
ローを示すもので、第1図に示す装置構成に対応してい
る。まず、ステップ100において入力信号γが取り込
まれ、続いてステップ110,130,150では、タ
イマーから出力される各伝達関数の実現に最適なサンプ
リング周期に相当するタイミング信号に基づいて、伝達
関数G1.G2およびG、の演算処理が順次行なわれる
。ステップ120,140,160では、次の演算処理
結果が行なわれる間、前のデータをホールドし、新しい
データが入力された時点で更新する。即ちステップ11
0ではサンプリング周期T1による演算処理が行なわれ
、その結果がステップ120でホールドされる0次にス
テップ130ではサンプリング周期T2による演算処理
がステップ140でホールドされる。続いてステップ1
50ではサンプリング周期T3による演算処理が行なわ
れ、その結果がステップ160にホールドされる。その
後、ステップ170ではサンプリング周期の最つども短
い伝達関数1本例によれば伝達関数G、のサンプリング
周期T1に相当するタイミング信号に基づいて各伝達関
数の演算処理後のデータを加算する。
ト的に複数のサンプリング周期を実現する場合の処理フ
ローを示すもので、第1図に示す装置構成に対応してい
る。まず、ステップ100において入力信号γが取り込
まれ、続いてステップ110,130,150では、タ
イマーから出力される各伝達関数の実現に最適なサンプ
リング周期に相当するタイミング信号に基づいて、伝達
関数G1.G2およびG、の演算処理が順次行なわれる
。ステップ120,140,160では、次の演算処理
結果が行なわれる間、前のデータをホールドし、新しい
データが入力された時点で更新する。即ちステップ11
0ではサンプリング周期T1による演算処理が行なわれ
、その結果がステップ120でホールドされる0次にス
テップ130ではサンプリング周期T2による演算処理
がステップ140でホールドされる。続いてステップ1
50ではサンプリング周期T3による演算処理が行なわ
れ、その結果がステップ160にホールドされる。その
後、ステップ170ではサンプリング周期の最つども短
い伝達関数1本例によれば伝達関数G、のサンプリング
周期T1に相当するタイミング信号に基づいて各伝達関
数の演算処理後のデータを加算する。
この加算は、第6図に示すように、例えば伝達関数G、
のサンプリング時(Ta、Tb、・・・Te)に行なわ
れる。
のサンプリング時(Ta、Tb、・・・Te)に行なわ
れる。
各時点における加算データは、
Ta時点−01(T a)+Ga(T a)+G、(T
a)Tb時点−G1(T a)+Gz(T a)+G
a(T b)Tc時点・・・G 1(T a ) +
G z (T c ) + 03 (T c )Td時
点−01(Ta)+Gz(Tc)+G、(Td)Te時
点・・・G i(T e ) + G x (T e
) + 03 (T e )となる。
a)Tb時点−G1(T a)+Gz(T a)+G
a(T b)Tc時点・・・G 1(T a ) +
G z (T c ) + 03 (T c )Td時
点−01(Ta)+Gz(Tc)+G、(Td)Te時
点・・・G i(T e ) + G x (T e
) + 03 (T e )となる。
即ちステップ170では、タイマーからの伝達関数03
の演算処理に用いられるタイミング信号T。
の演算処理に用いられるタイミング信号T。
に合せて各伝達関数の演算処理されたデータが取り込ま
れ、加算処理される。その結果がステップ180により
出力される。
れ、加算処理される。その結果がステップ180により
出力される。
例えば、Ta時点では1分割した全ての伝達関数のサン
プリング開始点になるので、ステップ110.130,
150における演算結果G工(T a L G、 (T
a L G、 (T a )が取り込まれて加算され
る。続<Tb時点では、伝達関数01. G2のデータ
更新が行なわれていないので、伝達関数62のTb時点
での演算結果G、(Tb)にTa時点での伝達関数G、
、G、の演算結果G1(Ta)、G2(Ta)に基づく
加算が行なわれる。以下、Tc。
プリング開始点になるので、ステップ110.130,
150における演算結果G工(T a L G、 (T
a L G、 (T a )が取り込まれて加算され
る。続<Tb時点では、伝達関数01. G2のデータ
更新が行なわれていないので、伝達関数62のTb時点
での演算結果G、(Tb)にTa時点での伝達関数G、
、G、の演算結果G1(Ta)、G2(Ta)に基づく
加算が行なわれる。以下、Tc。
Td・・・時点の加算は前記同様に、ステップ120゜
140.160でホールドされている演算結果が順次取
り込まれて演算処理される。
140.160でホールドされている演算結果が順次取
り込まれて演算処理される。
なお、サンプリング周期T8〜T3時点の加算信号は、
いずれの場合においても、そのサンプリング周期に一致
した伝達関数の演算結果と、そのサンプリング周期に一
致していないその他2つの伝達関数の演算結果との加算
となる。この場合サンプリング周期T1に一致していな
い伝達関数62゜G3の演算結果、サンプリング周期T
2に一致していない。伝達関数01. G、の演算結果
、さらにすンプリング周期T2に一致していない伝達関
数G□。
いずれの場合においても、そのサンプリング周期に一致
した伝達関数の演算結果と、そのサンプリング周期に一
致していないその他2つの伝達関数の演算結果との加算
となる。この場合サンプリング周期T1に一致していな
い伝達関数62゜G3の演算結果、サンプリング周期T
2に一致していない。伝達関数01. G、の演算結果
、さらにすンプリング周期T2に一致していない伝達関
数G□。
G8の演算結果については、加算時点より前に演算して
求められている演算結果をホールドしておき、その値を
各々の伝達関数の加算信号として用いるものである。デ
ィジタル信号処理装置においては、上述した一連の演算
処理がサンプリング周期T、〜T、のそれぞれのタイミ
ングにより繰り返えされ、結果的に伝達関数G□〜G3
とそれらを加算した伝達関数Gを実現するものである。
求められている演算結果をホールドしておき、その値を
各々の伝達関数の加算信号として用いるものである。デ
ィジタル信号処理装置においては、上述した一連の演算
処理がサンプリング周期T、〜T、のそれぞれのタイミ
ングにより繰り返えされ、結果的に伝達関数G□〜G3
とそれらを加算した伝達関数Gを実現するものである。
また本発明は対象とする伝達関数の分割数に等しいディ
ジタルに演算処理手段によって構成することもできる。
ジタルに演算処理手段によって構成することもできる。
第7図は、3つに分割された伝達関数の実現に対応して
構成されたもので、第1図に示すディジタル演算処理の
装置構成に対応する処理フローを示す0図において、各
演算処理手段Nal〜&3による入力信号γの取り込み
(ステップ200)は各演算処理手段に付属するタイマ
ーから出力さ、れる各伝達関数の実現に最適なサンプリ
ング周期に相当するタイミング信号T、〜T、に応じて
行なわれる。このデータはステップ220演算処理され
後、ステップ230によりホールドされる。この処理フ
ローは他の伝達関数を処理する演算処理手段&2.Na
3においても同様である。
構成されたもので、第1図に示すディジタル演算処理の
装置構成に対応する処理フローを示す0図において、各
演算処理手段Nal〜&3による入力信号γの取り込み
(ステップ200)は各演算処理手段に付属するタイマ
ーから出力さ、れる各伝達関数の実現に最適なサンプリ
ング周期に相当するタイミング信号T、〜T、に応じて
行なわれる。このデータはステップ220演算処理され
後、ステップ230によりホールドされる。この処理フ
ローは他の伝達関数を処理する演算処理手段&2.Na
3においても同様である。
そして、ステップ240では、前述の1つの演算処理手
段と同じように1例えば最小のサンプル周期の伝達関数
G3の演算処理に用いられたタイミング信号T、を演算
間隔として各時点Ta、Tb・・・の加算が行なわれる
。その結果がステップ250により出力される。
段と同じように1例えば最小のサンプル周期の伝達関数
G3の演算処理に用いられたタイミング信号T、を演算
間隔として各時点Ta、Tb・・・の加算が行なわれる
。その結果がステップ250により出力される。
本発明によれば、分割した伝達関数に対して独立なサン
プリング周期により演算処理されるため、周波数範囲の
広い伝達関数を実現することができ、ディジタル信号処
理手段の演算語長により制限されていた伝達関数の実現
範囲の拡大が図れると共に1分割数を多くとることによ
って周波数範囲を広くすることが可能となり、また高い
精度の伝達関数を実現することができる。
プリング周期により演算処理されるため、周波数範囲の
広い伝達関数を実現することができ、ディジタル信号処
理手段の演算語長により制限されていた伝達関数の実現
範囲の拡大が図れると共に1分割数を多くとることによ
って周波数範囲を広くすることが可能となり、また高い
精度の伝達関数を実現することができる。
第1図は本発明の一実施例を示すディジタル信号処理装
置の構成図、第2図〜第4図は伝達関数を分割して得た
個々の伝達関数の周波数特性を示す図、第5図は1つの
ディジタル演算処理手段により実現する場合の処理フロ
ーを示す図、第6図は演算処理結果の加算状況を示すタ
イミングチャート、第7図は3つのディジタル演算処理
手段により実現する場合の処理フローを示す図、第8図
はディジタルサーボ機構の構成図、第9図は実現しよう
とする1標の周波数特性を示す図、第10図は従来のデ
ィジタル信号処理装置の構成図、第11図はディジタル
信号処理装置の演算語長が不足した場合の周波数特性の
一例を示す図である。 1〜3・・・サンプラ。 4〜6・・・フィルタ。 7・・・加算器。
置の構成図、第2図〜第4図は伝達関数を分割して得た
個々の伝達関数の周波数特性を示す図、第5図は1つの
ディジタル演算処理手段により実現する場合の処理フロ
ーを示す図、第6図は演算処理結果の加算状況を示すタ
イミングチャート、第7図は3つのディジタル演算処理
手段により実現する場合の処理フローを示す図、第8図
はディジタルサーボ機構の構成図、第9図は実現しよう
とする1標の周波数特性を示す図、第10図は従来のデ
ィジタル信号処理装置の構成図、第11図はディジタル
信号処理装置の演算語長が不足した場合の周波数特性の
一例を示す図である。 1〜3・・・サンプラ。 4〜6・・・フィルタ。 7・・・加算器。
Claims (1)
- 対象とする伝達関数を複数の伝達関数に分割し、各伝達
関数の実現に適したサンプリング周期により前記各伝達
関数を独立にディジタル演算処理した後、この演算処理
結果を前記分割した伝達関数の中の最小サンプリング周
期で加算することにより対象とした伝達関数を実現する
ディジタル信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3665587A JPS63204303A (ja) | 1987-02-19 | 1987-02-19 | デイジタル信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3665587A JPS63204303A (ja) | 1987-02-19 | 1987-02-19 | デイジタル信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63204303A true JPS63204303A (ja) | 1988-08-24 |
Family
ID=12475872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3665587A Pending JPS63204303A (ja) | 1987-02-19 | 1987-02-19 | デイジタル信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63204303A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009110376A (ja) * | 2007-10-31 | 2009-05-21 | Denso Corp | ディジタル制御器の設計方法及びディジタル制御器及びプログラム |
JP2011036095A (ja) * | 2009-08-05 | 2011-02-17 | Mitsubishi Electric Corp | 電力変換装置および電力変換装置の保護方法 |
JP2015048975A (ja) * | 2013-08-30 | 2015-03-16 | 株式会社東芝 | 脱硝制御装置 |
-
1987
- 1987-02-19 JP JP3665587A patent/JPS63204303A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009110376A (ja) * | 2007-10-31 | 2009-05-21 | Denso Corp | ディジタル制御器の設計方法及びディジタル制御器及びプログラム |
JP2011036095A (ja) * | 2009-08-05 | 2011-02-17 | Mitsubishi Electric Corp | 電力変換装置および電力変換装置の保護方法 |
JP2015048975A (ja) * | 2013-08-30 | 2015-03-16 | 株式会社東芝 | 脱硝制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4549289A (en) | Method for correcting acoustic distortion | |
JP2777207B2 (ja) | 再構成可能マルチプロセサ | |
JPH03150910A (ja) | ディジタルオーディオ信号処理装置 | |
US5392315A (en) | FIR filter coefficient updating system | |
JPS63204303A (ja) | デイジタル信号処理方法 | |
US10097200B1 (en) | Resynchronization of sample rate converters | |
KR950008681B1 (ko) | 음질 조절 시스템 | |
JPS63292813A (ja) | 多入力ディジタルフィルタ | |
EP0261848B1 (en) | A sampled data tone control system | |
JP3137709B2 (ja) | デジタル回路配置 | |
US4351032A (en) | Frequency sensing circuit | |
JP3334912B2 (ja) | 信号処理装置 | |
JP3513508B2 (ja) | 記録再生装置 | |
JP2625887B2 (ja) | ディジタル演算回路 | |
JPH0221713A (ja) | ディジタルフィルタリング装置 | |
JPH08202404A (ja) | パラメータ同定装置 | |
SU1193778A1 (ru) | Многоканальное устройство фильтрации | |
JPH0738566B2 (ja) | デイジタルフイルタ | |
JPS62142420A (ja) | デジタルレベル検出回路 | |
SU780175A1 (ru) | Умножитель частоты импульсов | |
SU1288715A1 (ru) | Устройство дл вычислени производной взаимоструктурной функции | |
JPH0573295B2 (ja) | ||
JPH09121139A (ja) | アナログフィルタ | |
SU1354205A2 (ru) | Устройство дл вычислени цифровой свертки | |
JPH043690B2 (ja) |