JP4425501B2 - ディジタル的かつリアルタイムにコンバージェンスを補正するコンバージェンス補正回路及びコンバージェンス補正方法 - Google Patents
ディジタル的かつリアルタイムにコンバージェンスを補正するコンバージェンス補正回路及びコンバージェンス補正方法 Download PDFInfo
- Publication number
- JP4425501B2 JP4425501B2 JP2001239491A JP2001239491A JP4425501B2 JP 4425501 B2 JP4425501 B2 JP 4425501B2 JP 2001239491 A JP2001239491 A JP 2001239491A JP 2001239491 A JP2001239491 A JP 2001239491A JP 4425501 B2 JP4425501 B2 JP 4425501B2
- Authority
- JP
- Japan
- Prior art keywords
- section
- output
- value
- convergence
- correction circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/16—Picture reproducers using cathode ray tubes
- H04N9/28—Arrangements for convergence or focusing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路に係り、特にディジタル的かつリアルタイムにコンバージェンスを補正するコンバージェンス補正回路及びコンバージェンス補正方法に関する。
【０００２】
【従来の技術】
カラーテレビセット及びコンピュータモニターのコンバージェンス補正のために、従来は、水平及び垂直偏向信号より作られる補正信号を用いてアナログ的に処理してきた。
プロジェクトタイプカラーテレビセットでは、スクリーンが大きくなるにしたがって映写機とスクリーンとの距離が遠くなり、像が拡散していく。そして３チューブ方式のプロジェクトタイプカラーテレビセットのスクリーン表面が粗い場合には、許容されるミスコンバージェンスの範囲がかなり狭い。これらのために、高精密のコンバージェンス補正装置が必要になる。したがって従来のアナログ方式でコンバージェンスを補正するプロジェクトタイプカラーテレビセットでは、精密にコンバージェンスを補正するために多様な制御手段を装着しなければならない。
例えば、３チューブ方式のプロジェクトタイプカラーテレビセットのプロジェクションスクリーンの形態、すなわち、縦対横の比が変わればコンバージェンスの特性も変わる。これによりコンバージェンス再調整が必要になる。そして、アナログ方式でコンバージェンスを補正する場合に、多様な縦対横の比に合せるためにマニュアル制御する分離されたセットを使用する方法が提案されている。
【０００３】
しかし、このような方式でコンバージェンスを補正すれば、相異なる大きさのスクリーンに対してもコンバージェンス補正を満足するために多くの制御手段が要求される問題点がある。これを解決する一つの方法として、日本特許出願公開昭６１−２８１７９１及び米国特許第４,７５４,２０４にディジタル方式でコンバージェンスを補正する手段が開示されている。
図１に示した前記日本特許出願公開昭６１−２８１７９１及び前記米国特許４,７５４,２０４によれば、コンバージェンス補正に必要なデータをフィールドメモリ１に貯蔵して置いてアドレスエンコーダ２によりそのデータを出力する。フィールドメモリ１から出力されるデータはディジタル-アナログコンバータ８を通じてアナログ信号に変換されドライブ増幅器９に提供される。ドライブ増幅器９の出力は補正コイル１０に提供されてコンバージェンスを補正する。
【０００４】
【発明が解決しようとする課題】
ところが、前記日本特許出願公開昭６１−２８１７９１及び前記米国特許４,７５４,２０４ではフィールドに該当するデータを貯蔵するためにフィールドメモリが必要であるので集積度が低くなる問題点がある。そして、システムクロックの周波数変化、スクリーンの大きさの変化及び映写機とスクリーン間の距離の変化への対応が容易でないという短所を有する。
したがって、コンバージェンスをディジタル的に補正するが、リアルタイムに補正し外部要因の変化に容易に対応できるコンバージェンス補正回路が要求される。
本発明の目的は、ディジタル的かつリアルタイムにコンバージェンスを補正するコンバージェンス補正回路を提供することである。
本発明の他の目的は、前記コンバージェンス補正回路のコンバージェンス補正方法を提供することである。
【０００５】
【課題を解決するための手段】
前記目的を達成するために本発明のコンバージェンス補正回路は、画面長さに対応して第１レベル値で一定範囲を設定する座標発生部と、画面長さを所定等分に分ける区間決定部と、区間決定部により決まる各区間の分岐点ごとの値を計算する区間デコーダと、各区間の利得を貯蔵する区間利得調整部と、座標発生部の出力と区間デコーダの出力とを減算する減算器と、減算器の出力と区間利得調整部の出力とをかける掛け算器と、加算器の出力をアナログ値に変換するディジタル-アナログ変換器と、ディジタル-アナログ変換器の出力値によって画面のコンバージェンスを補正する補正コイルとを具備する。
【０００６】
望ましくは、画面長さは、水平同期信号または垂直同期信号の一周期を基準とし、座標発生部は、画面の大きさによって第１レベル値を変化させる。区間決定部は、画面を任意の個数に等分し、区間デコーダは、各区間の分岐点ごとの値を各分岐点での第１レベル値と同一に設定する。区間利得調整部は、外部から提供される各区間の利得を受信し、各区間の利得は、隣接した各区間ごとに任意の値を有する。
【０００７】
前記他の目的を達成するための本発明のコンバージェンス補正方法は、(A)段階ないし(G)段階を含む。(A)段階は、水平同期信号と垂直同期信号との一周期を第１レベル値で一定範囲に設定し、(B)段階は、水平同期信号と垂直同期信号との一周期を所定等分に分ける。(C)段階は、各区間の分岐点ごとの値を各分岐点での第１レベル値と同一に設定し、(D)段階は、各区間の利得を貯蔵する。(E)段階は、(A)段階の第１レベル範囲で各区間の分岐点ごとの値を減じ、(F)段階は、(E)段階の出力と(D)段階の各区間の利得とをかける。(G)段階は、(F)段階の出力をアナログ値に変換し、(H)段階は、(G)段階の出力値によって画面のコンバージェンスを補正する。
【０００８】
そしてコンバージェンス補正方法は、(F)段階後に、水平/垂直同期開始時に初期レベル値を設定する(i)段階と、各区間の分岐点ごとにそれぞれの分岐点での(F)段階出力を貯蔵し、それ以外の地点では貯蔵された出力と(F)段階の出力とを加える(ii)段階とをさらに具備する。
【０００９】
このような本発明によれば、ディジタル的かつリアルタイムにコンバージェンスを補正でき、画面の大きさによって座標範囲を変化させることができるために画面の大きさにとらわれることなく、そして画面ポジションの変化に対しても安定的にコンバージェンスを補正できる。そして、水平/垂直同期の周波数変化によって第１レベルの値を設定する勾配を異にできるために、入力される水平/垂直同期の周波数変化に対しても対応が容易である。
【００１０】
【発明の実施の形態】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的とを十分に理解するために、本発明の望ましい実施例を示す添付図面及び添付図面に記載した内容を参照する。
以下、添付した図面を参照して本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面について、同じ参照符号は同じ部材を示す。
【００１１】
図２は、本発明の一実施例に係るコンバージェンス補正回路２００を示す図面である。コンバージェンス補正回路２００は座標発生部２１０、区間決定部２２０、区間デコーダ２３０、区間利得調整部２４０、減算器２５０、掛け算器２６０、レベルシフタ２７０、加算器２８０、ディジタル-アナログ変換器２９０、増幅器３００及び補正コイル３１０を含む。図３はコンバージェンス補正回路２００の動作を説明する波形図であるが、図２の構成要素と共にその動作を説明している。
【００１２】
座標発生部２１０は、入力される水平同期信号と垂直同期信号H/V SYNCとの一周期の間に任意の値を有するように設定される。水平同期信号と垂直同期信号H/V SYNCとは画面の横長さと縦長さとを示す信号である。例えば座標発生部２１０が水平同期信号H SYNCの一周期を−１から１の値に設定すれば、座標発生部２１０の出力OUT１は図３のOUT１のように示される。もし、画面サイズが拡大されれば、例えば１.５倍に拡大されれば設定される値を−１.５から１.５の範囲に、そして画面サイズが縮少されれば、例えば０.５倍縮少されれば、設定される値を−０.５から０.５の範囲に定めることができる。
すなわち、座標発生部２１０は水平同期信号と垂直同期信号H/V SYNCとの一周期を−Nから＋Nまでの座標を生成させて出力する。ここで、Nは所定サイズの時に１.０であり、所定サイズをM倍に拡大する時に１.０×M倍である。
【００１３】
区間決定部２２０は水平同期信号と垂直同期信号H/V SYNCとの一周期を所定等分に分けて、例えば８等分に分けてA,B,C,…,H区間に区分する。区間決定部２２０の出力OUT２は図３のOUT２に示されている。本実施例では水平同期信号と垂直同期信号H/V SYNCとの一周期を８等方で分ける場合について説明しているが、最終出力の多様な変化要求に応じてその分割個数を変えることができる。
区間デコーダ２３０は各区間A,B,C,…,Hの分岐点ごとの値を計算するが、各区間A,B,C,…,Hの分岐点は−１,０,−０.７５,−０.５,−０.２５,０,０.２５,０.５,０.７５,１.０の値を有する。区間デコーダ２３０の出力OUT３は図３のOUT３に示されている。
区間利得調整部２４０は外部から提供される各区間A,B,C,…,Hの利得を貯蔵するが、例えば各区間A,B,C,…,Hは１.０,−１.０,１.０,−１.０,１.０,−１.０,１.０,−１.０の利得を貯蔵する。区間利得調整部２４０の出力OUT４は図３のOUT４に示されている。
【００１４】
減算器２５０は座標発生部２１０の出力OUT１と区間デコーダ２３０の出力OUT３とを減算し、その結果として、図３のOUT５に示したように、各区間A,B,C,…,Hの分岐点が０になるノコギリ歯波形を生じる。
掛け算器２６０は減算器２５０の出力OUT５と区間利得調整部２４０の出力OUT４とをかける。この例では、図３のOUT６に示したように、三角波形を生じる。
加算器２８０は掛け算器２６０の出力OUT６とレベルシフタ２７０の出力とを加算する。レベルシフタ２７０は各区間の最終時間を貯蔵する第１レジスタ２７１と初期レベル値を貯蔵する第２レジスタ２７２とより構成されるが、水平同期Hsyncの開始時に初期レベルを定めるために第２レジスタを出力し、他の時間では第１レジスタを出力する。この後、加算器２８０の出力はディジタル-アナログ変換器２９０を経てアナログ値に変換され、ディジタル-アナログ変換器２９０の出力は増幅器３００により増幅される。増幅器３００の出力は補正コイル３１０に提供されてコンバージェンスを補正する。
【００１５】
【発明の効果】
したがって、本発明のコンバージェンス補正回路２００は、画面を分割してその分割された画面のコンバージェンスを補正するためにディジタル的にそしてリアルタイムに動作する。そして、画面の大きさによって座標発生部２１０の一定範囲を変えることができるために、画面の大きさに拘わらずコンバージェンスを補正できる。画面ポジションの変化は画面大きさの変化のような方法で解決できるために、画面ポジションの変化に対しても安定的にコンバージェンスを補正できる。
入力される水平/垂直同期HV syncの周期が変化する時にも座標発生部は常に−Nから＋Nまで生成できるために、同期の周期変化に自動的に対応する。
【００１６】
本発明は図面に示した一実施例を参考にして説明したが、これは例示的なものに過ぎなく、本技術分野の通常の知識を有する者であればこれより多様な変形及び均等な他の実施例が可能であるということを理解するはずである。したがって、本発明の技術的保護範囲は特許請求範囲の技術的思想により決まらねばならない。
【図面の簡単な説明】
【図１】日本特許出願公開昭６１−２８１７９１及び米国特許第４,７５４,２０４に示された従来のコンバージェンス補正回路を示す図面。
【図２】本発明に係るコンバージェンス補正回路を示す図面。
【図３】図２のコンバージェンス補正回路の動作波形を示す図面。
【符号の説明】
２００ コンバージェンス補正回路
２１０ 座標発生部
２２０ 区間決定部
２３０ 区間デコーダ
２４０ 区間利得調整部
２５０ 減算器
２６０ 掛け算器
２７０ レベルシフタ
２８０ 加算器
２９０ ディジタル-アナログ変換器
３００ 増幅器
３１０ 補正コイル
【発明の属する技術分野】
本発明は半導体集積回路に係り、特にディジタル的かつリアルタイムにコンバージェンスを補正するコンバージェンス補正回路及びコンバージェンス補正方法に関する。
【０００２】
【従来の技術】
カラーテレビセット及びコンピュータモニターのコンバージェンス補正のために、従来は、水平及び垂直偏向信号より作られる補正信号を用いてアナログ的に処理してきた。
プロジェクトタイプカラーテレビセットでは、スクリーンが大きくなるにしたがって映写機とスクリーンとの距離が遠くなり、像が拡散していく。そして３チューブ方式のプロジェクトタイプカラーテレビセットのスクリーン表面が粗い場合には、許容されるミスコンバージェンスの範囲がかなり狭い。これらのために、高精密のコンバージェンス補正装置が必要になる。したがって従来のアナログ方式でコンバージェンスを補正するプロジェクトタイプカラーテレビセットでは、精密にコンバージェンスを補正するために多様な制御手段を装着しなければならない。
例えば、３チューブ方式のプロジェクトタイプカラーテレビセットのプロジェクションスクリーンの形態、すなわち、縦対横の比が変わればコンバージェンスの特性も変わる。これによりコンバージェンス再調整が必要になる。そして、アナログ方式でコンバージェンスを補正する場合に、多様な縦対横の比に合せるためにマニュアル制御する分離されたセットを使用する方法が提案されている。
【０００３】
しかし、このような方式でコンバージェンスを補正すれば、相異なる大きさのスクリーンに対してもコンバージェンス補正を満足するために多くの制御手段が要求される問題点がある。これを解決する一つの方法として、日本特許出願公開昭６１−２８１７９１及び米国特許第４,７５４,２０４にディジタル方式でコンバージェンスを補正する手段が開示されている。
図１に示した前記日本特許出願公開昭６１−２８１７９１及び前記米国特許４,７５４,２０４によれば、コンバージェンス補正に必要なデータをフィールドメモリ１に貯蔵して置いてアドレスエンコーダ２によりそのデータを出力する。フィールドメモリ１から出力されるデータはディジタル-アナログコンバータ８を通じてアナログ信号に変換されドライブ増幅器９に提供される。ドライブ増幅器９の出力は補正コイル１０に提供されてコンバージェンスを補正する。
【０００４】
【発明が解決しようとする課題】
ところが、前記日本特許出願公開昭６１−２８１７９１及び前記米国特許４,７５４,２０４ではフィールドに該当するデータを貯蔵するためにフィールドメモリが必要であるので集積度が低くなる問題点がある。そして、システムクロックの周波数変化、スクリーンの大きさの変化及び映写機とスクリーン間の距離の変化への対応が容易でないという短所を有する。
したがって、コンバージェンスをディジタル的に補正するが、リアルタイムに補正し外部要因の変化に容易に対応できるコンバージェンス補正回路が要求される。
本発明の目的は、ディジタル的かつリアルタイムにコンバージェンスを補正するコンバージェンス補正回路を提供することである。
本発明の他の目的は、前記コンバージェンス補正回路のコンバージェンス補正方法を提供することである。
【０００５】
【課題を解決するための手段】
前記目的を達成するために本発明のコンバージェンス補正回路は、画面長さに対応して第１レベル値で一定範囲を設定する座標発生部と、画面長さを所定等分に分ける区間決定部と、区間決定部により決まる各区間の分岐点ごとの値を計算する区間デコーダと、各区間の利得を貯蔵する区間利得調整部と、座標発生部の出力と区間デコーダの出力とを減算する減算器と、減算器の出力と区間利得調整部の出力とをかける掛け算器と、加算器の出力をアナログ値に変換するディジタル-アナログ変換器と、ディジタル-アナログ変換器の出力値によって画面のコンバージェンスを補正する補正コイルとを具備する。
【０００６】
望ましくは、画面長さは、水平同期信号または垂直同期信号の一周期を基準とし、座標発生部は、画面の大きさによって第１レベル値を変化させる。区間決定部は、画面を任意の個数に等分し、区間デコーダは、各区間の分岐点ごとの値を各分岐点での第１レベル値と同一に設定する。区間利得調整部は、外部から提供される各区間の利得を受信し、各区間の利得は、隣接した各区間ごとに任意の値を有する。
【０００７】
前記他の目的を達成するための本発明のコンバージェンス補正方法は、(A)段階ないし(G)段階を含む。(A)段階は、水平同期信号と垂直同期信号との一周期を第１レベル値で一定範囲に設定し、(B)段階は、水平同期信号と垂直同期信号との一周期を所定等分に分ける。(C)段階は、各区間の分岐点ごとの値を各分岐点での第１レベル値と同一に設定し、(D)段階は、各区間の利得を貯蔵する。(E)段階は、(A)段階の第１レベル範囲で各区間の分岐点ごとの値を減じ、(F)段階は、(E)段階の出力と(D)段階の各区間の利得とをかける。(G)段階は、(F)段階の出力をアナログ値に変換し、(H)段階は、(G)段階の出力値によって画面のコンバージェンスを補正する。
【０００８】
そしてコンバージェンス補正方法は、(F)段階後に、水平/垂直同期開始時に初期レベル値を設定する(i)段階と、各区間の分岐点ごとにそれぞれの分岐点での(F)段階出力を貯蔵し、それ以外の地点では貯蔵された出力と(F)段階の出力とを加える(ii)段階とをさらに具備する。
【０００９】
このような本発明によれば、ディジタル的かつリアルタイムにコンバージェンスを補正でき、画面の大きさによって座標範囲を変化させることができるために画面の大きさにとらわれることなく、そして画面ポジションの変化に対しても安定的にコンバージェンスを補正できる。そして、水平/垂直同期の周波数変化によって第１レベルの値を設定する勾配を異にできるために、入力される水平/垂直同期の周波数変化に対しても対応が容易である。
【００１０】
【発明の実施の形態】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的とを十分に理解するために、本発明の望ましい実施例を示す添付図面及び添付図面に記載した内容を参照する。
以下、添付した図面を参照して本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面について、同じ参照符号は同じ部材を示す。
【００１１】
図２は、本発明の一実施例に係るコンバージェンス補正回路２００を示す図面である。コンバージェンス補正回路２００は座標発生部２１０、区間決定部２２０、区間デコーダ２３０、区間利得調整部２４０、減算器２５０、掛け算器２６０、レベルシフタ２７０、加算器２８０、ディジタル-アナログ変換器２９０、増幅器３００及び補正コイル３１０を含む。図３はコンバージェンス補正回路２００の動作を説明する波形図であるが、図２の構成要素と共にその動作を説明している。
【００１２】
座標発生部２１０は、入力される水平同期信号と垂直同期信号H/V SYNCとの一周期の間に任意の値を有するように設定される。水平同期信号と垂直同期信号H/V SYNCとは画面の横長さと縦長さとを示す信号である。例えば座標発生部２１０が水平同期信号H SYNCの一周期を−１から１の値に設定すれば、座標発生部２１０の出力OUT１は図３のOUT１のように示される。もし、画面サイズが拡大されれば、例えば１.５倍に拡大されれば設定される値を−１.５から１.５の範囲に、そして画面サイズが縮少されれば、例えば０.５倍縮少されれば、設定される値を−０.５から０.５の範囲に定めることができる。
すなわち、座標発生部２１０は水平同期信号と垂直同期信号H/V SYNCとの一周期を−Nから＋Nまでの座標を生成させて出力する。ここで、Nは所定サイズの時に１.０であり、所定サイズをM倍に拡大する時に１.０×M倍である。
【００１３】
区間決定部２２０は水平同期信号と垂直同期信号H/V SYNCとの一周期を所定等分に分けて、例えば８等分に分けてA,B,C,…,H区間に区分する。区間決定部２２０の出力OUT２は図３のOUT２に示されている。本実施例では水平同期信号と垂直同期信号H/V SYNCとの一周期を８等方で分ける場合について説明しているが、最終出力の多様な変化要求に応じてその分割個数を変えることができる。
区間デコーダ２３０は各区間A,B,C,…,Hの分岐点ごとの値を計算するが、各区間A,B,C,…,Hの分岐点は−１,０,−０.７５,−０.５,−０.２５,０,０.２５,０.５,０.７５,１.０の値を有する。区間デコーダ２３０の出力OUT３は図３のOUT３に示されている。
区間利得調整部２４０は外部から提供される各区間A,B,C,…,Hの利得を貯蔵するが、例えば各区間A,B,C,…,Hは１.０,−１.０,１.０,−１.０,１.０,−１.０,１.０,−１.０の利得を貯蔵する。区間利得調整部２４０の出力OUT４は図３のOUT４に示されている。
【００１４】
減算器２５０は座標発生部２１０の出力OUT１と区間デコーダ２３０の出力OUT３とを減算し、その結果として、図３のOUT５に示したように、各区間A,B,C,…,Hの分岐点が０になるノコギリ歯波形を生じる。
掛け算器２６０は減算器２５０の出力OUT５と区間利得調整部２４０の出力OUT４とをかける。この例では、図３のOUT６に示したように、三角波形を生じる。
加算器２８０は掛け算器２６０の出力OUT６とレベルシフタ２７０の出力とを加算する。レベルシフタ２７０は各区間の最終時間を貯蔵する第１レジスタ２７１と初期レベル値を貯蔵する第２レジスタ２７２とより構成されるが、水平同期Hsyncの開始時に初期レベルを定めるために第２レジスタを出力し、他の時間では第１レジスタを出力する。この後、加算器２８０の出力はディジタル-アナログ変換器２９０を経てアナログ値に変換され、ディジタル-アナログ変換器２９０の出力は増幅器３００により増幅される。増幅器３００の出力は補正コイル３１０に提供されてコンバージェンスを補正する。
【００１５】
【発明の効果】
したがって、本発明のコンバージェンス補正回路２００は、画面を分割してその分割された画面のコンバージェンスを補正するためにディジタル的にそしてリアルタイムに動作する。そして、画面の大きさによって座標発生部２１０の一定範囲を変えることができるために、画面の大きさに拘わらずコンバージェンスを補正できる。画面ポジションの変化は画面大きさの変化のような方法で解決できるために、画面ポジションの変化に対しても安定的にコンバージェンスを補正できる。
入力される水平/垂直同期HV syncの周期が変化する時にも座標発生部は常に−Nから＋Nまで生成できるために、同期の周期変化に自動的に対応する。
【００１６】
本発明は図面に示した一実施例を参考にして説明したが、これは例示的なものに過ぎなく、本技術分野の通常の知識を有する者であればこれより多様な変形及び均等な他の実施例が可能であるということを理解するはずである。したがって、本発明の技術的保護範囲は特許請求範囲の技術的思想により決まらねばならない。
【図面の簡単な説明】
【図１】日本特許出願公開昭６１−２８１７９１及び米国特許第４,７５４,２０４に示された従来のコンバージェンス補正回路を示す図面。
【図２】本発明に係るコンバージェンス補正回路を示す図面。
【図３】図２のコンバージェンス補正回路の動作波形を示す図面。
【符号の説明】
２００ コンバージェンス補正回路
２１０ 座標発生部
２２０ 区間決定部
２３０ 区間デコーダ
２４０ 区間利得調整部
２５０ 減算器
２６０ 掛け算器
２７０ レベルシフタ
２８０ 加算器
２９０ ディジタル-アナログ変換器
３００ 増幅器
３１０ 補正コイル
Claims (8)
- 画面長さに対応して第１レベル値で一定範囲を設定する座標発生部と、
前記画面長さを所定等分に分ける区間決定部と、
前記区間決定部により決まる各区間の分岐点ごとの値を計算する区間デコーダと、
前記各区間の利得を貯蔵する区間利得調整部と、
前記座標発生部の出力と区間デコーダの出力とを減算する減算器と、
前記減算器の出力と区間利得調整部の出力とをかける掛け算器と、
水平同期開始時に初期レベル値と各区間の区間最終時間とを設定するレベルシフタと、
前記掛け算器の出力と前記レベルシフタの出力とを加算する加算器と、
前記加算器の出力をアナログ値に変換するディジタル-アナログ変換器と、
前記ディジタル-アナログ変換器の出力値によって前記画面のコンバージェンスを補正する補正コイルと、
を具備することを特徴とするコンバージェンス補正回路。 - 前記画面長さは、水平同期信号または垂直同期信号の一周期であることを特徴とする請求項１に記載のコンバージェンス補正回路。
- 前記座標発生部は、前記画面の大きさによって前記第１レベル値を変化させることを特徴とする請求項１に記載のコンバージェンス補正回路。
- 前記区間デコーダは、前記各区間の分岐点ごとの値を前記各分岐点での前記第１レベル値と同一に設定することを特徴とする請求項１に記載のコンバージェンス補正回路。
- 前記区間利得調整部は、外部から提供される前記各区間の利得を受信することを特徴とする請求項１に記載のコンバージェンス補正回路。
- 前記減算器は、前記各区間の分岐点ごとに０になる波形を生じることを特徴とする請求項１に記載のコンバージェンス補正回路。
- 前記レベルシフタは、
前記画面にディスプレイされる前記区間最終時間を貯蔵する第１レジスタと、
前記初期レベル値を貯蔵する第２レジスタと、
を具備することを特徴とする請求項１に記載のコンバージェンス補正回路。 - 水平同期信号と垂直同期信号との一周期を第１レベル値で一定範囲に設定する(A)段階と、
前記水平同期信号と垂直同期信号との一周期を所定等分に分ける(B)段階と、
前記各区間の分岐点ごとの値を前記各分岐点での前記第１レベル値と同一に設定する(C)段階と、
前記各区間の利得を貯蔵する(D)段階と、
前記(A)段階の前記第１レベル範囲で前記(C)段階の前記各区間の分岐点ごとの値を減ずる(E)段階と、
前記(E)段階の出力と前記(D)段階の前記各区間の利得とをかける(F)段階と、
前記(F)段階の出力をアナログ値に変換する(G)段階と、
前記(G)段階の出力値によって前記画面のコンバージェンスを補正する(H)段階と、を具備することを特徴とするコンバージェンス補正方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2000P-79188 | 2000-12-20 | ||
| KR1020000079188A KR100363096B1 (ko) | 2000-12-20 | 2000-12-20 | 디지털적으로, 그리고 실시간으로 컨버전스를 보정하는회로 및 그 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002218488A JP2002218488A (ja) | 2002-08-02 |
| JP4425501B2 true JP4425501B2 (ja) | 2010-03-03 |
Family
ID=19703326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001239491A Expired - Fee Related JP4425501B2 (ja) | 2000-12-20 | 2001-08-07 | ディジタル的かつリアルタイムにコンバージェンスを補正するコンバージェンス補正回路及びコンバージェンス補正方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6392369B1 (ja) |
| JP (1) | JP4425501B2 (ja) |
| KR (1) | KR100363096B1 (ja) |
| FR (1) | FR2818483B1 (ja) |
| NL (1) | NL1018125C2 (ja) |
| TW (1) | TW508612B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003222630A1 (en) * | 2002-04-19 | 2003-11-03 | Thomson Licensing S.A. | An auxiliary coil driver circuit for a cathode ray tube |
| KR100490407B1 (ko) * | 2002-07-12 | 2005-05-17 | 삼성전자주식회사 | Ｃｒｔ 포커스 보정 장치 및 방법 |
| KR100509502B1 (ko) | 2003-06-14 | 2005-08-22 | 삼성전자주식회사 | 컨버전스 출력용 ｄａｃ와 다이나믹 포커스 출력용ｄａｃ를 공유하는 영상 디스플레이 장치 |
| US7755938B2 (en) | 2004-04-19 | 2010-07-13 | Saifun Semiconductors Ltd. | Method for reading a memory array with neighbor effect cancellation |
| EP1696368B1 (en) * | 2005-02-28 | 2011-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| KR20070089340A (ko) * | 2006-02-28 | 2007-08-31 | 삼성전자주식회사 | 영상 표시 장치 및 그 제어 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61281791A (ja) * | 1985-06-07 | 1986-12-12 | Sony Corp | デイジタルコンバ−ジエンス装置 |
| EP0291924B1 (en) * | 1987-05-18 | 1994-08-03 | Hitachi, Ltd. | Convergence correction circuit |
| JPH0771195B2 (ja) * | 1987-05-18 | 1995-07-31 | 株式会社日立製作所 | 偏向歪補正回路 |
| JP3050986B2 (ja) * | 1992-02-26 | 2000-06-12 | 株式会社日立製作所 | ディジタルコンバーゼンス補正装置及びこれを用いた画像表示装置並びにコンバーゼンス補正データ作成方法及び装置 |
| KR0141232B1 (ko) * | 1993-08-31 | 1998-06-15 | 김광호 | 자동 디지탈 콘버젼스 보정방법 및 장치 |
| KR0135143B1 (ko) * | 1994-09-08 | 1998-04-22 | 구자홍 | 프로젝션 티브이(tv)의 디지탈 컨버젼스 보정회로 |
| KR100247152B1 (ko) * | 1997-09-04 | 2000-03-15 | 윤종용 | 프로젝션 티브이의 컨버전스 보정 장치 및 방법 |
| JP3658001B2 (ja) * | 1997-10-09 | 2005-06-08 | エヌイーシー三菱電機ビジュアルシステムズ株式会社 | デジタルコンバーゼンス補正装置及びディスプレイ装置 |
| KR20000026942A (ko) * | 1998-10-24 | 2000-05-15 | 구자홍 | 투사형 디스플레이장치의 자동 컨버젼스 보정장치 |
-
2000
- 2000-12-20 KR KR1020000079188A patent/KR100363096B1/ko not_active IP Right Cessation
-
2001
- 2001-05-07 US US09/850,542 patent/US6392369B1/en not_active Expired - Fee Related
- 2001-05-08 TW TW090110905A patent/TW508612B/zh not_active IP Right Cessation
- 2001-05-22 NL NL1018125A patent/NL1018125C2/nl not_active IP Right Cessation
- 2001-05-29 FR FR0106977A patent/FR2818483B1/fr not_active Expired - Fee Related
- 2001-08-07 JP JP2001239491A patent/JP4425501B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020049874A (ko) | 2002-06-26 |
| NL1018125C2 (nl) | 2004-11-16 |
| NL1018125A1 (nl) | 2002-06-21 |
| FR2818483A1 (fr) | 2002-06-21 |
| KR100363096B1 (ko) | 2002-12-05 |
| JP2002218488A (ja) | 2002-08-02 |
| US6392369B1 (en) | 2002-05-21 |
| TW508612B (en) | 2002-11-01 |
| FR2818483B1 (fr) | 2005-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6570611B1 (en) | Image display | |
| US6982730B2 (en) | Apparatus and method for correcting keystone distortion | |
| JP2001525640A (ja) | １つまたは２つ以上のプロジェクタを調節するための方法および装置 | |
| JP4425501B2 (ja) | ディジタル的かつリアルタイムにコンバージェンスを補正するコンバージェンス補正回路及びコンバージェンス補正方法 | |
| JP2004048758A (ja) | Ｃｒｔフォーカス補正装置及び方法 | |
| US5734233A (en) | Digital convergence apparatus | |
| JP2542591B2 (ja) | コンバ−ゼンス補正装置 | |
| JPH05119733A (ja) | 液晶表示装置 | |
| JP2532775B2 (ja) | 電子ズ―ム回路 | |
| JPH11252577A (ja) | コンバーゼンス補正装置 | |
| JP3509357B2 (ja) | ディジタルコンバーゼンス装置 | |
| JP3675351B2 (ja) | 画像表示装置 | |
| JPH0514912A (ja) | デイジタルコンバーゼンス装置 | |
| KR100281075B1 (ko) | 영상처리기기의 색오차 보정장치 및 방법 | |
| JPH11122562A (ja) | 画像補正装置 | |
| JP3049845B2 (ja) | コンバーゼンス補正信号発生装置 | |
| JPH1098738A (ja) | 色むら補正回路 | |
| JP3536398B2 (ja) | Ｃｒｔ表示装置 | |
| JP3336857B2 (ja) | ディジタルコンバーゼンス装置 | |
| JP2646762B2 (ja) | デイジタルコンバーゼンス装置 | |
| JPH0458690A (ja) | ディジタルコンバーゼンス装置 | |
| JPH08214323A (ja) | デジタルコンバーゼンス装置 | |
| JPH1175207A (ja) | デジタルコンバーゼンス補正方法及びデジタルコンバーゼンス補正装置 | |
| JPH0468688A (ja) | ディジタルコンバーゼンス補正装置 | |
| JPH0816120A (ja) | 画質均一性補正器及びこれを用いた映像機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060522 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070320 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070417 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |