KR930010002B1 - 영상표시용 비디오 장치 - Google Patents

영상표시용 비디오 장치 Download PDF

Info

Publication number
KR930010002B1
KR930010002B1 KR1019850006348A KR850006348A KR930010002B1 KR 930010002 B1 KR930010002 B1 KR 930010002B1 KR 1019850006348 A KR1019850006348 A KR 1019850006348A KR 850006348 A KR850006348 A KR 850006348A KR 930010002 B1 KR930010002 B1 KR 930010002B1
Authority
KR
South Korea
Prior art keywords
sample
video
electron beam
video information
signal
Prior art date
Application number
KR1019850006348A
Other languages
English (en)
Other versions
KR860002212A (ko
Inventor
빈센트 볼저 토마스
Original Assignee
알 씨 에이 라이센싱 코포레이션
글렌 에이취. 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 라이센싱 코포레이션, 글렌 에이취. 브르스틀 filed Critical 알 씨 에이 라이센싱 코포레이션
Publication of KR860002212A publication Critical patent/KR860002212A/ko
Application granted granted Critical
Publication of KR930010002B1 publication Critical patent/KR930010002B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/04—Colour television systems using pulse code modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/16—Picture reproducers using cathode ray tubes
    • H04N9/28—Arrangements for convergence or focusing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Picture Signal Circuits (AREA)
  • Television Systems (AREA)

Abstract

내용 없음.

Description

영상표시용 비디오 장치
제 1 도는 본 발명의 특징에 따른 디지탈 신호 처리 회로의 개략도.
제 2 도는 제 1 도 회로의 작동원리를 이해하는데 유용한 파형도.
* 도면의 주요부분에 대한 부호의 설명
21, 22 : 지연 회로 24 : 버퍼
31 : 판독 지연 계수기 35 : 파형
40 : 계수 제어 및 계수기 호로 42 : 버퍼
45 : 반전기 46 : 합산기
본 발명은 비디오 신호의 디지탈 처리에 관한 것으로서, 특히 라스터 왜곡과 수렴 오차를 제거하기 위해 비디오 신호를 지연시키는 것에 관한 것이다.
디지탈 칼라 텔레비젼 시스템은 설정된 비율. 즉, 예를들면 NTSC칼라 신호용 칼라 부반송파 주파수의 4배가 되는 14.32MHz에서 아날로그 비디오 신호를 샘플한다. 각 샘플의 신호 진폭은 아날로그 대 디지탈 변환기(ADC)에 의해 디지탈 값으로 변환한다. 디지탈화된 비디오 신호는 디지탈 대 아날로그 변환기(DAC)에 의해 아날로그 도메인으로 역변환된 후에, 칼라 음극선관의 전자총에 인가되는 적, 녹 및 청색 구동신호를 형성하도록 처리된다.
디지탈 및 아날로그 텔레비젼 수상기는 라스터 왜곡과 수렴 오차가 발생하기 쉽다. 측면 핀쿠션 왜곡같은 수평 수렴오차 및 라스터 왜곡은 음극선관 표시 스크린상의 3색을 수렴시키고 왜곡을 교정하기 위하여 주어진 수평 주사선에서 개별 칼라신호의 하나 혹은 다수를 선택적으로 지연시켜서 교정할 수 있다. 디지탈 시스템에서, 이 지연은 랜덤 억세스 메모리와 같은 저장소자에 디지탈 샘플을 클럭킹하고 설정된 다수의 클럭펄스후 RAM의 샘플을 클럭킹하여 성취될 수 있다. 이 기술은 비디오 정보 및 전체 비디오 주사선으로 하여금 음극선관 표시 스크린상에서 인접 디지탈 샘플 혹은 픽셀사이의 거리와 동일하게 보조를 맞추어 이동되게 한다.
실제적인 수렴 및 왜곡 오차는 비디오 정보가 규정된 공차내에서 교정을 제공하기 위하여 모든 샘플의 분수만큼 이동되는 것을 요구한다. 1984년 10월 10일 공고된 영국공보 출원번호 제2137849 A호에 대응하는 명칭 "라스터 왜곡 교정용 디지탈 비디오 처리 시스템"인 1983년 3월 31일, 티. 비.볼거에게 허여된 미국 특허출원번호 제480,907호에는 디지탈 샘플 저장소자에서 샘플을 판독해 내도록 멀터페이즈 클럭을 갖는 디지탈 텔레비젼 시스템이 기술되어 있다. 클럭의 위상은 소정의 라스터 왜곡이나 3색의 각각에 대한 수렴 교정에 필요한 샘플 지연량을 제공하도록 선택된다.
본 발명은 고정된 주과수와 단일 위상 클럭을 사용하는 디지탈 텔레비젼 시스템을 제공하며, 정확히 한정된 공차내에서 왜곡을 교정하기 위해 분수 샘플 지연의 등가를 제공한다.
본 발명에 따르면, 디지탈 부호화된 성분 비디오 신호 정보선에 대한 가변 지연장치가 디지탈 부호화된 비디오 신호 정보 선에서 다수의 디지탈 샘플중 최초 하나률 선택하는 회로를 포함하며, 상기 샘플은 다수의 가능값중 부호화된 진폭값을 갖는다.
회로는 제1샘플 진폭값의 제1분수를 포함하는 진폭값을 갖는 제1처리 샘플을 제공하기 위해 제1샘플을 처리한다.
회로는 제1샘플에 인접하여 위치한 제2디지탈 샘플을 선택한다.
소자는 제2샘플의 진폭값을 포함하는 제2분수를 포함하는 진폭값을 갖는 처리된 제2샘플을 제공하기 위하여 제2샘플을 처리한다. 제2분수는 제1분수의 1분수 보수이다.
회로는 제1샘플로부터 명확한 변위를 갖는 제3샘플을 형성하도록 제1 및 제2처리된 샘플을 결합한다.
제 1 도를 참조하면, 비디오 신호원(도시되지 않음)으로부터 아날로그 합성 비디오 신호는 아날로그 대 디지털 변환기(ADC)(10)에 인가된다. ADC(10)는 클럭 발생기(11)로 부터의 클럭 신호 주파수에 의해 결정된 샘플비율에서 디지탈 신호를 발생한다. 제 1 도의 회로는 칼라 부반송파 주파수의 4배와 동일한 샘플링 주파수를 사용한다. 3. 58MHz의 칼라 부반송파를 갖는 NTSC칼라 신호에 대한 샘플링 주파수는 14. 32MHz이다 ADC(10)는 8비트 디지탈 샘플을 제공하도록 도시되어 있으며, 이것에 의하여 28=256의 양자화 단계를 갖는 샘플을 발생시킨다. 디지탈화된 비디오 신호는 동기 분리회로(12)에 인가되며, 여기서 그것은 수평 및 수직 동기정보를 제거하도록 처리되며, 디지탈 코옴 필터(13)에 인가된다.
디지탈 코움 필터(13)는 휘도 및 색도 정보를 분리하고 디지탈 행렬 (15)에 대해 지정된 Y도전체상에 휘도 신호를 제공하는 휘도 처리 회로(14)에 휘도 정보를 인가한다. 디지탈 코움 필터(13)으로부터의 색도 정보는 색도 처리 회로(16)에 인가되며, 이것은 지정된 ICK 및 QCK 도전체상에서 클럭 발생기(11)로부터 적절히 위상화된 I 및 Q클럭 신호에 응답하여 I 및 Q칼라 신호를 발생시킨다. 도전체 I 및 Q상의 칼라 신호 I 및 Q는 디지탈 행렬(15)에 역시 인가되며, 이것은 도전체 DR, DG 및 DB상의 디지탈 적, 녹 및 청색 칼라 신호를 발생하기 위하여 휘도 신호와 I 및 Q칼라 신호를 결합한다.
각각의 디지탈 적, 녹 및 청색 칼라 신호는 디지탈 지연 회로에 인가된다. 제 1 도는 도전체 DB를 통하여 디지탈 청색 신호에 작용시키는 디지탈 지연 회로(20)를 자세히 도시한다. 디지탈 적 및 녹색 신호용의 유사한 지연 회로(21, 22)는 간단화를 위하여 블럭 다이어그램으로 도시되어 있다.
디지탈 행렬(15)은 8비트를 포함하는 디지탈 칼라 신호 샘플을 발생한다. 이들 샘플은 2개의 인접한 8비트 칼라 신호 샘플을 포함한 16비트 샘플쌍을 발생시키는 디지탈 청색 도전체를 통하여 버퍼(24)에 인가된다.
예를들면, 주어진 수평 주사선에서 연속 샘플 쌍은 디지탈 샘플 1 및 2, 샘플 2 및 3 및 샘플 3 및 4를 포함하며, 각각의 연속 샘플쌍은 이전의 샘플쌍에 포함되지 않았던 하나의 새로운 8비트 샘플을 포함한다. 그러므로,버퍼(24)는 디지탈 행렬(15)로부터의 디지탈 부호화된 비디오 정보 신호로부터 다수의 디지탈 입력 샘플중 제1 및 제2샘플을 선택하는 수단으로 작동한다. 16비트 샘플쌍은 기입 어드레스 발생기(26)에 의해 결정된 위치에서 랜덤 억세스 메모리(RAM)에 저장된다. 기입어드레스 발생기(26)는 도전체 WRCK를 통하여 클럭 발생기(11)에 의해 제공되는 기입 클럭 신호에 의해 증분된다. 기입 클럭 신호는 수평 귀선소거 기간중에 기입 어드레스 발생기 (26)에 기입 클럭 신호가 인가되는 것을 방지하는 게이트 회로(27)에 먼저 인가된다. 게이트 회로(27)는 동기 분리 회로(12)로부터의 신호에 응답하여 작동한다. 기입 어드레스 발생기(26)는 등기 분리 회로(12)에 의해 발생되는 수평리셋트펄스에 의해 각 수평 주사선을 리셋트 한다.
청색 비디오 신호의 지연은 RAM(25)으로부터 샘플쌍이 판독되기전에 RAM(25)에 설정된 다수의 샘플쌍을 기입하므로써 이루어진다. 샘플쌍은 기입 클럭비율 즉 14.32MHz에서 RAM(25)으로 기입되며, 이것은 약 70 나노세컨드마다 RAM(25)에 기입되는 하나의 샘플쌍에 대응한다. 샘플쌍이 RAM(25)에서 판독되기전에 RAM(25)에 기입되는 각 샘플쌍은 70나노 세컨드의 지연에 대응한다. 128샘플쌍을 수용하도록 구성된 RAM(25)은 128 샘플×70나노 세컨드/샘플=8.96μs의 최대 지연을 발생시킬 수 있다. 서로에 대해 어느 방향에서 디지털 적, 녹 및 청색 신호의 수평 이동을 제공하기 위해, 공칭 지연은 각 수평 주사선상에서 각 디지탈 색 신호에 제공된다. 각 색신호의 소정의 실제 지연량은 공칭지연에 비하여 지연을 감소시키거나 증분되어 제공된다. 제 1 도의 디지탈 지연 회로(20)에서, 64샘플×70나노세컨드/샘플에 대응하는 공칭 지연 4.48μs은 RAM(25)에 의해 발생되는 상대적인 샘플 이동의 최대양을 제공한다. 예를들면 디지탈 녹색 신호가 4.48μs의 공칭지연을 갖기 위하여 지연 회로(22)에 의해 처리된다면, 디지탈 지연 회로(20)에 의해 처리되는 청색 신호는 최대 4.48μs로 녹색 신호에 대하여 지연되거나, 청색 신호는 최대 4.48μs로 녹색 신호에 대해 우선하게 된다. 지연량은 샘플이 RAM(25)에 기입되는 시간에 비하여 RAM(25)으로부터 판독되는 시간에 의해 결정된다.
여기까지 언급된 신호 지연의 단위는 모든 많은 클럭펄스 즉, 70 나노 세컨드 단계에 의해 결정되어진다. 그러나, 실제 작동에서, 교정을 요구하는 라스터 왜곡이나 수렴양은 모든 많은 지연 단계에 대응하지 않으나, 소정의 공차나 명세서내에서의 수렴 혹은 왜곡 오차를 초래하도록 지연단계의 분수를 요구한다.
디지탈 지연 회로(20), 지연 회로(21 및 22)는 수렴 및 라스터 왜곡 오차를 정확하게 교정하기 위해 전체 지연단계의 분수양과 동일한 만큼을 제공하는 수단과 헙동한다.
본 발명의 일면에 따르면, 분수 지연 단계는 다음의 방법으로 작동하는 샘플 보간회로에 의해 성취된다.
주어진 비디오 표시 장치에 대한 라스터 왜곡(측면핀쿠션)량 및 수렴 오차는 비디오 표시장치의 조립중에 결정된다. 이 오차를 결정하는 한 기술은 실제 전자빔 도착 위치를 감지하기 위하여 여러 스크린 위치에 놓여진 포토다이오드를 사용한다. 오수렴이나 왜곡 오차가 없는 라스터를 발생시키기 위해 소정의 빔 도착 위치를 아는 것은 소정의 교정을 수행하기 위해 빔 도착 위치에서 필요한 시프트량의 결정을 인가한다. 이 시프트 정보는 비디오 표시 장치의 조립 또는 배치중에 판독 전용 메모리(ROM)(30)를 프로그램 하도록 사용된다. 각 수평 주사선의 각 디지탈 샘플에 대한 오수렴 및 왜곡 정보를 예시적으로 포함하는 ROM(30)은 특별한 비디오 표시 장치의 특정한 음극선관에 대하여 각기 프로그램된다.
주어진 수평 주사선에 대하여, 소정의 교정을 행하기 위해 필요한 청신호 지연량(공칭지연+혹은-지연시프트)이 확인된 도전체를 통하여 판독 지연 계수기(31)에 ROM(30)에 의해 프리셋트로서 제공된다. 판독 지연 계수기 (31)는 기입 클럭 신호에 의하여 증분되며 기입 클럭 펄스에 응답하여 출력 펄스를 발생하기 시작하고 그때 ROM(30)으로부터 프리셋트 샘플 지연 단계수가 이르게 된다. 판독 지연 계수기(31)로부터의 출력 펄스는 AND게이트(32)의 입력에 인가된다. AND게이트(32)의 다른 입력은 게이트(27)의 입력에 접속되며 이것은 기입 클럭 펄스이다. AND게이트(32)는 프리셋트 지연계수가 초과될때마다 가입 클럭펄스를 나타내는 출력 펄스를 발생한다. AND게이트(32)의 출력 펄스는 동기 분리 회로(12)로부터 신호에 의해 각 수평선을 리셋트하는 판독 어드레스발생기(33)에 인가된다. 판독 어드레스 발생기 (33)는 ROM(25)에 접속되며 AND게이트(32)로부터의 클럭 펄스의 주파수에서 RAM(25)의 특정한 샘플 위치를 엑세스한다.
샘플은 버퍼(24)로부터 RAM(25)에 기입된 순서, 즉, 선임 선출 순서로 판독 어드레스 발생기(33)에 의해 엑세스된 어드레스로 부터 RAM(25)을 판독한다. 판독 어드레스 발생기(33)는 기입 어드레스 발생기(26)보다 항상 늦으며 따라서 정보는 항상 판독 가능하다.
상술한 바와 같이, 다수의 클럭 펄스에 의해 RAM(25)으로부터 비디오 샘플 판독을 단지 지연하는 것은 정확하고 충분한 수렴 혹은 라스터 왜곡 교정을 제공하지 못한다. 한 클럭 펄스 지연에 의해 제공되는 지연의 분수와 동일한 지연을 갖는 것이 필요하다. 이 분수 지연은 제 2 도를 참조하여 설명될 샘플 보간에 의해 수행된다. 제 2 도는 아날로그 비디오 파형(35)의 부분을 도시한다. 파형(35)은 ADC(10)와 유사한, 예를들면 샘플 점(35a 내지 35f)에서, 아날로그 대 디지탈 변환기에 의해 디지탈 샘플된 것이다. 샘플 보간은 새로운 진폭값을 갖는 새로운 샘플로부터 인접한 샘플의 디지탈 진폭값의 분수를 결합한다. 예시적으로 선택된 분수는 1분수 보수를 포함하며, 즉, 인접 샘플쌍에 대하여 선택된 분수의 합계는 1로 합계되어야 한다.
제 2 도에서, 샘플점(35a 내지 35f)은 각기 시간(T1-T6)에서 발생하며, 각각 진폭값(S1내지 S6)을 갖는다.
샘플 보간의 예시로서, S1과 같은 샘플(35a)의 진폭, S2와 같은 샘플(35b)의 진폭등과 같은 인접 샘플의 진폭값은 결합되며, 예를들면 각 샘플에 대한 분수 계수로서 1/2을 사용한다. 합성 샘플은 S1과 S2사이에서 진폭 Sc을 갖는 샘플(36b)에 의해 도시되듯이, 원래 샘플 진폭의 중간인 진폭값을 갖는다. 제 2 도에서 샘플(36b 내지 36f)에 도시된 바와 같이, 합성 샘플이 원래 샘플에 대체하도록 사용된다면, 전체 샘플 기간의 반과 동일한 양에 의해 파형(36)에 대하여 시프트되거나 지연된 외형을 나타내는 새로이 엔코드된 파형(36)이 발생된다. 선택된 분수 계수는 시간 T1에 대하여 명백한 지연량을 결정한다. 예를들면, 진폭 S2의 1/8 및 진폭 S1의 7/8을 사용하는 것은 샘플주기 T1내지 T2에서 1/8의 명백한 지연을 발생한다.
마찬가지로, 비디오 정보의 수평선의 인접 디지탈 샘플이 1분수 보수 계수를 사용하는 상기에 설명된 방법으로 결합되며, 단지 적절한 분수 계수를 선택함에 의하여, 가능한한 작은 중분으로 비디오 정보를 시프트시키는 것이 가능하다.
선택된 계수의 분수 부분의 다수는 더 작고 명백한 지연단계를 가능하게 한다.
제 1 도에 도시된 바와 같은 응용에서는, 각 수평 주사선에 대한 전체 및 분수 지연 주기수는 각선의 비디오신호 정보에 대한 수평 개시점을 설정하기 위하여 ROM(30)에 저장된다. 상술한 바와 같이, 전체 지연 주기수는 샘플이, RAM(25)으로부터 판독되기 시작할때를 결정하기 위해서, 프리셋트 도전체를 통하여 판독 지연계수기(31)에 인가된다. 분수 지연계수를 표시하는 3비트 디지탈 워드는 계수 제어 및 계수기회로(40)에 인가되며, 이것은 차례로 3비트 디지탈 워드를 샘플 보간기 회로(41)에 인가한다. 샘플 보간기 회로(41)는 버퍼(42), 시프트 및 부가 회로(43, 44). 반전기(45) 및 합산기(46)로 구성된다. 버퍼(42)는 RAM(25)으로부터의 16비트 샘풀쌍을 시프트 및 부가 회로(43 및 44)에 각각 인가되는 2개의 8비트 샘플로 재형성한다. 계수 제어 및 계수기 회로(40)의 3비트 워드는 시프트 및 부가회로(43)와 반전기 (45)에 인가된다. 디지탈 워드값은 시프트 및 부가 회로(43)에 의해 요구되는 디지트 시프트 수를 결정한다. 반전기(45)는 시프트 및 부가 회로(44)에 인가되는 1분수 보수 계수를 나타내는 디지탈 워드를 형성하고 디지트 시프트수를 결정한다. 시프트 및 부가회로(43, 44)는 그들의 각 분수계수에 의해 버퍼 (42)로부터 샘플값을 증배하는 기능을 수행한다. 이것은 3비트 워드로 표시되는 계수에 근거한 디지탈 샘플 비트의 적당한 수를 시프트하며 성취된다. 비트를 시프트시키는 것은 전체 샘플주기의 1/8과 동일한 지연 중분으로 8비트 디지탈 샘플을 이동하게 한다. 따라서, 8.75나노 세컨드의 명백한 지연 중분이 가능하다. 시프트 및 부가회로(43, 44)의 출력은 합성 지연 교정 비디오 정보 샘플을 형성하도록 합산기(46)에 의해 결합된다. 14.32MHz샘플 비율에서 발생하는 지연 교정 디지탈 데이타를 구비하는 합산기(46)로부터의 출력 신호는 디지탈 데이타를 아날로그 청색 구동 신호로 변환하는 디지탈 대 아날로그(DAC) 변환기(47)에 인가된다. 청색구동 신호는 소정의 청색용 전자빔을 발생시키는 키네스코프 혹은 음극선관 구동 회로에 인가된다.
마찬가지로, 지연 회로(21,22)의 출력은 디지탈 대 아날로그 변환기(50) 및 (51)에 각각 인가되며, 이것은 적 및 녹색 구동신호를 발생한다.
그러므로, 계수 제어 및 계수기 회로(40)는 제1 및 2디지탈 샘플이 결합되는 방식을 결정하는 수단을 작동한다.
버퍼 (42), 시프트 및 부가 회로(43 및 44), 및 합산기(46)는 제3샘플을 형성하기 위해 제1 및 2디지탈 입력샘플을 처리하는 수단을 형성하기 위해 결할된다. 시프트 및 부가회로(43)는 하나의 픽셀 진폭의 변화를 결정하고, 시프트 및 부가 회로(44)는 인접 픽셀의 진폭 변화를 결정한다.
단일 분수 계수쌍을 이용하는 상술의 보간법은 주어진 수평 주사선의 각 샘플에 동일한 지연량을 제공한다. 이것은 라스터 센터링(centering)과 같은 어떤 형태의 교정에는 적합하지만 다른 형태의 오수렴 혹은 왜곡오차는 주어진 수평 주사선에 따라 다른 위치에 대하여 다른 양의 교정이나 샘플지연을 요구한다. 예들들면, 오수렴은 수평선의 중심보다 끝부분에서 더 심하다. 마찬가지로 측면 핀쿠션 왜곡은 음극선관 표시 장치의 멀리에서는 심하게 감소된다. 이것은 주어진 수평주사선에 대하여 가변적인 샘플 지연량을 요구한다. 샘플과 샘플사이의 지연 변화량은 비교적 작으므로, 분수 계수를 변화하여 소정의 가변적인 지연을 성취할 수 있다.
지연 변화의 비율(계수 변화 사이에서 발생하는 디지탈 샘플수)과 지연 변화 방향(지연이 증분 흑은 감소되든지간에)는 회로 조립 및 배열중에 얻어진 오차 측정의 결과로써 ROM(30)에 역시 프로그램된다. 계수 변화 및 지연 변화 방향 데이타는 계수 제어 및 계수기 회로(40)에 인가된다. 이 지연변화 데이타는 차례로 샘플보간기 회로(41)의 작동을 제어하는 계수 계수기를 증분시키거나 감소시킨다. 계수 제어 및 계수기회로(40)의 계수 계수기가 각기 상측 흑은 하측 제한으로 증감할 때, 출력 신호는 전진/유지 제어 회로(52)에 인가된다.
계수 계수기가 상측 제한으로 증분할 때, 전진/유지 제어 회로(52)는 한 샘플 어드레스에 의해 판독 어드레스 발생기(33)를 증분시킨다. 이것은 AND게이트(32)로부터의 클럭 펄스에 응답하여 발생하는 정상 어드레스 증분에 부가된다.
마찬가지로, 계수 계수기가 하한으로 감소될 때, 전진/유진제어회로(52)는 판독 어드레스 발생기가 클럭 펄스기간에 대하여 증가되는 것을 방지한다. 이것은 전진/유지제어회로(52)를 효과적으로 리셋트 시킨다.
아날로그 방법으로, 칼라 비디오 카메라의 적, 녹 및 청색 픽업 장치의 오프셋과 주사 차이는 샘플 보간에 의해 명백한 신호 지연의 상기 기술을 이용하여 보상될 수 있다. 카메라 조립시에 ROM이 프로그램될 수 있으며 이것은 각 수평주사선에 대한 직절한 교정량을 제공한다.
ROM(30), 판독 지연 계수기(31) 게이트(32), 판독 어드레스 발생기(33), 계수 제어 및 계수기 회로(40), 샘플 보간기 회로(41), 및 전진 유지 제어 회로(52)는 제1 및 2디지탈 입력 샘플에 대해 확실한 공간 변위를 갖는 제3샘플을 형성하기 위해 제1 및 2디지탈 입력 샘플을 조합하는 수단으로 작동한다.
상술의 샘플 보간 기술은 매우 적은 공차내에서 오수렴 및 라스터 왜곡 오차를 교정하기 위해 적은 증분의 디지탈화된 비디오 신호의 명백한 지연을 제공하며, 그에 의하여 본 발명에 따라 설명된 장치를 고해상 음극선관용으로 할수 있게 한다.

Claims (7)

  1. 디지탈 부호화된 비디오 정보 신호를 나타내는 영상을 표시하기 위한 비디오 장치로서, 상기 영상을 공간적으로 시프트시키기 위한 수단은 상기 디지탈 부호화된 비디오 정보 신호로부터, 디지탈 입력 샘플이 다수의 가능값으로부터 부호화된 진폭값을 갖는, 다수의 디지탈 입력 샘플중 제1 및 2샘플을 선택하는 수단(33)과, 상기 제1 및 제2디지탈 입력 샘플에 상응하는 상기 영상의 위치 부분에서 확실한 시프트로 나타나는 상기 제1및 제2디지탈 입력 샘플에 대해 확실한 공간적 변위를 갖는 제3샘플을 형성하기 위해 상기 제1 및 제2디지탈 입력 샘플을 결합하는 수단(41)을 포함하는 영상 표시용 비디오 장치에 있어서, 상기 제1 및 제2디지탈 입력 샘플을 결합하는 수단은 상기 영상의 바람직한 위치 시프트를 나타내는 영상 시프트 정보 신호에 응답하여 제1 및 제2디지탈 입력 샘플이 상기 영상의 바람직한 위치 시프트 결과로 상기 제3샘플을 얻기 위해 결합되는 방식을 결정하는 수단(43, 44)을 구비하는 것을 특징으로 하는 영상 표시용 비디오 장치.
  2. 제 1 항에 있어서, 상기 제1 및 제2디지탈 입력 샘플이 결합되는 결정하는 수단(43, 44)은 상기 영상시프트 정보 신호에 응답하여 제1 및 제2분수 샘플 계수를 발생하는 수단(40)과, 상기 제3샘플을 형성하기 위해 각각 제1 및 제2분수 샘플계수에 응답하여 제1 및 제2디지탈 입력 샘플을 처리하는 수단(46)을 구비하는 것을 특징으로 하는 영상 표시용 비디오 장치.
  3. 제 2 항에 있어서, 상기 제1 및 제2분수 샘플 계수의 합은 1분수 보수를 형성하는 것을 특징으로 하는 영상 표시용 비디오 장치.
  4. 제 1 항에 있어서, 상기 디지탈 부호화된 비디오 신호는 비디오 정보의 수평 주사선을 포함하는 것을 특징으로 하는 영상 표시용 비디오 장치.
  5. 제 2 항에 있어서, 상기 제1 및 제2디지탈 입력 샘플을 처리하는 상기 수단(46)은 각각의 상기 제1 및 제2분수 샘플 계수로써 상기 제1 및 제2디지탈 입력 샘플의 진폭 가중치를 제공하는 수단(43,44)을 구비하는 것을 특징으로 하는 영상 표시용 비디오 장치.
  6. 디지탈 부호화된 성분 비디오 정보 신호에 응답하여 전자 빔을 발생시키고 상기 전자 빔이 충돌할때 광출력을 발생하는 발광 표시 스크린을 갖는 수단과, 상기 발광 표시 스크린상에 상기 전자빔의 빔도착 위치를 교정하는 수단을 갖는 음극선관을 포함하는 비디오 장치로서 제1디지탈 부호화된 성분 비디오 정보 신호로부터 적어도 2개의 샘플을 선택하는 수단(24)과, 상기 발광 표시 스크린상에 전자빔의 도착 에러를 가르키는 신호를 제공하는 수단을 포함하는 영상 표시용 비디오 장치에 있어서, 상기 전자빔 도착 에러 신호에 응답하여 결정된 값을 갖는 다수의 샘플 진폭 변경 계수를 발생하는 수단(40)과, 다수의 진폭 변경된 샘플을 제공하기 위해 상기 진폭변경 계수를 상기 선택된 샘플에 인가하는 수단과, 상기 제1디지탈 부호화된 성분 비디오 정보 신호의 비디오 정보 신호로부터, 상기 전자빔의 도착 에러를 교정하는 확실한 공간 변위를 갖는 비디오 정보 성분을 포함하는 상기 디지탈 부호화된 성분 비디오 정보 신호를 형성하기 위해 상기 진폭 변경된 샘플을 결합하는 수단(30,31,32,33,40,41,53)을 포함하는 것을 특징으로 하는 영상 표시용 비디오 장치.
  7. 비디오 정보 신호를 나타내는 영상을 형성하기 위해 표시 스크린상에 충돌하는 전자빔을 발생하는 음극선관을 갖는 비디오 장치로서, 상기 신호는 다수의 비디오 정보 픽셀을 포함하며, 장치는 상기 표시 스크린상의 영상에 대해 설정량의 수평 전자 빔 도착 위치 오차를 교정하는 영상 표시용 비디오 장치에 있어서, 소정량의 수평 전자빔 도착 위치 오차 시간 지연을 상기 다수의 비디오 정보 픽셀에 제공하며, 소정량의 수평 전자빔 도착 위치 오차 교정을 상기 영상에 나타내는 수단(30)과, 상기 소정량의 시간 지연에 대해 시간지연의 증가 또는 감소에 상응하는 시간 지연의 픽셀 위치의 정수와 같은 다수의 지연된 비디오 정보 픽셀에 부가량의 수평 전자빔 도착 위치 오차 시간 지연을 상기 설정량의 수평 전자 빔 도착 위치 오차에 따라 제공하는 수단(33)과, 상기 다수의 비디오 정보 픽셀중 제1 및 제2비디오 정보 픽셀을 디지탈로 선택하는 수단(33)과, 상기 설정량의 수평 전자빔 도착 위치 에러에 교정을 실제적으로 제공하는 상기 소정량의 시간 지연에 대해 시간 지연의 증가 또는 감소에 상응하는 시간 지연의 분수 픽셀 위치를 나타내는 상기 다수의 비디오 정보 픽셀에 확실한 양의 시간 지연을 제공하기 위해 상기 다수의 비디오 정보 픽셀중 제1 및 2픽셀을 상기 설정량의 수평 전자빔 도착 위치 에러에 따라 결합하는 수단(41)을 포함하는 것을 특징으로 하는 영상 표시용 비디오 장치.
KR1019850006348A 1984-08-31 1985-08-31 영상표시용 비디오 장치 KR930010002B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US64598484A 1984-08-31 1984-08-31
US645.984 1984-08-31
US645,984 1984-08-31

Publications (2)

Publication Number Publication Date
KR860002212A KR860002212A (ko) 1986-03-26
KR930010002B1 true KR930010002B1 (ko) 1993-10-14

Family

ID=24591259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850006348A KR930010002B1 (ko) 1984-08-31 1985-08-31 영상표시용 비디오 장치

Country Status (6)

Country Link
EP (1) EP0176240B1 (ko)
JP (1) JPH084324B2 (ko)
KR (1) KR930010002B1 (ko)
CA (1) CA1256982A (ko)
DE (1) DE3576627D1 (ko)
HK (1) HK42195A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0427436B1 (en) * 1989-11-09 1996-12-27 Ikegami Tsushinki Co., Ltd. Registration and contour correction circuit and method for solid-state camera

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4600945A (en) * 1983-03-31 1986-07-15 Rca Corporation Digital video processing system with raster distortion correction

Also Published As

Publication number Publication date
KR860002212A (ko) 1986-03-26
HK42195A (en) 1995-03-31
JPS6170863A (ja) 1986-04-11
DE3576627D1 (de) 1990-04-19
EP0176240B1 (en) 1990-03-14
CA1256982A (en) 1989-07-04
EP0176240A1 (en) 1986-04-02
JPH084324B2 (ja) 1996-01-17

Similar Documents

Publication Publication Date Title
US5170152A (en) Luminance balanced encoder
US4600945A (en) Digital video processing system with raster distortion correction
NO151913B (no) Styreanordning for katodestraaleroer
EP0427436B1 (en) Registration and contour correction circuit and method for solid-state camera
US4771334A (en) Digital video delay by sample interpolation
CA1233245A (en) Raster distortion correction for progressive scan television system
US4673847A (en) Color monitor with improved digital convergence
EP0652671A2 (en) Mapping colour digital image
KR930011968B1 (ko) 디지탈 수직 비임 랜딩 보정 회로
KR930010002B1 (ko) 영상표시용 비디오 장치
US4458263A (en) Video signal processing circuit for a color television receiver
JP2533231B2 (ja) 表示システム用補償装置
CN1199473C (zh) 电视接收机中的会聚校正装置
US4910681A (en) Multi-functionality television testing signal generator using digital scheme
JPS631792B2 (ko)
NL8204807A (nl) Kleurentelevisiebeeldweergeefinrichting.
US4647822A (en) Television camera
CA1315028C (en) Digital convergence system
JP2552741B2 (ja) レジストレーション補正回路
KR100189924B1 (ko) 색보정단에서 감마값 측정방법, 실시간 감마값 처리방법 및 그에 적합한 장치
CN1012660B (zh) 利用取样内插的数字视频延迟
US4544947A (en) Adjustment-free drive circuit for color television picture tubes
EP0624974A1 (en) Method and circuit of mixing video signals
JPS61237587A (ja) ラスタ−および／または画面シエ−デイング補正用の補正信号の発生方法
JPS61114674A (ja) テレビジヨン受像機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030918

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee