CN1012660B - 利用取样内插的数字视频延迟 - Google Patents
利用取样内插的数字视频延迟Info
- Publication number
- CN1012660B CN1012660B CN 85105720 CN85105720A CN1012660B CN 1012660 B CN1012660 B CN 1012660B CN 85105720 CN85105720 CN 85105720 CN 85105720 A CN85105720 A CN 85105720A CN 1012660 B CN1012660 B CN 1012660B
- Authority
- CN
- China
- Prior art keywords
- sampling
- delay
- video information
- time delay
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Images
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
电视显示设备的一种会聚和校正的布置,它包括数字信号延迟电路,这个电路采用了样本插值方法,在外观上提供出相当于整个采样周期的分数部分的信号延迟。相邻几个数字样本分别乘以分数系数后再合并,这几个分数之和为1。分数系数的选择决定了最小的延迟增量。对于给定的水平扫描线,整个样本延迟周期数和起始分数系数都在装配或调整这电视显示设备时由存在存储器件内的信息所提供。
Description
本发明是关于视频信号的数字处理,特别是关于为了消除光栅失真和会聚误差而采用的视频信号延迟。
数字彩色电视设备以预定的速率例如为14.32兆赫,对模拟视频信号进行取样,对于美国国家电视制式委员会(NTSC)规定的彩色信号来说,这速率是彩色副载频的四倍,每个取样的信号振幅由模/数变换器(ADC)变换成数字值。数字化的视频信号经过处理形成红、绿、兰三色驱动信号,由数/模变换器(DAC)变回模拟信号后,再被送至彩色显象管的阴极。
数字和模拟两种电视接收机都会发生光栅失真和会聚误差。行的会聚误差和光栅失真,例如边缘的枕形失真,可以有选择地在给定的行扫描线上,把一个或多个单独的彩色信号经过延迟而校正过来,以使三种颜色会聚在显象管的屏幕上。在数字系统中,可用下法来完成这种延迟,即把数字取样值打入例如随机存取存储器(RAM)一类的存储装置内,经过预定数目的时钟脉冲后,再把这些取样值取出。这种方法能使视频信息,且因此能使全部视频扫描线,能在显象管屏幕上移动若干步长,步长等于相邻两数字取样(或象素)之间的距离。
实际的会聚误差和失真误差可能要求视频信息移动整个取样的几分之一,以便把误差校正到规定的容差范围内。1983年3月31日由T·V·Bolger申请的美国专利申请序号№·480,907,题目为“带有校正光栅失真的数字视频处理系统”的专利中,描述了一个数字电视系统,它有一个多相时钟,用来从数字取样存储装置中读出
取样值。时钟的相位是可以选择的,以便按照所期望光栅失真或会聚校正,提供三种颜色中每一色的取样延迟量。
本发明提供的数字电视设略,是利用一个固定频率和单相的时钟,还能给出分数(franction)的取样延迟,以便把失真校正到严格限定的容差范围内。
依照本发明,对于一行已数字编码的分量视频信号信息的可变延迟装置,它包括从一行已数字编码的视频信号信息中,选出若干数字取样中的第一个取样值的电路,该取样具有若干可能值中的一个值的已编码的振幅值。
一个电路处理该第一取样,以提供第一个已处理的取样,它的振幅值含有第一取样振幅值乘以第一个分数。
还有一个电路选取位于第一取样邻近的第二数字取样。
一些单元处理第二取样,以提供第二个已处理的取样,它的振幅值含有该第二取样振幅值乘以第二分数。第二分数是第一分数对1的互补分数。
再有一个电路把第一和第二已处理的取样合并起来,以形成第三取样,第三取样具有来自于第一取样的视在位移。
在附图中,图1是依照本发明一个方面的数字信号处理电路的简图;
图2示出两个波形,这对理解图1电路的工作原理是有用的。
现参看图1,从视频信号源(图中未画)来的模拟复合电视信号被加至模/数变换器(ADC)10。ADC10产生出数字信号,其取样率决定于时钟发生器11来的时钟信号频率。为了说明起见,图1电路采用的取样频率等于NTSC彩色信号的彩色副载波频率
3.58兆赫的四倍,即取样频率为14.32兆赫。ADC10图示出了能提供8位数字取样,因此产生的取样具有28=256量化级。数字化视频信号加至同步分离电路12,在此经处理分离出行和场同步信息,上述视频信号还加至数字梳状滤波器13把亮度和色度信息分开,且把亮度信息信息送至亮度处理电路14,后者用导线Y提供亮度信号至数字矩阵15。从数字梳状滤波器13来的色度信息被送至色度处理电路16,后者根据时钟发生器11来的、在导线ICK和QCK上的适当整相的I和Q时钟信号,产生出I和Q色信号。导线I和Q上的I和Q色信号也被送至数字矩阵15,后者合并亮度信号和I及Q色信号,分别在导线DR、DC和DB上产生出数字红、绿、兰色信号。
数字红、绿、兰的每一彩色信号分别送至一个数字延迟电路。图1详细地示出数字延迟电路20,它作用于通过导线DB来的数字兰色信号。为简单起见,对于数字红及绿色信号的相同延迟电路21和22只表示成框图的形式。
数字矩阵15产生出数字彩色信号取样,为了说明起见,假定这是8位的取样。这些取样通过数字兰信号导线DB被送至缓冲器24,它产生出含有两个相邻8位彩色信号取样的16位取样对。例如,在给定行扫描线上相继的取样对可含有数字取样1及2、取样2及3、和取样3及4,以致每一相继取样对中都有一个不包括在前一取样对内的新的8位取样。该16位取样对被存入随机存取存储器(RAM)25中由写入地址发生器26所决定的位置中。写入地址发生器26是由时钟发生器11通过导线WRCK提供的写入时钟信号给以增量。写入时钟信号首先送至门电路27,后者在行消隐期间,阻止写入时
钟信号进入写入地址发生器26。门电路27根据由同步脉冲分离电路12来的信号产生动作。写入地址发生器26根据行复位脉冲来复位每一行扫描线,这个行复位脉冲也可以由同步脉冲分离器12产生。
兰色视频信号的延迟是这样完成的,在读出RAM25任一取样对以前,先把预定数目的取样对写入到RAM25内。这些取样对是以写入时钟速率即14.32兆赫写入RAM25,差不多相当于每70毫微秒有一个取样对写入RAM25中。于是在RAM25读出取样对以前,写入RAM25内的每一取样对相当于延迟70毫微秒。图中的RAM25能储存128对取样,因此,它能产生的最大延迟为128个取样×70毫微秒/取样=8.96微秒。为了使数字红、绿、兰色信号能彼此在两个方向作水平移动,对于每一数字彩色信号,在每一行扫描线上,可提供一标称的延迟。每一彩色信号所需实际的延迟量于是可通过在该标称延迟上增加或减少延迟来供给。对于图1的延迟电路20,标称延迟为4.48微秒,相当于64个取样×70毫微秒/取样,它给出由RAM25能够产生的最大相对取样移动量。例如,如果由延迟电路22处理的数字绿色信号具有标称延迟4.48微秒,则由延迟电路20处理的兰色信号,相对于绿信号而言,可以最大延迟4.48微秒,或者兰色信号能超前绿色信号最多4.48微秒。延迟量的大小决定于取样由RAM25读出的时间相对于该取样写入RAM25的时间。
以上讨论的信号延迟单位是由时钟脉冲的总数决定的,即步长为70毫微秒。然而在实际操作中,需要校正的会聚或光栅失真量可能不与这延迟步长的整倍数相当,为使会聚误差或失真误差不超出容差规定的范围,可能需要一个分数的延迟步长。
延迟电路20、21和22与提供整个延迟步长分数量的手段结合起来,以便精确地校正会聚误差和光栅失真误差。依照本发明的一个方面,分数延迟步长是通过下述方式动作的取样内插电路来实现的。
对一给定的电视显示设备来说,在装配这台电视显示设备时,已能决定会聚误差和光栅失真量(例如边缘的枕形失真)。决定这误差的一种方法采用放在屏幕的不同位置的光电二极管,以感受实际电子束的落点位置。为了产生一个没有会聚误差或失真误差的光栅由于知道了所需的电子束落点位置,就能确定电子束落点位置中所需偏移的量,以便完成所需的校正。在装配或调整电视显示设备时,用这个移动信息为只读存储器(ROM)30编程。内含有对每一行扫描线的每个数字取样的会聚误差和失真的信息的ROM30,对于特定电视显示设备的特定显象管被单独编程。
对于给定的行扫描线,为了得到期望校正所需要的兰信号的延迟量(标称延迟加或减延迟移动)由ROM30经过导线PRESET(预置)加至读出延迟计数器31。读出延迟计数器31根据写入时钟信号的增值,当达到从ROM30来的预置取样延迟步长的数目时,按照写入时钟脉冲开始产生输出脉冲。读出延迟计数器31的输出脉冲被送至“与”门32的输入端。“与”门32的另一输入端连接到门27的输入端,这输入端即是写入时钟脉冲。于是一旦超过预置延迟计数时,“与”门32就产生代表写入时钟脉冲的输出脉冲。“与”门32的输出脉冲送至读出地址发生器33,后者由同步分离器12来的信号复位每一条行扫描线。读出地址发生器33接至RAM25,且以“与”门32来的时钟脉冲的频率访问RAM25的特定取样位置。按照取样值从缓冲器24写入RAM25的次序,由读出
地址发生器33所访问的地址读出RAM25中的取样,即按先入先出的次序读出。读出地址发生器33总是滞后于地址发生器26,所以总能读出信息。
如前所述,对RAM25中视频取样的读出,仅延迟时钟脉冲的整倍数不足以精确地校正会聚失真或光栅失真。需要有一个等于一个时钟脉冲延迟的几分之一的延迟。这个分数延迟可由取样内插来实现,将参考图2来说明之。图2表示模拟视频波形35的一部分。波形35直观地表明它被一类似于ADC10的模/数变换器数字取样,例如取样点为35a-f。取样内插是将相邻两取样数字振幅值各乘一分数后再合并,形成一个有新振幅值的新取样。这两个分数直观地选成1的互补分数,即相邻取样对所选定的两个分数之和应为1。
在图2中,取样点35a-f分别出现在时间T1-T6,且各有振幅值S1-S6。当说明取样内插时,例如采用 1/2 作为每个取样的分数系数,合并相邻两取样的振幅值,例如使取样35a的振幅S1和取样35b的振幅S2合并。合成的取样振幅值将介于原来两取样振幅之间,如取样36b所示,它具有介于S1及S2之间的振幅Sc。如果用合成的取样代替原来的取样,如图2中的取样36b-36f所示,其效果是产生出一个新的已编码波形36,对于波形35出现了偏移或延迟了整个取样周期的一半。所选的分数系数将决定对时间T1的延迟量。例如,对振幅S1采用7/8,而对振幅S2采用1/8,则产生的延迟将为取样周期T1至T2的1/8。
同样,如果视频信息的行扫描线上的相邻数字取样,利用对1的互补分数系数按上述方式合并,只要选择合适的分数系数,就有可能把视频信息偏移一个所需要的那样小的增量。被选系数的分数值愈大,
结果可能得出的延迟步长就愈小。
例如在图1所示的应用中,每一行扫描线的整数和分数延迟周期数都存入ROM30中,以便对每一行的视频信号信息建立行起始点。如上所述,为了决定取样在什么时候开始从RAM25读出,整数延迟周期是通过导线PRESET加于读出延迟计数器31上。一个代表分数延迟系数的三位的数字字送至系数控制和计数器电路40,后者把这三位数字字又送至取样内插电路41。内插电路41包括缓冲器42、偏移相加电路43及44、反相器45以及加法器46。缓冲器42把RAM25来的16位取样对重新变成两个8位取样,且把这两个取样分别送到偏移相加电路43及44。来自系数控制和计数器电路40的三位字则加至偏移相加电路43和反相器45。这三位字的值决定偏移相加电路43所需的数字偏移的数目。反相器45形成一个表示与1互补分数系数的数字字,这个系数被送至偏移相加电路44且决定其数字偏移的数目。偏移相加电路43和44起了乘法的功能,即把缓冲器42来的取样值与它们各自的分数系数相乘。这是把该数字取样适当的位数根据表示3位数的系数进行移位而完成的。因此偏移的位可使8位数字取样移动整个周期的1/8的延迟增量。因此,有可能得出8.75毫微秒的延迟增量。偏移相加电路43和44的输出经加法器46相加,以形成最后的已延迟校正的视频信息取样。加法器46的输出信号包括取样速率为14.32兆赫的已延迟校正的数字数据,这些数据被送入数/模变换器(DAC)47,后者把数字数据变换成模拟的兰色驱动信号。然后把兰色驱动信号加至显象管或阴极射线管的驱动电路,用来产生所需的指定兰色的电子束。同样,延迟电路21和22的输出也分别送至数/模变换器50
及51,由此产生红和绿色的驱动信号。
利用一对分数系数,上述的内插方法将对给定行扫描线的每一取样提供相同的延迟量。这对某些类型的校正是合适的,例如光栅中心调整;然而,对于其它类型的会聚误差或失真误差,对于沿给定行扫描线的不同位置需要不同的校正量,即不同的取样延迟。例如,会聚误差通常在行扫描线的两端比扫描线中心更为严重。同样,边缘枕形失真在离开阴极射线管屏幕边缘的地方逐步减少其严重程度。对于给定的一条扫描线,这就需要可变的取样延迟量。由于连续取样之间所改变的延迟量比较小,所以可以用改变分数系数的办法来实现所需的可变延迟。
延迟改变率(在系数改变之间出现的数字取样数)和延迟变化的方向(延迟是增加还是减少)在装配和调整电路时作为误差测量结果也用程序存在ROM30内。系数改变和延迟方向变化的数据被送到系数控制和计数器电路40。这个延迟变化数据使系数计数器或加或减,计数器再去控制内插器41的动作。当系数控制和计数器电路40的系数计数器分别增加或减少至其上限或下限时,有一输出信号送至超前/保持控制电路52。当系数计数器增至其上限时,超前/保持控制电路52能使读出地址发生器33的取样地址加一。这是响应于来自“与”门32的时钟脉冲时出现的正常地址之外的额外增加。同样,当系数计数器减少至其下限时,超前/保持控制电路52能阻止读出地址发生器去增加一个时钟脉冲周期。这就有效地复位超前/保持控制电路52。
在模拟方式中,利用上述通过取样内插的视在信号延迟技术也可补偿彩色电视摄象机中红、绿和兰摄象拾取器件的偏置和扫描差别。
装配摄象机时,可把程序存入ROM内,这对每一行扫描线提供适当的校正量。
因此,为了使会聚误差和光栅失真误差校正到非常小的容差范围内,上述的取样内插技术对小增量的数字视频信号能提供视在延迟,从而得出适用于高分辨阴极射线管的依照本发明所描述的装置。
Claims (4)
1、在一装有阴极射线管的数字电视设备中,阴极射线管产生的电子束射到显示屏幕上以形成表示视频信息信号的图象,所说信号包括多个视频信息取样,校正水平电子束落点位置误差预定量供所说显示屏幕上的所说图象用的设备,其特征在于包括:
一延迟电路(31),为所说多个视频信息取样提供一标称量的时延,相当于对所说图象提供的电子束落点误差校正标称量;
一延迟变化电路(30,31)为所说多个视频信息信号提供与所说电子束落点误差相符的电子束落点位置误差时延附加量,与一关于所说标称量而言的时延增加或减少量相对应的整个的延时间隔数相等;
一选择电路(30,40,52),用以从数字上选择所说多个视频信息取样中的第一和第二取样;
一内插电路(41),根据所说电子束落点误差将所说多个视频信息取样中的所说第一和第二分数选择数值结合起来,为所说多个视频信息取样提供一视在时延量,所说时延代表分数取样位置,它与相对时延所说标称量的时延的增减量相对应,所得的时延标称、附加和视在量基本上提供校正水平电子束落点位置误差的所说预定量。
2、根据权利要求1所要求的数字电视设备,其特征在于它包括一存储器和计数器(30,40),用以有选择地挑出所说被选择的分数数值
3、根据权利要求1所要求的数字电视设备,其特征在于,所说被选择的分数数值分别提供所说第一和第二视频信息取样的幅度加权。
4、根据权利要求1所要求的数字电视设备,其特征在于它可以装配以接收视频信息的水平行作为所说视频信息信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 85105720 CN1012660B (zh) | 1985-07-27 | 1985-07-27 | 利用取样内插的数字视频延迟 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 85105720 CN1012660B (zh) | 1985-07-27 | 1985-07-27 | 利用取样内插的数字视频延迟 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN85105720A CN85105720A (zh) | 1987-01-21 |
CN1012660B true CN1012660B (zh) | 1991-05-22 |
Family
ID=4794656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 85105720 Expired CN1012660B (zh) | 1985-07-27 | 1985-07-27 | 利用取样内插的数字视频延迟 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1012660B (zh) |
-
1985
- 1985-07-27 CN CN 85105720 patent/CN1012660B/zh not_active Expired
Also Published As
Publication number | Publication date |
---|---|
CN85105720A (zh) | 1987-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2039143C (en) | Convergence control system for multiple vertical formats | |
US4354243A (en) | Two dimensional interpolation circuit for spatial and shading error corrector systems | |
EP0092973B1 (en) | Graphics video resolution improvement apparatus | |
US6281873B1 (en) | Video line rate vertical scaler | |
EP1067507B1 (en) | Image display | |
US5333055A (en) | Video camera circuit for processing image signals from an image pickup device having a mosaic color filter | |
US4549117A (en) | Circuit for generating signal for correcting deflection of electron beam | |
NL8005186A (nl) | Televisieschakeling voor toepassing bij signaalopname respectievelijk -weergave. | |
KR930012093B1 (ko) | 순차 주사 비데오 표시장치 | |
US4620136A (en) | Digital vertical beam landing correction circuit | |
US5161002A (en) | Convergence control system for multiple vertical formats | |
US4771334A (en) | Digital video delay by sample interpolation | |
CN1026281C (zh) | 上/下枕形失真校正电路 | |
CN1012660B (zh) | 利用取样内插的数字视频延迟 | |
EP0346028B1 (en) | Video signal display apparatus | |
JPS631792B2 (zh) | ||
KR930010002B1 (ko) | 영상표시용 비디오 장치 | |
US20050111752A1 (en) | Image adapter with tilewise image processing, and method using such an adapter | |
JP2670200B2 (ja) | 画像データ再生装置における間引回路 | |
JPH03151784A (ja) | レジストレーション補正回路 | |
JP3282646B2 (ja) | 液晶プロジェクタ装置 | |
EP0624974B1 (en) | Method and system of mixing video signals | |
CA2253979A1 (en) | Video signal digital processing device, information storage medium for video signal digital processing, and video signal digital processing method | |
JPS60134584A (ja) | デイジタルコンバ−ゼンス装置 | |
JPS58131882A (ja) | 多管式カラ−カメラのレジストレ−シヨン調整回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CX01 | Expiry of patent term |