JPH084324B2 - 遅延装置 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ この発明はビデオ信号のデジタル処理に関し、さらに
詳しく言えば、ラスタ歪み及びコンバージエンス誤差を
除去するためのビデオ信号遅延用に使用される遅延装置
に関する。

＜発明の背景＞ デジタルカラーテレビジヨン装置はアナログビデオ信
号を所定の周波数で、例えば、NTSCカラー信号の場合は
カラー副搬送波周波数の４倍である14.32HMzでサンプル
する。各サンプルの信号の振幅はアナログ・デジタル変
換器（ADC）によつてデジタル値に変換される。デジタ
ル化されたビデオ信号は処理されて、赤、緑及び青の各
駆動信号が形成され、これら各駆動信号は、デジタル・
アナログ変換器（DAC）によりアナログの形の信号に再
変換された後、カラー陰極線管の電子銃に供給される。

デジタル及びアナログテレビジヨン受像機は、両者と
も、ラスタ歪み及びコンバージエンス誤差が生じやす
い。水平コンバージエンス誤差及び左右ピンクツシヨン
歪みのようなラスタ歪みは、所定の水平走査線中の１つ
またはそれ以上の個別カラー信号を選択的に遅延させる
ことにより、陰極線管の表示スクリーン上に３本のビー
ムを集中させ（３色の集中）、歪みの補正を行うことが
出来る。デジタル装置においては、この遅延は、デジタ
ルサンプルをクロツクによつてランダムアクセスメモリ
（RAM）のような記憶装置に送り込み、所定の数のクロ
ツクパルスの後にサンプルをクロツクによつてRAMから
送り出すことにより与えられる。この技術により、ビデ
オ情報、従つて全ビデオ線を、陰極線管の表示スクリー
ン上で、隣接するデジタルサンプル即ちピクセル間の距
離に等しいステツプで移動させることが出来る。

実際のコンバージエンス及び歪み誤差では、それらを
ある許容範囲内に補正するために、ビデオ情報を１個の
サンプルの何分の１かだけ移動させなければならない場
合がある。イギリス国公開番号第2137849Aに対応する19
83年３月31日付けの米国特許出願第480907号（特願昭59
−65063号、特開昭59−186472号に対応）明細書には、
デジタルサンプル記憶装置からサンプルを読出すための
多相クロツク装置を有するデジタルテレビジヨン装置が
記載されている。クロツクの位相は、３色の各々に対し
て、所望のラスタ歪みあるいはコンバージエンスの補正
を行うのに必要なサンプル送延量が与えられるように選
定されている。

本願発明によれば、固定周波数で単相のクロツクを利
用して、しかも歪みが狭く限定された許容範囲内に入る
ように上記歪みを補正するために分数で表わされるサン
プル遅延を与えることの出来るデジタルテレビジヨン装
置を提供することができる。

＜発明の概要＞ この発明に従えば、デジタル的に符号化された成分ビ
デオ信号情報の線に対する可変遅延装置は、デジタル的
に符号化されたビデオ信号情報の線からの複数個のデジ
タルサンプルから第１のサンプルを選択する回路を具え
ている。このサンプルは複数個の可能な値のうちの１つ
の符号化された振幅値を有する。

この発明の可変遅延装置は、さらに、第１のサンプル
を処理して、第１のサンプルの振幅値の第１の分数から
成る振幅値を有する第１の処理されたサンプルを生成す
る回路と、第１のサンプルに隣接して位置する第２のデ
ジタルサンプルを選択する回路網と、この第２のサンプ
ルを処理して、第２のサンプルの振幅値の第２の分数か
ら成る振幅値を有する第２の処理されたサンプルを生成
する素子と、第１と第２の処理されたサンプルを組合わ
せて、第１のサンプルから見かけ上変移した第３のサン
プルを形成する回路とを具備している。こゝで、上記の
第２の分数は第１の分数の１に関する分数補数（即ち、
第１の分数に加えると１になる数）である。

＜詳細な説明＞ 以下、図示の実施例に従つてこの発明を詳細に説明す
る。

第１図において、アナログ複合ビデオ信号はビデオ信
号源（図示せず）からアナログ・デジタル変換器（AD
C）10に供給される。ADC10は、クロツク発生器11から供
給されるクロツク信号の周波数によつて決められるサン
プル率でデジタル信号を発生する。説明のため、第１図
の回路はカラー副搬送波周波数の４倍に等しいサンプリ
ング周波数を使用するものとする。3.58MHzのカラー副
搬送波を有するNTSCカラー信号の場合はサンプリング周
波数は14.32MHzである。説明の都合上、ADC10は８ビツ
ト・デジタルサンプルを生成するものとし、それ故、2⁸
＝256の量子化ステツプを有するサンプルを発生する。
デジタル化されたビデオ信号は、同期分離回路12に供給
され、そこで処理されて水平及び垂直同期情報が取り出
される。また上記デジタル化されたビデオ信号はデジタ
ルくし型フイルタ13にも供給される。このデジタルくし
型フイルタ13は、ルミナンス及びクロミナンス情報を分
離し、ルミナンス情報をルミナンス処理回路網14に供給
する。この回路網14はルミナンス信号をＹと表示された
導体を介してデジタルマトリクス15に供給する。デジタ
ルくし型フイルタ13からのクロミナンス情報はクロミナ
ンス処理回路網16に供給される。回路網16は、クロツク
発生器11からICK及びQCKと表示された導体を介して供給
される適正に位相調整されたＩ及びＱクロツク信号に応
答してＩ及びＱカラー信号を発生する。このＩ及びＱカ
ラー信号もまた、導体Ｉ及びＱを介して、デジタルマト
リクス15に供給される。デジタルマトリクス15はルミナ
ンス信号とＩ及びＱカラー信号とを組合わせて赤、緑及
び青の各カラー信号をそれぞれ導体DR、DG及びDB上に発
生する。

デジタル赤、緑及び青の各カラー信号はデジタル遅延
回路21、22および20にそれぞれ供給される。第１図に
は、導体DBを介して供給されるデジタル青カラー信号に
応動するデジタル遅延回路20が詳細に示されている。デ
ジタル赤及び緑カラー信号に対する同様の遅延回路21及
び22については図面を簡潔にするために、ブロツク図の
形で示されている。

デジタルマトリクス15は、説明のため、８ビツトから
成るデジタルカラー信号サンプルを発生するものとす
る。これらのサンプルは、デジタル青信号用の導体DBを
介して、２つの隣接する８ビツトカラー信号サンプルか
ら成る16ビツトサンプル対を生成するバツフア24に供給
される。例えば、所定の水平走査線における連続するサ
ンプル対はデジタルサンプル１と２、デジタルサンプル
２と３、デジタルサンプル３と４、…から成つており、
その結果、連続するサンプル対の各々はその前のサンプ
ルに含まれていない１つの新しい８ビツトサンプルを含
むことになる。16ビツトサンプル対は、ランダムアクセ
スメモリ（RAM）25内の書込みアドレス発生器26より決
められる位置に記憶される。書込みアドレス発生器26の
出力は、クロツク発生器11により導体WRCKを介して供給
される書込みクロツク信号によつて増加させられる。書
込みクロツク信号はまずこれが水平帰線消去期間中に書
込みアドレス発生器26に供給されるのを防ぐゲート回路
27に供給される。ゲート回路27は、同期パルス分離回路
12からの信号に応答して動作する。書込みアドレス発生
器26は、同様に同期パルス分離回路12によつて発生され
る水平リセツトパルスにより各水平走査線ごとにリセツ
トされる。

青ビデオ信号は、RAM25からのサンプル対の読出しが
開始される前に、所定の数のサンプル対をRAM25に書込
むことにより遅延される。サンプル対は書込みクロツク
周波数で、即ち、14.32MHzでRAM25に書込まれ、これは
１つのサンプル対がほぼ70ナノ秒ごとにRAM25に書込ま
れるのに相当する。それ故、サンプル対がRAM25から読
出される前にRAM25に書込まれたサンプル対の各々は70
ナノ秒の遅延に相当する。RAM25は、128サンプル対を収
容するように構成されており、それ故、128サンプル×7
0ナノ秒／サンプル＝8.96マイクロ（μ）秒の最大遅延
を与えることが可能である。デジタル赤、緑及び青の各
カラー信号を水平方向のどちらかの方向に相対的に移動
させるために、各水平走査線上のデジタルカラー信号の
各々に対して公称遅延が与えられる。次に、カラー信号
の各々に対して望まれる実際の遅延量は、公称遅延に関
して遅延を増加あるいは減少させることにより与えるこ
とが出来る。第１図の遅延回路20では、64サンプル×70
ナノ秒／サンプルに相当する4.48μ秒の公称遅延によ
り、RAM25が与えることの出来る相対的サンプル移動の
最大量が与えられる。例えば、デジタル線カラー信号が
遅延回路22に処理されて4.48μ秒の公称遅延が与えられ
るとすると、遅延回路20により処理される青カラー信号
は緑カラー信号に関して4.48μｍ秒の最大の遅延が与え
られてもよく、或いは、緑カラー信号に関して4.48μ秒
の最大進みが与えられてもよい。遅延の量は、サンプル
がRAM25に書込まれる時間に対して、それらサンプルがR
AM25から読み出される時間により決められる。

これまで述べた信号の遅延の単位はクロツクパルスの
総数、即ち、70ナノ秒ステツプにより決められた。しか
し実際の動作では、コンバージエンスあるいはラスタ歪
みの補正に要する補正量は、遅延ステツプ総数に相当す
る量ではなく、むしろコンバージエンスあるいは歪み誤
差が所望の公差あるいは仕様書に示されたある範囲内の
大きさになるようにするために１遅延ステツプの何分の
１かの量（以下では分数量と称す）となるようにする必
要がある場合もある。

遅延回路20、21及び22は、コンバージエンス誤差及び
ラスタ歪みを的確に補正するために全遅延ステツプの分
数量に相当する量を提供する手段を含んでいる。この発
明によれば、分数量の遅延ステツプは、次に述べられる
ように動作するサンプル補間回路網により得られる。

所定のビデオ表示装置に対するコンバージエンス誤差
及びラスタ歪み（例えば、左右ピンクツシヨン歪みの量
はそのビデオ表示装置の組立中に測定される。この誤差
を測定する１つの技術として、スクリーン上の幾つかの
位置に配置されて実際の電子ビームのランデイング位置
を感知するフオトダイオードが利用される。ミスコンバ
ージエンスあるいは歪み誤差のないラスタを生成するた
めに、所望のビームランデイング位置を知ることによ
り、所望の補正を行なうためのビームランデイング位置
に必要なシフト量を決めることが出来る。このシフト量
に関する情報は、ビデオ表示装置の組立あるいは調節の
時に読出し専用メモリ（ROM）30をプログラムするのに
利用される。このROM30は、説明のため、各水平走査線
の各デジタルサンプルに対するミスコンバージエンス及
び歪み情報を記憶するものであり、各ビデオ表示装置の
陰極線管に対して個々にプログラムされる。

所定の水平走査線に対して、所望の補正を行うのに必
要な青信号遅延量（公称遅延プラスあるいはマイナス遅
延シフト）は、ROM30によりPRESETと表示された導体を
介して読出し遅延カウンタ31に供給される。この読出し
遅延カウンタ31は、書込みクロツク信号によりその係数
値が増加し、ROM30からのプリセツトサンプル遅延ステ
ツプの数が所定数に達した時、書込みクロツクパルスに
応答して出力パルスを発生しはじめる。読出し遅延カウ
ンタ31からの出力パルスはANDゲート32の一方の入力に
供給される。ANDゲート32の他方の入力はゲート回路27
の入力に結合されており、書込みクロツクパルスが供給
される。それ故、ANDゲート32は、プリセツトされた遅
延カウンタを超過している時は常に書込みクロツクパル
スを表わす出力パルスを発生する。ANDゲート32の出力
パルスは、同期分離回路12からの信号により各水平線ご
とにリセツトされる読出しアドレス発生器33に供給され
る。読出しアドレス発生器33は、RAM25に結合されてお
り、ANDゲート32からクロツクパルスの周波数でRAM25の
特定サンプル位置をアクセスする。サンプルは、RAM25
中の読出しアドレス発生器33によつてアクセスされたア
ドレスから、それらのサンプルがバツフア24からRAM25
へ書込まれた順序、即ち、先入れ先出しの形態で読出さ
れる。読出しアドレス発生器33の動作は、情報がいつで
も読出されるように書込みアドレス発生器26より常に遅
れている。

前述したように、単にRAM25からのビデオサンプルの
読出しの多数のクロツクパルス分だけの遅延を与えるだ
けでは、適正なコンバージエンスあるいはラスタ歪みの
補正を行なうことができないことがある。場合によつ
て、１個のクロツクパルスによつて与えられる遅延量の
何分の１、即ち分数量に等しい遅延を必要とすることも
ある。この分数量の遅延は第２図を参照して説明するよ
うに、サンプル補間によつて得ることができる。第２図
にはアナログビデオ波形35の一部が示されている。波形
35は、説明のため、ADC10の類似したアナログ・デジタ
ル変換器によつて、例えばサンプル点35a〜35fでデジタ
ル的にサンプリングされたものとして示されている。サ
ンプル補間は隣接するサンプルのデジタル振幅値の分数
値を組合せて、新しい振幅値を持つた新しいサンプルを
生成する。一例として、選択された分数値は１の分数補
数からなり、隣接するサンプル対に対して選択された分
数の合計は１になる。

第２図において、サンプルの点35a乃至35fは、それぞ
れ、時点T1乃至T6において生じS1乃至S6の振幅値を有す
る。サンプル補間について説明すると、隣接するサンプ
ルの振幅値、例えば、S1に等しいサンプル35aの振幅とS
2に等しいサンプル35bの振幅とが、各サンプルに対する
分数の係数値1/2を用いて組合わされる。これにより出
来るサンプルは、S1とS2との間にある振幅Scを持つサン
プル36bに示されるように、元の２つのサンプル振幅S1
とS2の中間にある振幅値を持つことになる。もしこのよ
うにして得られたサンプルを、第２図のサンプル36b乃
至36fに示されるように、元のサンプルの代りに使用す
ると、波形35に関して全サンプル期間の半分に等しい量
だけシフトされた、即ち遅延された新しい符号化された
波形36が得られる。選択された分数の係数により、時点
T1に関する見かけ上の遅延の量が決まる。例えば、振幅
S1の7/8と振幅S2の1/8とを使用すると、T1からT2までの
サンプル期間に1/8の見かけ上の遅延が与えられる。

同様に、ビデオ情報の水平線の隣接するデジタルサン
プルを前述した様に和が１になる分数の補数で表わされ
る係数により組合わせると、単に適切な分数の係数を選
択することによりビデオ情報を、所望の小さな増分で変
位させることが可能である。選択された係数を表わす分
数値を大きくすることにより、より小さな見かけ上の遅
延ステツプが得られる。

第１図に示すような適用例では、各水平走査線に対す
る全遅延期間及び分数遅延期間の数がROM30に記憶され
て、各水平線のビデオ信号情報に対する水平開始点が設
定される。前述したように、RAM25からのサンプルの読
出しをいつ始めるかを決めるために、全遅延期間の数が
PRESET導体を介して読出し遅延カウンタ31に供給され
る。分数遅延係数を表わすビツト・デジタル語は係数制
御・カウンタ回路40に供給され、次いでこの回路40より
３ビツト・デジタル語がサンプル補正回路41に供給され
る。補間回路41には、バツフア42、シフト・加算回路43
と44、インバータ45及び加算器46が含まれる。バツフア
42はRAM25から供給される16ビツト・サンプルを２個の
８ビツト・サンプルに改変し、これらをそれぞれシフト
・加算回路43及び44に供給する。係数制御・カウンタ回
路40からの３ビツト語は、シフト・加算回路43とインバ
ータ45とに供給される。デジタル語の値は、シフト・加
算回路43が必要とするデジタルシフトの数を決める。イ
ンバータ45は、１の分数補数によつて表わされる係数を
表わすデジタル語を生成し、このデジタル語はシフト・
加算回路44に供給され、デジタルシフトの数を決定す
る。シフト・加算回路43及び44は、バツフア42からのサ
ンプルの値をそれぞれの分数係数で逓倍する。これは、
係数を表わす３ビツト語に基づいてデジタルサンプルの
ビツトを適切な数だけシフトすることにより行われる。
それ故、ビツト数をシフトすることにより、８ビツト・
デジタルサンプルは全サンプル期間の1/8に等しい遅延
増分だけ移動させられる。従つて、8.75ナノ秒（70ナノ
秒/8）の見かけ上の遅延増分が可能である。シフト・加
算回路43と44からの出力は加算器46により組合わされ
て、遅延補正ビデオ情報サンプルが形成される。14.32M
Hzのサンプル率で生じる遅延補正デジタルデータから成
る加算器46からの出力信号は、デジタル・アナログ変換
器（DAC）47に供給され、DAC47はデジタルデータをアナ
ログ青駆動信号に変換する。この青駆動信号は所望の青
を表示する電子ビームを生成する作用を持つ陰極線管駆
動回路に供給される。同様に、遅延回路21と22の出力は
それぞれデジタル・アナログ変換器50と51に供給され、
赤及び緑駆動信号が生成される。

１対の分数係数を利用する前述の補間方法により、所
定の水平走査線の各サンプルに対して同じ遅延量を与え
ることが出来る。これは、ラスタのセンタリング（中心
合わせ）などの補正に適している。しかしミスコンバー
ジエンスあるいは歪み誤差の補正のように他の形式の補
正には、所定水平走査線に沿う異なる位置に対して、異
なる大きさの補正量、即ち、サンプルの遅延量が必要と
なる。例えば、ミスコンバージエンスの程度は、通常、
水平線の中央部より端部の方が大きい。また、左右ピン
クツシヨン歪みの度合は、陰極線管の表示スクリーンの
両端縁から離れるにつれて減少する。この為、所定の水
平走査線に対して可変の遅延量が必要となる。サンプル
と次のサンプルとの間で変化する遅延量は比較的小さい
ので、分数係数を変えることにより所望の可変遅延量を
得ることができる。

遅延変化の割合（係数変化の間に生じるデジタルサン
プルの数）と、遅延変化の方向（遅延が増加するか減少
するか）も、回路の組立及び調節時に行われた誤差測定
の測定結果としてROM30にプログラムされる。係数変化
及び遅延変化方向に関するデータは係数制御・カウンタ
回路40に供給される。この遅延変化データは係数カウン
タを増加あるいは減少し、次にこの回路40は補間器41の
動作を制御する。係数制御・カウンタ回路40の係数カウ
ンタが上限まで増加あるいは下限まで減少すると、出力
信号がアドバンス／ホールド制御回路52に供給される。
係数カウンタが上限にまで増加すると、アドバンス／ホ
ールド制御回路52は読出しアドレス発生器33を１つのサ
ンプルアドレス分だけ増加させる。この増加は、ANDゲ
ート32からのクロツクパルスに応答して生じる通常のア
ドレス増加に加えて行なわれる。また、係数カウンタが
下限まで減少すると、アドバンス／ホールド制御回路52
は、読出しアドレス発生器33が増加されるのを１クロツ
クパルスの期間だけ阻止する。これによりアドバンス／
ホールド制御回路52は効率よくリセツトされる。

アナログ的やり方では、カラービデオカメラの赤、緑
及び青の各撮像装置のオフセツト及び走査の差は、サン
プル補間による見かけ上の信号遅延を与える前述の技術
を使つて補償することが出来る。ROMは、各水平走査線
に対して適切な補正量を与えるカメラの組立時にプログ
ラムしてもよい。

従つて、前述のサンプル補間技術は、ミスコンバージ
エンス及びラスタ歪み誤差が非常に小さな公差内に入る
ように、これらミスコンバージエンス及びラスタ歪み誤
差を補正するために、デジタルビデオ信号についての小
さな増加分をもつた見かけの遅延を与えることができ、
これにより、この発明に従つて説明した回路構成は高解
像度陰極線管に適したものとなる。

尚、複数のビデオ情報サンプルからなるビデオ情報信
号を表す映像を生成するために、表示スクリーン上を衝
撃する電子ビームを発生する陰極線管を具備したビデオ
装置で使用され、上記表示スクリーンの上の上記映像に
対する予め定められた量の水平方向の電子ビームランデ
ィング位置誤差を修正するための遅延装置において、前
期読み出し遅延カウンタ31は、上記映像に対する電子ビ
ームランディング位置誤差の公称量に相当する公称量の
時間遅延を複数のビデオ情報サンプルに与える手段に該
当する。また、この読み出し遅延カウンタ31と前記ROM3
0は、上記電子ビームランディング位置誤差に従って、
上記公称量の時間遅延に対する時間遅延の増加あるいは
減少に相当する全遅延ステップ数に等しい付加量の電子
ビームランディング位置誤差時間遅延を上記複数のビデ
オ情報サンプルに与える手段に該当する。また、このRO
M30、前記係数制御カウンタ回路40及びアドバンス／ホ
ールド制御回路52は、上記複数のビデオ情報サンプルの
うちの第１及び第２のものをデジタル的に選択する手段
に該当する。また、前記バッファ42、シフト加算回路43
及び44、及び加算器46は、上記電子ビームランディング
位置誤差に従って、上記複数のビデオ情報サンプルの上
記第１及び第２のものの選択された分数値を合成して、
上記複数のビデオ情報サンプルに対する見かけ量の時間
遅延を与える手段に該当する。

ここで上記見かけ量の時間遅延は、上記公称量の時間
遅延に対する時間遅延の増加分または減少分に相当する
分数サンプル位置を表しており、上記公称量、付加量及
び見かけ量の時間遅延の結果、上記予め定められた量の
水平方向の電子ビームランディング位置誤差を実質的に
修正するものである。

デジタル的に符号化されたビデオ情報を表示する装置
においては、この情報はそれが表示される時間を進めま
たは遅らせることによって変移させられ得る。この時間
変移は一クロックパルスの増加においてなされなければ
ならない。いくつかの応用において、一クロックパルス
による画像の変移は十分な精度の良い制御を提供しな
い。明細書の第４頁の４行目の記載の英国発行出願2137
849Aは、多相クロックの相を変えることによる精度の高
い制御を提供している。我々の発明は簡単な方法で精度
の高い制御を提供する。我々の発明は固定された周波数
及び単相クロックを使用するが、これは細かく決定され
た許容誤差以内で精度の高い制御を提供するために分数
のサンプル遅延との等価物を提供する。

我々の発明においては、クロックパルス間の時間変移
を生成する試みは全くなされていない。むしろ、情報そ
れ自体が変化しもって明白な変移を提供する。例えば、
二つのクロックパルス間の中間の変移を提供することが
所望されている場合、第１のクロックパルスにおいて表
れる情報は第２のクロックパルスにおいて表れる情報が
50パーセント混合されたものである。同様に、第２のク
ロックパルスにおいて表れる情報は第１のクロックパル
スにおいて表れる情報が50パーセント混合されたもので
ある。この方法では、情報は二つのクロックパルス間の
中間に変移するように見える。なんらかの他の変移が所
望された場合、隣接する画素の大きさは所望の変移量に
比例する。

このような空間変移の出現を提供するための二つの連
続する画素からの情報を混合する過程は補間の一種であ
る。

更に特定的には、十分な表示を提供するのに必要な空
間変移に関する情報はROM30に記録される。多数の全ク
ロックパルスは読み出し遅延カウンタ31に供給される、
補間のための値はRAM25に供給される。二つの連続する
画素位置はバッファ42に記録される。シフト加算回路43
は一画素に関する大きさにおける変化を決定し、シフト
加算回路44は隣接する画素に関する大きさにおける変化
を決定する。これらの二つの値は加算回路46で加算され
修正されたビデオ情報を発生する。

また、この読み出し遅延カウンタ31はRAM25の容量の
略半分の公称遅延を供給する。この遅延は、遅延された
情報を順方向または逆方向に変移させるために正または
負に変化される。読み出し遅延カウンタ31が全クロック
パルスに等しい時間遅延ステップにおいて動作するた
め、読み出し遅延カウンタ31によって提供される修正は
必要なように正確でなくてもよい。より正確の修正のた
めに、要素40および41が二つの隣接する画素の値を混合
する機能を提供し、もって画素間の位置への情報の「明
白」な変移が提供される。ROM30は、個々の画素を正し
く位置決定するために必要な全クロックパルスの値と精
度の高い調整に必要な画素間の補間の量との双方を記録
する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すデジタル信号処理回
路の概要図、第２図は第１図の回路の動作原理を説明す
るのに有用な波形を示す図である。 24……第１と第２のデジタル入力サンプルの選択手段、
30、31、32、33、40、41、52……第１と第２のデジタル
入力サンプルを組合わせて第３のサンプルを形成する手
段、40……第１と第２の分数サンプル係数の発生手段、
42、43、44……第１と第２のデジタル入力サンプルを処
理する手段。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数のビデオ情報サンプルからなるビデオ
   情報信号を表わす映像を生成するために、表示スクリー
   ン上を衝撃する電子ビームを発生する陰極線管を具備し
   たビデオ装置で使用され、上記表示スクリーン上の上記
   映像に対する予め定められた量の水平方向の電子ビーム
   ランディング位置誤差を修正するための遅延装置であっ
   て、 上記映像に対する電子ビームランディング位置誤差の公
   称量に相当する公称量の時間遅延を上記複数のビデオ情
   報サンプルに与える手段と、 上記電子ビームランディング位置誤差に従って、上記公
   称量の時間遅延に対する時間遅延の増加あるいは減少に
   相当する全遅延段ステップ数に等しい付加量の電子ビー
   ムランディング位置誤差時間遅延を上記複数のビデオ情
   報サンプルに与える手段と、 上記複数のビデオ情報サンプルのうちの第１及び第２の
   ものをデジタル的に選択する手段と、 上記電子ビームランディング位置誤差に従って、上記複
   数のビデオ情報サンプルの上記第１及び第２のものの選
   択された分数値を合成して、上記複数のビデオ情報サン
   プルに対する見かけ量の時間遅延を与える手段とからな
   り、 上記見かけ量の時間遅延は、上記公称量の時間遅延に対
   する時間遅延の増加分または減少分に相当する分数サン
   プル位置を表わしており、上記公称量、付加量及び見か
   け量の時間遅延の結果、上記予め定められた量の水平方
   向の電子ビームランディング位置誤差を実質的に修正す
   るものである、遅延装置。