JPH10133871A - シグナルプロセッサ - Google Patents

シグナルプロセッサ

Info

Publication number
JPH10133871A
JPH10133871A JP9193902A JP19390297A JPH10133871A JP H10133871 A JPH10133871 A JP H10133871A JP 9193902 A JP9193902 A JP 9193902A JP 19390297 A JP19390297 A JP 19390297A JP H10133871 A JPH10133871 A JP H10133871A
Authority
JP
Japan
Prior art keywords
signal processor
program instruction
decoder
memory
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9193902A
Other languages
English (en)
Inventor
Harald Bauer
バウアー ハラルト
Peter Dr Kempf
ケムプフ ペーター
Dietmar Lorenz
ローレンツ ディートマール
Peter Dr Meyer
マイヤー ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH10133871A publication Critical patent/JPH10133871A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/30156—Special purpose encoding of instructions, e.g. Gray coding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G06F9/30174—Runtime instruction translation, e.g. macros for non-native instruction set, e.g. Javabyte, legacy code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G06F9/30178—Runtime instruction translation, e.g. macros of compressed or encrypted instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30196—Instruction operation extension or modification using decoder, e.g. decoder per instruction set, adaptable or programmable decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Abstract

(57)【要約】 【課題】 それぞれのアプリケーション分野に最適に適
合できるシグナルプロセッサを提供すること。 【解決手段】 デコーダの復号機能が部分的に固定され
ており、部分的にプログラム可能であるようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、圧縮されたプログ
ラムインストラクションワードを記憶するためのプログ
ラムメモリと、圧縮されたプログラムインストラクショ
ンワードをデコードするためのデコーダとを有するシグ
ナルプロセッサであって、前記プログラムインストラク
ションワードはデコードされた形態で、シグナルプロセ
ッサの機能制御に使用される形式のものに関する。
【０００２】
【従来の技術】デジタルシグナルプロセッサ（ＤＳＰ）
は高い計算速度を備えた専用マイクロプロセッサであ
る。このプロセッサのインストラクションセットとアー
キテクチュアはデジタル信号処理の分野の特別の要求に
向けられており、特に複雑なアルゴリズムをリアルタイ
ムで変換するのに使用される。例えば、シグナルプロセ
ッサはＧＳＭ規格に沿った移動無線分野で使用される。
ここでは、移動無線局（移動局）またはベース無線局で
複雑な音声処理アルゴリズムの変換のために使用され
る。さらに例えば、オーディオ、ビデオ、医用および自
動車技術分野が適用分野である。
【０００３】通常のシグナルプロセッサはプログラムメ
モリを有し、このメモリにプログラムインストラクショ
ンが圧縮形式（例えば符号化形態）で記憶されており、
呼び出されると異なる信号処理演算が並行的に実行され
る。これは例えば、２つの異なるデータバスを介した２
つのデータ伝送の同時実行、２つのアドレス計算、１つ
のアーキテクチュア／ロジック演算と１つの乗算であ
る。通常のシグナルプロセッサの例として、Philips PC
F5083(KISS), AT&T DSP16xxおよびTexas Instruments T
MS320がある。プログラムインストラクションは１６ビ
ットワードとしてこれらシグナルプロセッサのプログラ
ムメモリに記憶される。デコーダにより復号（解凍）を
行う場合には、圧縮された１６ビットプログラムインス
トラクションが比較的に大きなワードサイズを有するプ
ログラムインストラクションに変換（展開）される。こ
のワードサイズは使用されるシグナルプロセッサの複雑
性に依存する。展開されたプログラムインストラクショ
ンワードに対する典型的なワードサイズは３２から１２
８ビットの間である。プログラム実行中のプログラムイ
ンストラクションの呼び出しにより並列信号処理が実現
され、ここではデコードされたプログラムインストラク
ションワードの個別ビットがシグナルプロセッサのそれ
ぞれの制御ラインに供給される。非圧縮形態のプログラ
ムインストラクションと比較して、圧縮されたプログラ
ムインストラクションワードによってプログラムインス
トラクションを記憶することにより、必要な記憶容量を
低減することができる。なぜなら、種々の理論的に可能
なインストラクションワードの数は相応に制限されてい
るからである。
【０００４】このようなシグナルプロセッサでのプログ
ラムインストラクションワードのデコードは固定配線デ
コーダにより行われる。固定配線デコーダはデコードを
論理演算によって実行する。プログラムインストラクシ
ョンワードの圧縮に基づき、そして異なるプログラムイ
ンストラクションサードの理論最大値との比較で、異な
る圧縮プログラムインストラクションワードの相応の低
減数だけをプログラムメモリに符号化することができ
る。固定配線デコーダの使用と組み合わせれば、このこ
とにより制限されたプログラムインストラクションセッ
ト（制限された並列信号処理）につながる。上記の例で
は、１２１６の異なるプログラムインストラクションワ
ードまたはプログラムインストラクションがそれぞれ１
６ビットの圧縮されたプログラムインストラクションワ
ードにより可能である。理論的には、２３２〜２１２８
の異なるプログラムインストラクションワードが考えら
れる。さらに異なる信号処理演算（これはプログラムイ
ンストラクションが所定の信号処理アーキテクチュアに
基づいて可能となる）の別の組み合わせとリンクしたプ
ログラムインストラクションはシグナルプロセッサのプ
ログラミングには使用することができない。専用のコン
ピュートバウンドアプリケーションの場合、すなわち例
えば移動無線分野（ＧＳＭ）においてハーフレートＣＯ
ＤＥＣまたはエンハンスドフルレートＣＯＤＥＣの変換
の場合、上記の信号処理の所定基準インストラクション
セットは、それぞれの複雑な信号処理アルゴリズムをリ
アルタイムで変換するには変換効率が不十分である。
【０００５】
【発明が解決しようとする課題】本発明の課題は、公知
のシグナルプロセッサと比較して、それぞれのアプリケ
ーション分野に最適に適合できるシグナルプロセッサを
提供することである。
【０００６】
【課題を解決するための手段】この課題は本発明によ
り、デコーダの復号機能が部分的に固定され、部分的に
プログラム可能にすることによって達成される。
【０００７】
【発明の実施の形態】このようにして、プログラムイン
ストラクションセットの変形が可能であり、可能なプロ
グラムインストラクションの数は変わらない。圧縮によ
り１つのプログラムインストラクションに対して必要な
ワードサイズが低減されるといういう所要のプログラム
記憶容量減少の利点はそのまま維持される。付加的に、
所定のプログラムインストラクションがデコーダのプロ
グラム可能復号機能の変化によって変化または置換され
ても、プログラムインストラクションセットをシグナル
プロセッサに適合し、これを例えばＣＰＵ占有率の高い
特別なアプリケーションに最適に使用することができ
る。さらにプログラム可能復号機能によってシグナルプ
ロセッサの演算中であっても修正することができ、シグ
ナルプロセッサが使用されている装置において、以前に
ロードされたデコードテーブルを置換する新たなデコー
ドテーブルをロードし、異なる演算状況に適合すること
ができる。シグナルプロセッサのスループットはプログ
ラムインストラクションセットの前記適合によって増大
する。このことは有利にはまた、電力消費の低減につな
がる。これは移動無線局に使用した場合、非常に有利で
ある。
【０００８】デコーダのプログラム可能復号機能を実行
するために、有利にはシグナルプロセッサのメモリにア
ドレスメモリセルを設ける。ここにはデコードされたプ
ログラムインストラクションワードが記憶されている。
このようにして、デコードテーブルを変換することがで
きる。別のデコードされたインストラクションワードは
デコーダの固定配線部分により得られる。使用されるプ
ログラム可能デコーダはシンプルで、効率がよく、可変
である。プログラムインストラクションをデコードされ
た形態（解凍された形態）で記憶するために使用される
メモリは有利には、ＲＡＭまたはＲＯＭとして構成され
る。フレキシビリティの高さから、ＲＡＭとして構成さ
れたメモリが有利にはシグナルプロセッサで、開発フェ
ーズまたは少数生産の場合に使用される。付加的に、Ｒ
ＡＭとしてのメモリ構成は、シグナルプロセッサのイン
ストラクションセットをシグナルプロセッサの動作中に
変更することができるので有利である。ＲＯＭとしての
構成は大量生産のシグナルプロセッサで使用するのに有
利である。なぜなら、ＲＡＭメモリの使用と比較してコ
ストを低減できるからである。
【０００９】本発明の実施例では、プログラムメモリか
ら送出された圧縮プログラムインストラクションワード
（これのデコードのためにデコーダのプログラム可能復
号機能が設けられている）が、プログラムインストラク
ションカテゴリーを検出するための第１の数のビット
と、メモリのメモリセルアドレスを検出するための第２
の数のビットを含む。第１の数のビットにより種々異な
るプログラムインストラクション／プログラムインスト
ラクションカテゴリーを識別することができる。これら
のビットにより、復号（解凍）がデコーダの固定部分に
よって行われたか、またはプログラム可能部分によって
行われたかを検出することができる。第２の数のビット
は付加的にそれぞれのプログラムインストラクションを
変換するのに必要であり、実行すべき信号処理ステップ
を発生するため制御線路に印加すべき相応のビットの形
成の点でプログラムインストラクションの詳細を定義す
る。プログラム可能デコーダ部分では、これらビットが
前記のメモリのメモリセルにファイルされ、第２の数の
ビットによりアドレシングに相応して読み出され、シグ
ナルプロセッサの所属の制御線路に供給される。
【００１０】本発明はまた、本発明のシグナルプロセッ
サを有する移動無線機と移動無線基地局にも関連する。
このシグナルプロセッサはこの適用ではデジタル信号処
理に使用される。すなわち例えば、音声処理アルゴリズ
ムの変換、チャネルコーディング／デコーディング、お
よび／またはイコライザ関数の変換に使用される。さら
に、デジタル信号処理のためのシグナルプロセッサを他
の機器でも使用すると有利である。他の機器とは例え
ば、デジタル放送に対する放送機器、ＩＳＤＮ端末機お
よびＤＥＣＴ装置（Digatal European Cordless Teleph
on）である。
【００１１】
【実施例】本発明の実施例を以下、図面に基づき詳細に
説明する。
【００１２】図１に示したシグナルプロセッサ構造はプ
ログラムカウンタを有する。この図には、わかりやすく
するため所属のシグナルプロセッサの本発明に重要でな
い部分は示されていない。プログラムカウンタは１６ビ
ット幅の制御信号によってプログラムメモリ３を制御す
る。プログラムを変換するために必要なプログラムイン
ストラクションはコード化された（すなわち圧縮され
た）プログラムインストラクションワードによってプロ
グラムメモリ３に記憶されている。この実施例では、圧
縮されたプログラムインストラクションワードはそれぞ
れ１６ビットであり、後で説明するようにここでは１０
０ビット幅のプログラムインストラクションワードにデ
コードされる（すなわち解凍される）。デコードされた
プログラムインストラクションワードの残りの幅は３２
から１２８ビットの領域にある。
【００１３】プログラムインストラクションの呼び出し
の際に、まずプログラムメモリ３に相応にファイルされ
た圧縮プログラムインストラクションが読み出され、レ
ジスタ４に中間記憶される。このようなプログラムイン
ストラクションワードは引き続きデコーダ５に供給され
る。デコーダは１６ビットの圧縮プログラムインストラ
クションワードを復号された１００ビットのプログラム
インストラクションワードに変換する。デコーダ５によ
り形成された１００ビットプログラムインストラクショ
ンワードは、レジスタ６での中間記憶の後、シグナルプ
ロセッサの制御線路に供給される。これはシグナルプロ
セッサの所属の信号処理機能を制御するためである。こ
の実施例では、シグナルプロセッサは１００の並列信号
線路を有し、これらの線路に並列に、レジスタ６に中間
記憶されたプログラムインストラクションワードの１０
０ビットが印加される。
【００１４】デコーダ５は第１のデコーダ部分７、第２
のデコーダ部分８、プログラムインストラクションカテ
ゴリーを検出するための機能ユニット９およびマルチプ
レクサ１０を有する。レジスタ４に中間記憶された圧縮
１６ビットプログラムインストラクションワードは並列
に、第１および第２のデコーダ部分および機能ユニット
９に供給される。
【００１５】このようなプログラムインストラクション
ワードは図２に示した形態を有する。これは第１のフィ
ールド１１と第２のフィールド１２からなる。第１のフ
ィーｒど１１に所属するビットはそれぞれのプログラム
インストラクションカテゴリーを表す。すなわち、プロ
グラムインストラクションのフォーマットを表す。第２
のフィールド１２は、相応のプログラムインストラクシ
ョンの詳細を正確に設定するためのビットを含む。後で
さらに説明するように、第２のフィールド１２はアドレ
スを含むことができる。第１のフィールド１１はプログ
ラムインストラクションワードの比較的高位のビットを
ＭＳＢとして有する。第２のフィールド１２は残りの低
位ビットをＬＳＢとして含む。使用されるビットの総数
を２つのフィールド１１と１２に分配することは可変で
あり、個々のプログラムインストラクションカテゴリー
に依存する。
【００１６】レジスタ４から送出された圧縮プログラム
インストラクションワードはデコーダ部分７またはデコ
ーダ部分８によりデコードされる（解凍される）。デコ
ーダ部分７は固定配線デコーダ構成部を有し、この構成
部は適切な論理演算によって圧縮１６ビットプログラム
インストラクションから１００ビットプログラムインス
トラクションワードを形成する。しかしレジスタ４から
送出された圧縮１６ビットプログラムインストラクショ
ンワードのデコードはデコーダ部分８によっても行うこ
とができる。このデコーダ部分は１００ビットのプログ
ラム可能メモリであり、そのメモリセルには圧縮１６ビ
ットプログラムインストラクションワードから形成され
る解凍された１００ビットプログラムインストラクショ
ンワードがファイルされる。このデコーダ部分は本実施
例では、ＲＯＭとして構成されている。しかし開発目的
のためにはＲＡＭとして構成した方がフレキシビリティ
が大きいので有利である。プログラム可能デコーダ部分
８による復号はメモリセルのアドレシングにより行われ
る。このアドレシングは、圧縮１６ビットプログラムイ
ンストラクションワードの第２のフィールド１２と、ア
ドレシングされたメモリセルのメモリ内容の相応の読み
出しにより行われる。デコーダ部分７または８のどちら
が復号に利用されるかは、それぞれの圧縮１６ビットプ
ログラムインストラクションワード（図２参照）の第１
のフィールド１１によって定められる。どのプログラム
インストラクションカテゴリーがどのデコーダ部分に所
属するかは先験的に設定される。従って、シグナルプロ
セッサの動作中にデコーダ部分７またはデコーダ部分８
に相応に割り当てることができる。
【００１７】プログラム可能デコーダ部分８はデコーダ
部分７とは反対に、アプリケーション専用プログラムイ
ンストラクションワード（ＡＳＩ、Application Specif
ic Instructionsとも称する）のデコードに用いる。適
用事例に応じて、メモリ８を新たなデコードデータで上
書きすることができる。これは復号機能を変更するため
である。これとは反対に、固定配線デコーダ部分７によ
り実行可能な復号機能の変更は行うことができない。従
ってデコーダ部分７によりプログラムインストラクショ
ンに所属する復号機能が実現される。このプログラムイ
ンストラクションは多数の異なる適用事例に対して設け
られており、従ってアプリケーション専用のものではな
い。
【００１８】この実施例では、圧縮された１６ビットを
含むプログラムインストラクションワードによって最大
で２１６の異なるプログラムインストラクションが実現
される。Ｎのプログラムインストラクションがデコーダ
部分８により変換されると仮定すれば、デコーダ部分７
は２１６−Ｎ標準プログラムインストラクションの変換
に使用される。Ｎに対する典型的な領域は６４≦Ｎ≦５
１２により与えられる。しかしＮは考慮の対象となるシ
グナルプロセッサの使用領域に大きく依存する。
【００１９】プログラム可能デコーダ部分８により、所
定の適用に向けられたプログラムインストラクションを
実現することができるから、このようにして可能な効率
的な並列信号処理に基づき、シグナルプロセッサの比較
的に高い処理速度ないしデータスループットを達成する
ことができる。このことは同時に電流消費の減少とも結
び付いている。使用される標準演算（算術演算、シグナ
ルプロセッサのデータバスを介したデータ伝送、分岐演
算等）は任意の仕方でパラレルプログラムインストラク
ションにまとめられ、各プログラムインストラクション
によって、これによりまとめられた標準演算が並列処理
される。とりわけ移動無線領域でのデジタル信号処理
（音声処理、チャネルコーディング／デコーディング、
イコライザ関数）の場合は、このようなシグナルプロセ
ッサを使用するのが、変換すべきアルゴリズムが非常に
複雑で特殊であるため有利であり、このアルゴリズムに
本発明のシグナルプロセッサは上に述べたように固有の
プログラムインストラクションセットによって適合する
ことができる。このようなシグナルプロセッサを移動無
線基地局または移動無線機で使用することは、例えばＤ
Ｅ−Ａ４３４４１５７に記載されている。
【００２０】機能ユニット９は同じように、これに供給
される圧縮１６ビットプログラムインストラクションワ
ードの第１のフィールド１１に基づいて、どちらのデコ
ーダ部分７または８が復号を実行するか検出する。機能
ユニット９はこの評価に基づいて、１ビット制御信号を
マルチプレクサ１０の制御のために発生する。機能ユニ
ット９から送出された制御信号が２つの可能な制御状態
のうちのどちらであるかに応じて、マルチプレクサ１０
はデコーダ部分７の１００の出力側またはデコーダ部分
８の１００の出力側をレジスタ６の１００の入力側に接
続する。これは、それぞれ解凍されたプログラムインス
トラクションワードをレジスタ６に、後で信号処理のた
めの制御信号として使用するため、中間記憶するためで
ある。
【００２１】前記のシグナルプロセッサ構造によってシ
グナルプロセッサの比較的に高いフレキシビリティが保
証される。理論的には可能な２１００プログラムインス
トラクションの量が２１６プログラムインストラクショ
ンに変換される。この変換されたプログラムインストラ
クション（Ｎ）の部分はそれぞれのユーザーによって定
義可能であり、ユーザーは従ってシグナルプロセッサを
非常に特殊な適用分野に適合することができる。フレキ
シビリティが特に高いことは次のようにして保証され
る。すなわち、シグナルプロセッサを使用する機器の動
作中でも、デコーダ５により検出されたプログラムイン
ストラクションの変形が可能であるようにして保証され
る。そのためにメモリとして構成されたデコーダ部分８
は簡単に新たな復号データによって上書きされる。
【００２２】本発明のシグナルプロセッサはデジタル信
号処理のために他の機器でも使用することができる。例
えばデジタル放送に対する放送機器、ＩＳＤＮ端末機お
よびＤＥＣＴ装置（図示せず）である。
【図面の簡単な説明】
【図１】本発明のシグナルプロセッサ構造の概略図であ
る。
【図２】圧縮されたプログラムインストラクションワー
ドの構造を示す概略図である。
【符号の説明】
３ プログラムメモリ ４、６ レジスタ ５ デコーダ ７ 第１のデコーダ部分 ８ 第２のデコーダ部分 ９ 機能ユニット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ペーター ケムプフ ドイツ連邦共和国 ニュルンベルク ルピ ーネンヴェーク ３ (72)発明者 ディートマール ローレンツ ドイツ連邦共和国 エアランゲン エース タライヒャー シュトラーセ 40 (72)発明者 ペーター マイヤー ドイツ連邦共和国 フュルト リービヒシ ュトラーセ 13

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 圧縮されたプログラムインストラクショ
    ンワード（１１，１２）を記憶するためのプログラムメ
    モリ（３）と、圧縮されたプログラムインストラクショ
    ンワードをデコードするためのデコーダ（５）とを有す
    るシグナルプロセッサであって、前記プログラムインス
    トラクションワードはデコードされた形態で、シグナル
    プロセッサの機能制御に使用される形式のものにおい
    て、 デコーダの復号機能が部分的に固定されており、部分的
    にプログラム可能である、ことを特徴とするシグナルプ
    ロセッサ。
  2. 【請求項２】 シグナルプロセッサのメモリ（８）のメ
    モリセルのアドレシングが、デコーダ（５）のプログラ
    ム可能復号機能の実行のために行われ、 前記メモリセルにはデコードされたプログラムインスト
    ラクションワードがファイルされる、請求項１記載のシ
    グナルプロセッサ。
  3. 【請求項３】 メモリ（８）はＲＡＭとして構成されて
    いる、請求項２記載のシグナルプロセッサ。
  4. 【請求項４】 メモリ（８）はＲＯＭとして構成されて
    いる、請求項２記載のシグナルプロセッサ。
  5. 【請求項５】 プログラムメモリ（３）から送出された
    圧縮プログラムインストラクションワードは、第１の数
    のビット（１１）と第２の数のビット（１２）を含んで
    おり、 前記圧縮プログラムインストラクションワードのデコー
    ドのために、デコーダ（５）のプログラム可能復号機能
    が設けられており、 前記第１の数のビットはプログラムインストラクション
    カテゴリーを検出するためのものであり、 前記第２の数のビットはメモリ（８）のメモリセルのア
    ドレスを検出するためのものである、請求項２から４ま
    でのいずれか１項記載のシグナルプロセッサ。
  6. 【請求項６】 デジタル信号処理を行うために、請求項
    １から５までのいずれか１項記載のシグナルプロセッサ
    を有する移動無線機器。
  7. 【請求項７】 デジタル信号処理を行うために、請求項
    １から５までのいずれか１項記載のシグナルプロセッサ
    を有する移動無線基地局。
  8. 【請求項８】 デジタル信号処理を行うために、請求項
    １から５までのいずれか１項記載のシグナルプロセッサ
    を有するデジタル放送のための放送機器。
  9. 【請求項９】 デジタル信号処理を行うために、請求項
    １から５までのいずれか１項記載のシグナルプロセッサ
    を有するＩＳＤＮ端末機。
  10. 【請求項１０】 デジタル信号処理を行うために、請求
    項１から５までのいずれか１項記載のシグナルプロセッ
    サを有するＤＥＣＴ装置。
JP9193902A 1996-07-19 1997-07-18 シグナルプロセッサ Pending JPH10133871A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19629130A DE19629130A1 (de) 1996-07-19 1996-07-19 Signalprozessor
DE19629130.5 1996-07-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006217009A Division JP4243624B2 (ja) 1996-07-19 2006-08-09 シグナルプロセッサ

Publications (1)

Publication Number Publication Date
JPH10133871A true JPH10133871A (ja) 1998-05-22

Family

ID=7800258

Family Applications (2)

Application Number Title Priority Date Filing Date
JP9193902A Pending JPH10133871A (ja) 1996-07-19 1997-07-18 シグナルプロセッサ
JP2006217009A Expired - Fee Related JP4243624B2 (ja) 1996-07-19 2006-08-09 シグナルプロセッサ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2006217009A Expired - Fee Related JP4243624B2 (ja) 1996-07-19 2006-08-09 シグナルプロセッサ

Country Status (4)

Country Link
US (1) US6049862A (ja)
EP (1) EP0820006B1 (ja)
JP (2) JPH10133871A (ja)
DE (2) DE19629130A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007004475A (ja) * 2005-06-23 2007-01-11 Fujitsu Ltd プロセッサ及びプログラム実行方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6105125A (en) * 1997-11-12 2000-08-15 National Semiconductor Corporation High speed, scalable microcode based instruction decoder for processors using split microROM access, dynamic generic microinstructions, and microcode with predecoded instruction information
US6185670B1 (en) * 1998-10-12 2001-02-06 Intel Corporation System for reducing number of opcodes required in a processor using an instruction format including operation class code and operation selector code fields
US6338132B1 (en) * 1998-12-30 2002-01-08 Intel Corporation System and method for storing immediate data
US6408382B1 (en) 1999-10-21 2002-06-18 Bops, Inc. Methods and apparatus for abbreviated instruction sets adaptable to configurable processor architecture
FR2812416B1 (fr) * 2000-07-28 2002-10-11 Suisse Electronique Microtech Procede de memorisation comprimee d'un programme
DE10064102A1 (de) * 2000-12-21 2002-07-25 Infineon Technologies Ag Architektur für DSP, Entzerrer und Kanaldekodierer
TW536684B (en) * 2001-06-20 2003-06-11 Sunplus Technology Co Ltd Micro-controller architecture capable of increasing the code density by changeable instruction format
US6892292B2 (en) * 2002-01-09 2005-05-10 Nec Corporation Apparatus for one-cycle decompression of compressed data and methods of operation thereof
EP1408405A1 (en) * 2002-10-11 2004-04-14 STMicroelectronics S.r.l. "A reconfigurable control structure for CPUs and method of operating same"
ATE423345T1 (de) * 2003-03-05 2009-03-15 Bridgeco Ag Prozessor mit verschiedenartigen steuerwerken für gemeinsam genutzte ressourcen
WO2004092913A2 (en) * 2003-04-14 2004-10-28 Arc International Digital processor apparatus with code compression and method
JP4784912B2 (ja) * 2004-03-02 2011-10-05 パナソニック株式会社 情報処理装置
US20060101257A1 (en) * 2004-09-07 2006-05-11 Frans Sijstermans System and method to provide a processor with dynamic instruction set and decoder
JP2006285402A (ja) * 2005-03-31 2006-10-19 Pioneer Electronic Corp 画像処理装置
US20070291571A1 (en) * 2006-06-08 2007-12-20 Intel Corporation Increasing the battery life of a mobile computing system in a reduced power state through memory compression
US7660203B2 (en) * 2007-03-08 2010-02-09 Westerngeco L.L.C. Systems and methods for seismic data acquisition employing asynchronous, decoupled data sampling and transmission
US7529909B2 (en) * 2006-12-28 2009-05-05 Microsoft Corporation Security verified reconfiguration of execution datapath in extensible microcomputer
US7979685B1 (en) * 2007-11-27 2011-07-12 Oracle America, Inc. Multiple instruction execution mode resource-constrained device
US8281109B2 (en) * 2007-12-27 2012-10-02 Intel Corporation Compressed instruction format
US20120226890A1 (en) * 2011-02-24 2012-09-06 The University Of Tokyo Accelerator and data processing method
US11334358B2 (en) * 2019-12-09 2022-05-17 Amazon Technologies, Inc. Hardware accelerator having reconfigurable instruction set and reconfigurable decoder
US11841792B1 (en) 2019-12-09 2023-12-12 Amazon Technologies, Inc. Instructions with multiple memory access modes

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3889242A (en) * 1971-10-04 1975-06-10 Burroughs Corp Modifiable computer function decoder
US4484268A (en) * 1982-02-22 1984-11-20 Thoma Nandor G Apparatus and method for decoding an operation code using a plurality of multiplexed programmable logic arrays
US4697250A (en) * 1983-08-22 1987-09-29 Amdahl Corporation Flexible computer control unit
GB2211638A (en) * 1987-10-27 1989-07-05 Ibm Simd array processor
US5115500A (en) * 1988-01-11 1992-05-19 International Business Machines Corporation Plural incompatible instruction format decode method and apparatus
JPH0476626A (ja) * 1990-07-13 1992-03-11 Toshiba Corp マイクロコンピュータ
DE4026871A1 (de) * 1990-08-25 1991-03-28 Daniel Grenzendorf Mikroprogrammierbares steuerwerk fuer eine mikroprogrammierbare informationsverarbeitungsvorrichtung und verfahren zu ihrem betrieb
JPH0612253A (ja) * 1992-06-25 1994-01-21 Rohm Co Ltd マイクロコンピュータ
US5408674A (en) * 1992-12-23 1995-04-18 Amdahl Corporation System for checking the validity of two byte operation code by mapping two byte operation codes into control memory in order to reduce memory size
JPH06348490A (ja) * 1993-06-08 1994-12-22 Hitachi Ltd 演算処理方法、及びマイクロコンピュータ
JP3532975B2 (ja) * 1993-09-27 2004-05-31 株式会社ルネサステクノロジ マイクロコンピュータおよびそれを用いて命令を実行する方法
JPH07121352A (ja) * 1993-10-21 1995-05-12 Canon Inc 演算処理装置
GB9406666D0 (en) * 1994-04-05 1994-05-25 Communicate Ltd Computer system
GB2289354B (en) * 1994-05-03 1997-08-27 Advanced Risc Mach Ltd Multiple instruction set mapping
GB2290395B (en) * 1994-06-10 1997-05-28 Advanced Risc Mach Ltd Interoperability with multiple instruction sets
JP2682469B2 (ja) * 1994-09-20 1997-11-26 日本電気株式会社 命令コード符号化方式
JP3171758B2 (ja) * 1994-09-30 2001-06-04 株式会社リコー ファクシミリ装置
US5636352A (en) * 1994-12-16 1997-06-03 International Business Machines Corporation Method and apparatus for utilizing condensed instructions
US5619665A (en) * 1995-04-13 1997-04-08 Intrnational Business Machines Corporation Method and apparatus for the transparent emulation of an existing instruction-set architecture by an arbitrary underlying instruction-set architecture
US5768597A (en) * 1996-05-02 1998-06-16 Starfish Software, Inc. System and methods for improved installation of compressed software programs
US5826054A (en) * 1996-05-15 1998-10-20 Philips Electronics North America Corporation Compressed Instruction format for use in a VLIW processor
US5787302A (en) * 1996-05-15 1998-07-28 Philips Electronic North America Corporation Software for producing instructions in a compressed format for a VLIW processor
US5852741A (en) * 1996-05-15 1998-12-22 Philips Electronics North America Corporation VLIW processor which processes compressed instruction format
US5867681A (en) * 1996-05-23 1999-02-02 Lsi Logic Corporation Microprocessor having register dependent immediate decompression
US5896519A (en) * 1996-06-10 1999-04-20 Lsi Logic Corporation Apparatus for detecting instructions from a variable-length compressed instruction set having extended and non-extended instructions
US5794010A (en) * 1996-06-10 1998-08-11 Lsi Logic Corporation Method and apparatus for allowing execution of both compressed instructions and decompressed instructions in a microprocessor
US5742781A (en) * 1996-08-09 1998-04-21 Hitachi America, Ltd. Decoded instruction buffer apparatus and method for reducing power consumption in a digital signal processor
US5870576A (en) * 1996-12-16 1999-02-09 Hewlett-Packard Company Method and apparatus for storing and expanding variable-length program instructions upon detection of a miss condition within an instruction cache containing pointers to compressed instructions for wide instruction word processor architectures
US5884071A (en) * 1997-03-31 1999-03-16 Intel Corporation Method and apparatus for decoding enhancement instructions using alias encodings

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007004475A (ja) * 2005-06-23 2007-01-11 Fujitsu Ltd プロセッサ及びプログラム実行方法

Also Published As

Publication number Publication date
EP0820006A2 (de) 1998-01-21
JP4243624B2 (ja) 2009-03-25
EP0820006A3 (de) 1999-04-28
DE59712883D1 (de) 2007-10-31
JP2006344239A (ja) 2006-12-21
DE19629130A1 (de) 1998-05-14
EP0820006B1 (de) 2007-09-19
US6049862A (en) 2000-04-11

Similar Documents

Publication Publication Date Title
JP4243624B2 (ja) シグナルプロセッサ
US7130952B2 (en) Data transmit method and data transmit apparatus
US6643713B2 (en) Apparatus has a microprocessor including DSP and a CPU integrated with each other as a single bus master
US6986029B2 (en) Micro-controller for reading out compressed instruction code and program memory for compressing instruction code and storing therein
US6697994B2 (en) Operation processing apparatus and operation processing method
US6844834B2 (en) Processor, encoder, decoder, and electronic apparatus
JPH10336032A (ja) Ａ／ｄ変換器
JP4575609B2 (ja) データ変換装置
JP3576208B2 (ja) Ｄｓｐによるビットレート切換機能付データ圧縮方法および装置
JP3233277B2 (ja) 低消費電力型背景雑音生成方式
JP3792633B2 (ja) マイクロコントローラ、及びマイクロコントローラ装置
JP3224127B2 (ja) 画像データ変換処理装置
JP2606831B2 (ja) イメージ処理装置
WO2007035043A1 (en) Apparatus and method for playing audio using dma
JPH1146148A (ja) 演算処理装置とその利用装置
US7391871B2 (en) Method and system for PCM audio ramp and decay function
CN116600234A (zh) 一种音频流处理方法、装置、电子设备、存储介质及车辆
JPH11163736A (ja) プロセッサ
KR100230566B1 (ko) 재프로그램 가능한 논리소자를 이용한 신호처리 장치
WO2004088528A1 (ja) 半導体装置
KR100201413B1 (ko) 디지탈 오디오 디코더의 샘플 디코딩 회로
KR100199100B1 (ko) 디지탈 오디오신호 디코딩 장치
KR100201783B1 (ko) 연산 데이타 오류정정장치
JP2003015866A (ja) プロセッサ
JPH02118600A (ja) 音声合成ｌｓｉ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050922

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051219

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060413